फ्लैट नो-लीड पैकेज: Difference between revisions

Revision as of 17:52, 8 June 2023

28-पिन क्यूएफएन, संपर्क और ऊष्मीय/ग्राउंड पैड दिखाने के लिए उल्टा

समतल नो-लीड संवेष्‍टन जैसे चतुर्थ-समतल नो-लीड (क्यूएफएन) और द्वितीय-समतल नो-लीड (डीएफएन) भौतिक रूप से और विद्युत रूप से एकीकृत परिपथ को मुद्रित परिपथ बोर्ड से जोड़ते हैं। समतल नो-लीड, जिसे माइक्रो लीडफ्रेम (एमएलएफ) और एसओएन (छोटे रूपरेखा नो लीड) के रूप में भी जाना जाता है, एक सतह-माउंट तकनीक है, जो कई संवेष्‍टन तकनीकों में से एक है जो एकीकृत परिपथ को बिना छिद्र के माध्यम से तकनीक के मुद्रित परिपथ बोर्डों की सतहों से जोड़ती है। समतल नो-लीड एक निकट चिप पैमाने संवेष्‍टन प्लास्टिक संपुटित संवेष्‍टन है जो तलीय कॉपर संवाहक लीड फ्रेम कार्यद्रव के साथ बनाया गया है। संवेष्‍टन के तल पर परिधि भूमि मुद्रित परिपथ बोर्ड को विद्युत संपर्क प्रदान करती है।^[1] समतल नो-लीड संवेष्‍टन सामान्यतः, परन्तु सदैव नहीं, एकीकृत परिपथ (पीसीबी में) से ऊष्मा स्थानांतरण में सुधार करने के लिए एक विवृत ऊष्मीय प्रवाहकीय पैड सम्मिलित होता है। ऊष्मीय पैड में धातु वाया ( इलेक्ट्रानिकी) द्वारा ऊष्मा स्थानांतरण को और सुगम बनाया जा सकता है।^[2] क्यूएफएन संवेष्‍टन चतुर्थ-समतल संवेष्‍टन (क्यूएफपी) और बॉल ग्रिड सरणी (बीजीए) के समान है।

समतल नो-लीड अनुप्रस्थ काट

क्यूएफएन साइड व्यू।

यह आंकड़ा एक समतल नो-लीड संवेष्‍टन के अनुप्रस्थ काट को लीड फ्रेम और तार बंधन के साथ दिखाता है। निकाय डिज़ाइन दो प्रकार के होते हैं, छेदक सिंगुलेशन और सॉ सिंगुलेशन।^[3] सॉ सिंगुलेशन संवेष्‍टन के एक बड़े समूह को भागों में काट देता है। छेदक सिंगुलेशन में, एकल संवेष्‍टन को आकार में ढाला जाता है। अनुप्रस्थ काट एक संलग्न ऊष्मीय शीर्ष पैड के साथ एक सॉ-सिंगुलेटेड निकाय दिखाता है। लीड फ्रेम तांबे मिश्र धातु से बना है और ऊष्मीय पैड को सिलिकॉन डाई को जोड़ने के लिए एक ऊष्मीय प्रवाहकीय आसंजक उपयोग किया जाता है। सिलिकॉन डाई एक इंच व्यास वाले तार बंधन के 1–2 हजारवें भाग से विद्युत रूप से लीड फ्रेम से जुड़ा होता है।

सॉ-सिंगुलेटेड संवेष्‍टन के पैड या तो पूर्ण रूप से एकीकृत परिपथ संवेष्‍टन प्रकारों की सूची के अंतर्गत हो सकते हैं, या वे संवेष्‍टन के किनारे के चारों ओर वलय कर सकते हैं।

विभिन्न प्रकार

दो प्रकार के क्यूएफएन संवेष्‍टन सामान्य हैं: वायु गुहिका क्यूएफएन, संवेष्‍टन में डिज़ाइन किए गए वायु गुहिका के साथ, और प्लास्टिक-ढालित क्यूएफएन संवेष्‍टन में वायु के साथ कम से कम।

कम मूल्यवान प्लास्टिक-ढालित क्यूएफएन सामान्यतः ~2–3 GHz तक के अनुप्रयोगों तक सीमित होते हैं। यह सामान्यतः मात्र 2 भागों, एक प्लास्टिक यौगिक और कॉपर लीड फ्रेम से बना होता है, और आच्छादन के साथ नहीं आता है।

इसके विपरीत, वायु गुहिका क्यूएफएन सामान्यतः तीन भागों से बना होता है; एक कॉपर लीडफ्रेम, प्लास्टिक-ढालित निकाय (विवृत, और सील नहीं), और या तो एक सिरेमिक या प्लास्टिक का आच्छादन। इसके निर्माण के कारण यह सामान्यतः अधिक मूल्यवान होता है, और इसका उपयोग 20–25 GHz तक के सूक्ष्म तरंग अनुप्रयोगों के लिए किया जा सकता है।

क्यूएफएन संकुल में संपर्कों की एक पंक्ति या संपर्कों की दोहरी पंक्ति हो सकती है।

लाभ

यह संवेष्‍टन विभिन्न प्रकार के लाभ प्रदान करता है जिसमें कम लीड प्रेरकत्व, चिप मापन फुटप्रिंट के निकट एक छोटा आकार, पतली रूपरेखा और कम भार सम्मिलित है। यह पीसीबी अनुरेख अनुमार्गण को सरल बनाने के लिए परिधि आई/ओ पैड का भी उपयोग करता है, और अनावृत कॉपर डाई-पैड तकनीक ठीक ऊष्मीय और विद्युत निष्पादन प्रदान करती है। ये विशेषताएं क्यूएफएन को कई नवीन अनुप्रयोगों के लिए एक आदर्श विकल्प बनाती हैं जहां आकार, भार, ऊष्मीय और विद्युत निष्पादन महत्वपूर्ण हैं।

डिजाइन, निर्माण, और विश्वसनीयता आक्षेप

ठीक संवेष्‍टन प्रौद्योगिकियां और घटक लघुकरण प्रायः नवीन या अप्रत्याशित डिजाइन, निर्माण और विश्वसनीयता के समस्याओं को जन्म दे सकते हैं। क्यूएफएन संवेष्‍टन की स्थिति में ऐसा ही रहा है, विशेषकर जब नवीन गैर-उपभोक्ता इलेक्ट्रॉनिक ओईएम द्वारा अपनाने की बात आती है।

डिजाइन और निर्माण

कुछ प्रमुख क्यूएफएन डिजाइन विचार पैड और स्टैंसिल डिजाइन हैं। जब बॉन्ड पैड डिज़ाइन की बात आती है तो दो दृष्टिकोण अपनाए जा सकते हैं: मिलाप मास्क परिभाषित (एसएमडी) या गैर-सोल्डर मास्क परिभाषित (एनवीनसएमडी)। एक एनवीनसएमडी दृष्टिकोण सामान्यतः अधिक विश्वसनीय जोड़ों की ओर जाता है, क्योंकि सोल्डर तांबे के पैड के ऊपर और किनारों दोनों के लिए बंधन में सक्षम होता है।^[4] तांबे की नक़्क़ाशी प्रक्रिया में सामान्यतः सोल्डर मास्किंग प्रक्रिया की तुलना में सख्त नियंत्रण होता है, जिसके परिणामस्वरूप अधिक सुसंगत जोड़ होते हैं।^[5] इसमें जोड़ों के ऊष्मीय और विद्युत निष्पादन को प्रभावित करने की क्षमता है, इसलिए इष्टतम निष्पादन पैरामीटर के लिए संवेष्‍टन निर्माता से परामर्श करना सहायक हो सकता है। एसएमडी पैड का उपयोग सोल्डर ब्रिजिंग की संभावना को कम करने के लिए किया जा सकता है, हालांकि यह जोड़ों की समग्र विश्वसनीयता को प्रभावित कर सकता है। क्यूएफएन डिजाइन प्रक्रिया में स्टैंसिल डिजाइन एक अन्य प्रमुख पैरामीटर है। उचित एपर्चर डिज़ाइन और स्टैंसिल की मोटाई उचित मोटाई के साथ अधिक सुसंगत जोड़ों (यानी न्यूनतम शून्यकरण, आउटगैसिंग और फ्लोटिंग पार्ट्स) का उत्पादन करने में मदद कर सकती है, जिससे ठीक विश्वसनीयता प्राप्त होती है।^[6] विनिर्माण पक्ष पर भी मुद्दे हैं। बड़े क्यूएफएन घटकों के लिए, इलेक्ट्रॉनिक उपकरणों में एक लेप लगाकर टाँका लगाना के दौरान नमी का अवशोषण एक चिंता का विषय हो सकता है। यदि संवेष्‍टन में बड़ी मात्रा में नमी का अवशोषण होता है, तो रिफ्लो के दौरान गर्म होने से अत्यधिक घटक वारपेज हो सकता है। यह प्रायः मुद्रित परिपथ बोर्ड से घटक के कोनों को उठाने के परिणामस्वरूप होता है, जिससे अनुचित संयुक्त गठन होता है। रिफ्लो के दौरान वारपेज के जोखिम को कम करने के लिए 3 या अधिक की नमी संवेदनशीलता स्तर की सिफारिश की जाती है।^[7] क्यूएफएन निर्माण के साथ कई अन्य समस्याओं में सम्मिलित हैं: केंद्र ऊष्मीय पैड के तहत अत्यधिक सोल्डर पेस्ट के कारण फ्लोटिंग पार्ट, बड़े सोल्डर वॉयडिंग, खराब पुन: कार्य करने योग्य विशेषताएं, और सोल्डर रिफ्लो प्रोफाइल का अनुकूलन।^[8]

विश्वसनीयता

घटक संवेष्‍टन प्रायः उपभोक्ता इलेक्ट्रानिकी बाजार द्वारा संचालित होती है, जिसमें ऑटोमोटिव और एविएशन जैसे उच्च विश्वसनीयता वाले उद्योगों पर कम ध्यान दिया जाता है। इसलिए क्यूएफएन जैसे घटक संवेष्‍टन परिवारों को उच्च विश्वसनीयता वाले वातावरण में एकीकृत करना चुनौतीपूर्ण हो सकता है। क्यूएफएन घटकों को सोल्डर थकान के समस्याओं के लिए अतिसंवेदनशील माना जाता है, विशेष रूप से तापमान चक्रण के कारण थर्मोमैकेनिकल थकान। लीडेड संवेष्‍टनों की तुलना में ऊष्मीय एक्सपेंशन (सीटीई) बेमेल के गुणांक के कारण क्यूएफएन संवेष्‍टनों में काफी कम स्टैंडऑफ उच्च थर्मोमैकेनिकल स्ट्रेन का कारण बन सकता है। उदाहरण के लिए, -40 डिग्री सेल्सियस से 125 डिग्री सेल्सियस के बीच त्वरित ऊष्मीय साइकलिंग स्थितियों के तहत, विभिन्न चतुर्थ समतल संवेष्‍टन (क्यूएफपी) घटक 10,000 से अधिक ऊष्मीय चक्रों तक चल सकते हैं जबकि क्यूएफएन घटक लगभग 1,000-3,000 चक्रों में विफल हो जाते हैं।^[7]

ऐतिहासिक रूप से, विश्वसनीयता परीक्षण मुख्य रूप से JEDEC द्वारा संचालित किया गया है,^[9]^[10]^[11]^[12] हालांकि इसने मुख्य रूप से डाई और प्रथम स्तर के इंटरकनेक्ट पर ध्यान केंद्रित किया है। आईपीसी ( इलेक्ट्रानिकी) -9071ए^[13] दूसरे स्तर के इंटरकनेक्ट्स (यानी पीसीबी कार्यद्रव के लिए संवेष्‍टन) पर ध्यान केंद्रित करके इसे संबोधित करने का प्रयास किया। इस मानक के साथ चुनौती यह है कि इसे घटक निर्माताओं की तुलना में ओईएम द्वारा अधिक अपनाया गया है, जो इसे एक एप्लिकेशन-विशिष्ट समस्या के रूप में देखते हैं। परिणामस्वरूप उनकी विश्वसनीयता और सोल्डर थकान व्यवहार को चिह्नित करने के लिए विभिन्न क्यूएफएन संवेष्‍टन प्रकारों में बहुत अधिक प्रयोगात्मक परीक्षण और परिमित तत्व विधि रही है।^[14]^[15]^[16]^[17]^[18]^[19]^[20] सेरेब्रेनी एट अल।^[21] ऊष्मीय साइकलिंग के तहत विश्वसनीयता क्यूएफएन सोल्डर जोड़ों का आकलन करने के लिए एक अर्ध-विश्लेषणात्मक मॉडल प्रस्तावित किया। यह मॉडल क्यूएफएन संवेष्‍टन के लिए प्रभावी यांत्रिक गुण उत्पन्न करता है, और चेन और नेल्सन द्वारा प्रस्तावित मॉडल का उपयोग करके कतरनी तनाव और विरूपण (यांत्रिकी) की गणना करता है।^[22] छितरा हुआ तनाव ऊर्जा घनत्व तब इन मूल्यों से निर्धारित किया जाता है और 2-पैरामीटर वीबुल वितरण का उपयोग करके विशेषता चक्रों की विफलता की भविष्यवाणी करने के लिए उपयोग किया जाता है।

अन्य संवेष्‍टनों की तुलना

क्यूएफएन संवेष्‍टन चतुर्थ समतल संवेष्‍टन के समान है, परन्तु लीड संवेष्‍टन पक्षों से बाहर नहीं निकलती हैं। इसलिए किसी क्यूएफएन संवेष्‍टन को हाथ से सोल्डर करना, सोल्डर ज्वाइंट की गुणवत्ता का निरीक्षण करना, या लीड की जांच करना मुश्किल है।

वेरिएंट

अलग-अलग निर्माता इस संवेष्‍टन के लिए अलग-अलग नामों का उपयोग करते हैं: एमएल (माइक्रो-लीडफ्रेम) बनाम एफएन (समतल नो-लीड), इसके अलावा चारों तरफ पैड वाले संस्करण (चतुर्थ) और मात्र दो तरफ पैड (दोहरी) हैं, मोटाई अलग-अलग है सामान्य संवेष्‍टन के लिए 0.9–1.0 मिमी और अत्यधिक पतले के लिए 0.4 मिमी के बीच। संक्षेप में सम्मिलित हैं:

Package		Manufacturer
DFN	dual flat no-lead package	Atmel
Dक्यूएफएन	dual quad flat no-lead package	Atmel
cDFN		iC-Haus
TDFN	thin dual flat no-lead package
UTDFN	ultra-thin dual flat no-lead package
XDFN	extremely thin dual flat no-lead package
क्यूएफएन	quad flat no-lead package	Amkor Technology
क्यूएफएन-TEP	quad flat no-lead package with top-exposed pad
Tक्यूएफएन	thin quad flat no-lead package
LLP	leadless leadframe package	National Semiconductor
LPCC	leadless plastic chip carrier	ASAT Holdings
एमएलएफ	micro-leadframe	Amkor Technology and Atmel
MLPD	micro-leadframe package dual
MLPM	micro-leadframe package micro
MLPQ	micro-leadframe package quad
डीआरएमएलएफ	dual-row micro-leadframe package	Amkor Technology
DRक्यूएफएन	dual-row quad flat no-lead	Microchip Technology
Vक्यूएफएन/Wक्यूएफएन	very thin quad flat no-lead	Texas Instruments and others (such as Atmel)
HVक्यूएफएन	Heatsink Very-thin Quad Flat package
UDFN	ultra dual flat no-lead	Microchip Technology
Uक्यूएफएन	ultrathin quad flat no-lead	Texas Instruments and Microchip Technology

माइक्रो लीड फ्रेम संवेष्‍टन

माइक्रो लीड फ्रेम संवेष्‍टन (MLP) इंटीग्रेटेड परिपथ क्यूएफएन संवेष्‍टन का एक परिवार है, जिसका उपयोग भूतल पर्वत प्रौद्योगिकी इलेक्ट्रानिक्स परिपथ डिजाइन में किया जाता है। यह 3 संस्करणों में उपलब्ध है जो MLPQ (Q का अर्थ चतुर्थ है), MLPM (M का अर्थ माइक्रो है), और MLPD (D का अर्थ 'द्वितीय है)। ऊष्मीय निष्पादन को ठीक बनाने के लिए इन संवेष्‍टनों में सामान्यतः एक विवृत डाई अटैच पैड होता है। यह संवेष्‍टन निर्माण में चिप मापन संवेष्‍टन (सीएसपी) के समान है। MLPD को छोटे-रूपरेखा एकीकृत परिपथ (SOIC) संवेष्‍टनों के लिए पदचिह्न-संगत प्रतिस्थापन प्रदान करने के लिए डिज़ाइन किया गया है।

माइक्रो लीड फ्रेम (एमएलएफ) कॉपर लीडफ्रेम कार्यद्रव के साथ चिप मापन संवेष्‍टन प्लास्टिक संपुटित संवेष्‍टन के निकट है। यह संवेष्‍टन मुद्रित परिपथ बोर्ड को विद्युत संपर्क प्रदान करने के लिए संवेष्‍टन के तल पर परिधि भूमि का उपयोग करता है। डाई अटैच पैडल को संवेष्‍टन की सतह के नीचे उजागर किया जाता है ताकि परिपथ बोर्ड को सीधे सोल्डर करने पर एक कुशल ताप पथ प्रदान किया जा सके। यह डाउन बॉन्ड के उपयोग या प्रवाहकीय डाई अटैच सामग्री के माध्यम से विद्युत संपर्क द्वारा स्थिर जमीन को भी सक्षम बनाता है।

एक और हालिया डिज़ाइन भिन्नता जो उच्च घनत्व संपर्क की अनुमति देती है वह है 'दोहरी पंक्ति माइक्रो लीड फ़्रेम' (डीआरएमएलएफ) संवेष्‍टन। यह एक एमएलएफ संवेष्‍टन है जिसमें 164 आई/ओ तक की आवश्यकता वाले उपकरणों के लिए भूमि की दो पंक्तियाँ हैं। विशिष्ट अनुप्रयोगों में हार्ड डिस्क ड्राइव, यूएसबी नियंत्रक और वायरलेस लैन सम्मिलित हैं।

यह भी देखें

चिप वाहक चिप संवेष्‍टन और संवेष्‍टन प्रकार सूची
चतुर्थ समतल संवेष्‍टन

संदर्भ

↑ Design requirements for outlines of solid state and related products, JEDEC PUBLICATION 95, DESIGN GUIDE 4.23
↑ Bonnie C. Baker, Smaller Packages = Bigger Thermal Challenges, Microchip Technology Inc.
↑ "संग्रहीत प्रति" (PDF). Archived from the original (PDF) on 2006-08-28. Retrieved 2008-09-26.
↑ http://www.dfrsolutions.com/hubfs/Resources/services/Manufacturing-and-Reliability-Challenges-With-QFN.pdf?t=1503583170559^{[bare URL PDF]}
↑ https://www.microsemi.com/document-portal/doc_view/130006-qfn-an^{[bare URL PDF]}
↑ http://www.dfrsolutions.com/hubfs/Resources/services/Understanding-Criticality-of-Stencil-Aperture-Design-and-Implementation-QFN-Package.pdf^{[bare URL PDF]}
↑ ^7.0 ^7.1 http://www.dfrsolutions.com/hubfs/Resources/services/The-Reliability-Challenges-of-QFN-Packaging.pdf?t=1502980151115^{[bare URL PDF]}
↑ http://www.aimsolder.com/sites/default/files/overcoming_the_challenges_of_the_qfn_package_rev_2013.pdf, Seelig, K., and Pigeon, K. "Overcoming the Challenges of the QFN Package," Proceedings of SMTAI, October, 2011.
↑ JEDEC JESD22-A104D, May 2005, Tempurature Cycling
↑ JEDEC JESD22-A105C, January 2011, Power and Tempurature Cycling
↑ JEDEC JESD22-A106B, June 2004, Thermal Shock
↑ JEDEC JESD22B113, March 2006, Board Level Cycling Bend Test Method for Interconnect Reliability Characterization of Components for Handheld Electronic Products
↑ IPC IPC-9701A, February 2006, Performance Test Methods and Qualification Requirements for Surface Mount Solder Attachments
↑ Syed, A. and Kang, W. "Board level assembly and reliability considerations for QFN type packages." SMTA International Conference, 2003
↑ Yan Tee, T., et al. "Comprehensive board-level solder joint reliability modeling and testing of QFN and PowerQFN packages." Microelectronics Reliability 43 (2003): 1329–1338.
↑ Vianco, P. and Neilsen, M. K. "Thermal mechanical fatigue of a 56 I/O plastic quad-flat nolead (PQFN) package." SMTA International Conference, 2015.
↑ Wilde, J., and Zukowski, E. "Comparative Analysis for μBGA and QFN Reliability." 8th. Int. Conf. on Thermal, Mechanical and Multiphysics Simulation and Experiments in Micro-Electronics and Micro-Systems, 2007 IEEE, 2007.
↑ De Vries, J., et al. "Solder-joint reliability of HVQFN-packages subjected to thermal cycling." Microelectronics Reliability 49 (2009): 331-339.
↑ 17. Li, L. et al. "Board level reliability and assembly process of advanced QFN packages." SMTA International Conference, 2012.
↑ Birzer, C., et al. "Reliability Investigations of Leadless QFN Packages until End-of-Life with Application-Specific Board-Level Stress Tests." Electronics Components and Technology Conference, 2006.
↑ Serebreni, M., Blattau, N., Sharon, G., Hillman, C., Mccluskey, P. "Semi-analytical fatigue life model for reliability assessment of solder joints in qfn packages under thermal cycling". SMTA ICSR, 2017. Toronto, ON.
↑ Chen, W. T., and C. W. Nelson. "Thermal stress in bonded joints." IBM Journal of Research and Development 23.2 (1979): 179-188.

बाहरी संबंध

Board mounting notes for क्यूएफएन packages
MicroLeadFrame® from Amkor Technology
Edge Protection Technology for क्यूएफएन Packages from Amkor Technology
ChipScale Review Archived 2011-09-30 at the Wayback Machine magazine, July - August 2000.]
Linear Technology - क्यूएफएन Package Users Guide

[1] Design requirements for outlines of solid state and related products, JEDEC PUBLICATION 95, DESIGN GUIDE 4.23

[2] Bonnie C. Baker, Smaller Packages = Bigger Thermal Challenges, Microchip Technology Inc.

[3] "संग्रहीत प्रति" (PDF). Archived from the original (PDF) on 2006-08-28. Retrieved 2008-09-26.

[4] ttp://www.dfrsolutions.com/hubfs/Resources/services/Manufacturing-and-Reliability-Challenges-With-QFN.pdf?t=1503583170559^{[bare URL PDF]}

[5] ttps://www.microsemi.com/document-portal/doc_view/130006-qfn-an^{[bare URL PDF]}

[6] ttp://www.dfrsolutions.com/hubfs/Resources/services/Understanding-Criticality-of-Stencil-Aperture-Design-and-Implementation-QFN-Package.pdf^{[bare URL PDF]}

[RelQFN-7] 7.0 ^7.1 http://www.dfrsolutions.com/hubfs/Resources/services/The-Reliability-Challenges-of-QFN-Packaging.pdf?t=1502980151115^{[bare URL PDF]}

[8] ttp://www.aimsolder.com/sites/default/files/overcoming_the_challenges_of_the_qfn_package_rev_2013.pdf, Seelig, K., and Pigeon, K. "Overcoming the Challenges of the QFN Package," Proceedings of SMTAI, October, 2011.

[9] JEDEC JESD22-A104D, May 2005, Tempurature Cycling

[10] JEDEC JESD22-A105C, January 2011, Power and Tempurature Cycling

[11] JEDEC JESD22-A106B, June 2004, Thermal Shock

[12] JEDEC JESD22B113, March 2006, Board Level Cycling Bend Test Method for Interconnect Reliability Characterization of Components for Handheld Electronic Products

[13] IPC IPC-9701A, February 2006, Performance Test Methods and Qualification Requirements for Surface Mount Solder Attachments

[14] Syed, A. and Kang, W. "Board level assembly and reliability considerations for QFN type packages." SMTA International Conference, 2003

[15] Yan Tee, T., et al. "Comprehensive board-level solder joint reliability modeling and testing of QFN and PowerQFN packages." Microelectronics Reliability 43 (2003): 1329–1338.

[16] Vianco, P. and Neilsen, M. K. "Thermal mechanical fatigue of a 56 I/O plastic quad-flat nolead (PQFN) package." SMTA International Conference, 2015.

[17] Wilde, J., and Zukowski, E. "Comparative Analysis for μBGA and QFN Reliability." 8th. Int. Conf. on Thermal, Mechanical and Multiphysics Simulation and Experiments in Micro-Electronics and Micro-Systems, 2007 IEEE, 2007.

[18] De Vries, J., et al. "Solder-joint reliability of HVQFN-packages subjected to thermal cycling." Microelectronics Reliability 49 (2009): 331-339.

[19] 17. Li, L. et al. "Board level reliability and assembly process of advanced QFN packages." SMTA International Conference, 2012.

[20] Birzer, C., et al. "Reliability Investigations of Leadless QFN Packages until End-of-Life with Application-Specific Board-Level Stress Tests." Electronics Components and Technology Conference, 2006.

[21] Serebreni, M., Blattau, N., Sharon, G., Hillman, C., Mccluskey, P. "Semi-analytical fatigue life model for reliability assessment of solder joints in qfn packages under thermal cycling". SMTA ICSR, 2017. Toronto, ON.

[22] Chen, W. T., and C. W. Nelson. "Thermal stress in bonded joints." IBM Journal of Research and Development 23.2 (1979): 179-188.

[1]

[2]

[3]

[4]

[5]

[6]

[7]

[8]

[9]

[10]

[11]

[12]

[13]

[14]

[15]

[16]

[17]

[18]

[19]

[20]

[21]

[22]

@@ Line 1: / Line 1: @@
 {{short description|Integrated circuit package with contacts on all 4 sides, on the underside of the package}}
 {{Redirect|क्यूएफएन|विमान पत्तन|नरसाक कुजलेक हेलिकप्टर पत्तन}}
-[[Image:28 pin MLP integrated circuit.jpg|thumb|200px|right|28-पिन QFN, संपर्क और थर्मल/ग्राउंड पैड दिखाने के लिए उल्टा]]समतल नो-लीड पैकेज जैसे चतुर्थ-समतल नो-लीड (क्यूएफएन) और द्वितीय-समतल नो-लीड (डीएफएन) भौतिक रूप से और विद्युत रूप से एकीकृत परिपथ को [[मुद्रित सर्किट बोर्ड|मुद्रित परिपथ बोर्ड]] से जोड़ते हैं। समतल नो-लीड, जिसे माइक्रो लीडफ्रेम (एमएलएफ) और एसओएन (छोटे रूपरेखा नो लीड) के रूप में भी जाना जाता है, एक सतह-माउंट तकनीक है, जो कई पैकेज तकनीकों में से एक है जो एकीकृत परिपथ को बिना [[थ्रू-होल तकनीक|छिद्र के माध्यम से तकनीक]] के मुद्रित परिपथ बोर्डों की ''सतहों'' से जोड़ती है। समतल नो-लीड एक निकट [[ चिप पैमाने पैकेज |चिप पैमाने पैकेज]] प्लास्टिक एनकैप्सुलेटेड पैकेज है जो प्लानर [[कॉपर कंडक्टर]] लीड फ्रेम सब्सट्रेट के साथ बनाया गया है। पैकेज के तल पर परिधि भूमि मुद्रित परिपथ बोर्ड को विद्युत कनेक्शन प्रदान करती है।<ref>
+[[Image:28 pin MLP integrated circuit.jpg|thumb|200px|right|28-पिन क्यूएफएन, संपर्क और ऊष्मीय/ग्राउंड पैड दिखाने के लिए उल्टा]]समतल नो-लीड संवेष्‍टन जैसे चतुर्थ-समतल नो-लीड (क्यूएफएन) और द्वितीय-समतल नो-लीड (डीएफएन) भौतिक रूप से और विद्युत रूप से एकीकृत परिपथ को [[मुद्रित सर्किट बोर्ड|मुद्रित परिपथ बोर्ड]] से जोड़ते हैं। समतल नो-लीड, जिसे माइक्रो लीडफ्रेम (एमएलएफ) और एसओएन (छोटे रूपरेखा नो लीड) के रूप में भी जाना जाता है, एक सतह-माउंट तकनीक है, जो कई संवेष्‍टन तकनीकों में से एक है जो एकीकृत परिपथ को बिना [[थ्रू-होल तकनीक|छिद्र के माध्यम से तकनीक]] के मुद्रित परिपथ बोर्डों की ''सतहों'' से जोड़ती है। समतल नो-लीड एक निकट [[ चिप पैमाने पैकेज |चिप पैमाने]] संवेष्‍टन प्लास्टिक संपुटित संवेष्‍टन है जो तलीय [[कॉपर कंडक्टर|कॉपर संवाहक]] लीड फ्रेम कार्यद्रव के साथ बनाया गया है। संवेष्‍टन के तल पर परिधि भूमि मुद्रित परिपथ बोर्ड को विद्युत संपर्क प्रदान करती है।<ref>
 {{citation
   | title=Design requirements for outlines of solid state and related products, JEDEC PUBLICATION 95, DESIGN GUIDE 4.23
-}}</ref> समतल नो-लीड पैकेज आमतौर पर, लेकिन हमेशा नहीं, एकीकृत परिपथ (पीसीबी में) से गर्मी हस्तांतरण में सुधार करने के लिए एक खुला थर्मल प्रवाहकीय पैड शामिल होता है। थर्मल पैड में मेटल वाया (इलेक्ट्रॉनिक्स) द्वारा हीट ट्रांसफर को और सुगम बनाया जा सकता है।<ref>Bonnie C. Baker, [http://ww1.microchip.com/downloads/en/DeviceDoc/adn005.pdf ''Smaller Packages = Bigger Thermal Challenges''], Microchip Technology Inc.</ref> क्यूएफएन पैकेज [[क्वाड-फ्लैट पैकेज|चतुर्थ-समतल पैकेज]] (क्यूएफपी) और [[बॉल ग्रिड ऐरे]] (बीजीए) के समान है।
+}}</ref> समतल नो-लीड संवेष्‍टन सामान्यतः, परन्तु सदैव नहीं, एकीकृत परिपथ (पीसीबी में) से ऊष्मा स्थानांतरण में सुधार करने के लिए एक विवृत ऊष्मीय प्रवाहकीय पैड सम्मिलित होता है। ऊष्मीय पैड में धातु वाया ( इलेक्ट्रानिकी) द्वारा ऊष्मा स्थानांतरण को और सुगम बनाया जा सकता है।<ref>Bonnie C. Baker, [http://ww1.microchip.com/downloads/en/DeviceDoc/adn005.pdf ''Smaller Packages = Bigger Thermal Challenges''], Microchip Technology Inc.</ref> क्यूएफएन संवेष्‍टन [[क्वाड-फ्लैट पैकेज|चतुर्थ-समतल]] संवेष्‍टन (क्यूएफपी) और [[बॉल ग्रिड ऐरे|बॉल ग्रिड सरणी]] (बीजीए) के समान है।
-== समतल नो-लीड क्रॉस-सेक्शन ==
+== समतल नो-लीड अनुप्रस्थ काट ==
-[[Image:QFN sideview.svg|thumb|क्यूएफएन साइड व्यू।]]यह आंकड़ा एक समतल नो-लीड पैकेज के क्रॉस सेक्शन को [[ नेतृत्व फ्रेम |नेतृत्व फ्रेम]] और [[ तार का जोड़ |तार का जोड़]] के साथ दिखाता है। बॉडी डिज़ाइन दो प्रकार के होते हैं, पंच सिंगुलेशन और सॉ सिंगुलेशन।<ref>{{Cite web |url=http://www.freescale.com/files/analog/doc/app_note/AN1902.pdf |title=संग्रहीत प्रति|access-date=2008-09-26 |archive-date=2006-08-28 |archive-url=https://web.archive.org/web/20060828221201/http://www.freescale.com/files/analog/doc/app_note/AN1902.pdf |url-status=dead }}</ref> सॉ सिंगुलेशन पैकेज के एक बड़े सेट को भागों में काट देता है। पंच सिंगुलेशन में, एकल पैकेज को आकार में ढाला जाता है। क्रॉस सेक्शन एक संलग्न थर्मल हेड पैड के साथ एक सॉ-सिंगुलेटेड बॉडी दिखाता है। लीड फ्रेम तांबे मिश्र धातु से बना है और थर्मल पैड को सिलिकॉन डाई को जोड़ने के लिए एक थर्मल प्रवाहकीय चिपकने वाला उपयोग किया जाता है। सिलिकॉन डाई एक इंच व्यास वाले वायर बॉन्डिंग के 1–2 हजारवें हिस्से से विद्युत रूप से लीड फ्रेम से जुड़ा होता है।
+[[Image:QFN sideview.svg|thumb|क्यूएफएन साइड व्यू।]]यह आंकड़ा एक समतल नो-लीड संवेष्‍टन के अनुप्रस्थ काट को [[ नेतृत्व फ्रेम |लीड फ्रेम]] और [[ तार का जोड़ |तार बंधन]] के साथ दिखाता है। निकाय डिज़ाइन दो प्रकार के होते हैं, छेदक सिंगुलेशन और सॉ सिंगुलेशन।<ref>{{Cite web |url=http://www.freescale.com/files/analog/doc/app_note/AN1902.pdf |title=संग्रहीत प्रति|access-date=2008-09-26 |archive-date=2006-08-28 |archive-url=https://web.archive.org/web/20060828221201/http://www.freescale.com/files/analog/doc/app_note/AN1902.pdf |url-status=dead }}</ref> सॉ सिंगुलेशन संवेष्‍टन के एक बड़े समूह को भागों में काट देता है। छेदक सिंगुलेशन में, एकल संवेष्‍टन को आकार में ढाला जाता है। अनुप्रस्थ काट एक संलग्न ऊष्मीय शीर्ष पैड के साथ एक सॉ-सिंगुलेटेड निकाय दिखाता है। लीड फ्रेम तांबे मिश्र धातु से बना है और ऊष्मीय पैड को सिलिकॉन डाई को जोड़ने के लिए एक ऊष्मीय प्रवाहकीय आसंजक उपयोग किया जाता है। सिलिकॉन डाई एक इंच व्यास वाले तार बंधन के 1–2 हजारवें भाग से विद्युत रूप से लीड फ्रेम से जुड़ा होता है।
-सॉ-सिंगुलेटेड पैकेज के पैड या तो पूरी तरह से [[एकीकृत सर्किट पैकेजिंग प्रकारों की सूची|एकीकृत परिपथ पैकेजिंग प्रकारों की सूची]] के अंतर्गत हो सकते हैं, या वे पैकेज के किनारे के चारों ओर मोड़ सकते हैं।
+सॉ-सिंगुलेटेड संवेष्‍टन के पैड या तो पूर्ण रूप से [[एकीकृत सर्किट पैकेजिंग प्रकारों की सूची|एकीकृत परिपथ संवेष्‍टन प्रकारों की सूची]] के अंतर्गत हो सकते हैं, या वे संवेष्‍टन के किनारे के चारों ओर वलय कर सकते हैं।
 == विभिन्न प्रकार ==
-दो प्रकार के QFN पैकेज आम हैं: एयर-कैविटी QFNs, पैकेज में डिज़ाइन किए गए एयर कैविटी के साथ, और प्लास्टिक-मोल्डेड QFNs पैकेज में हवा के साथ कम से कम।
+दो प्रकार के क्यूएफएन संवेष्‍टन सामान्य हैं: वायु गुहिका क्यूएफएन, संवेष्‍टन में डिज़ाइन किए गए वायु गुहिका के साथ, और प्लास्टिक-ढालित क्यूएफएन संवेष्‍टन में वायु के साथ कम से कम।
-कम खर्चीले प्लास्टिक-मोल्ड वाले QFN आमतौर पर ~2–3 GHz तक के अनुप्रयोगों तक सीमित होते हैं। यह आमतौर पर सिर्फ 2 भागों, एक प्लास्टिक यौगिक और कॉपर लीड फ्रेम से बना होता है, और ढक्कन के साथ नहीं आता है।
+कम मूल्यवान प्लास्टिक-ढालित क्यूएफएन सामान्यतः ~2–3 GHz तक के अनुप्रयोगों तक सीमित होते हैं। यह सामान्यतः मात्र 2 भागों, एक प्लास्टिक यौगिक और कॉपर लीड फ्रेम से बना होता है, और आच्छादन के साथ नहीं आता है।
-इसके विपरीत, एयर-कैविटी QFN आमतौर पर तीन भागों से बना होता है; एक कॉपर लीडफ्रेम, प्लास्टिक-मोल्डेड बॉडी (खुला, और सील नहीं), और या तो एक सिरेमिक या प्लास्टिक का ढक्कन। इसके निर्माण के कारण यह आमतौर पर अधिक महंगा होता है, और इसका उपयोग 20–25 GHz तक के माइक्रोवेव अनुप्रयोगों के लिए किया जा सकता है।
+इसके विपरीत, वायु गुहिका क्यूएफएन सामान्यतः तीन भागों से बना होता है; एक कॉपर लीडफ्रेम, प्लास्टिक-ढालित निकाय (विवृत, और सील नहीं), और या तो एक सिरेमिक या प्लास्टिक का आच्छादन। इसके निर्माण के कारण यह सामान्यतः अधिक मूल्यवान होता है, और इसका उपयोग 20–25 GHz तक के सूक्ष्म तरंग अनुप्रयोगों के लिए किया जा सकता है।
-QFN संकुल में संपर्कों की एक पंक्ति या संपर्कों की दोहरी पंक्ति हो सकती है।
+क्यूएफएन संकुल में संपर्कों की एक पंक्ति या संपर्कों की दोहरी पंक्ति हो सकती है।
 == लाभ ==
-यह पैकेज विभिन्न प्रकार के लाभ प्रदान करता है जिसमें कम लीड इंडक्शन, चिप स्केल फुटप्रिंट के पास एक छोटा आकार, पतली प्रोफ़ाइल और कम वजन शामिल है। यह पीसीबी ट्रेस रूटिंग को आसान बनाने के लिए परिधि I/O पैड का भी उपयोग करता है, और एक्सपोज़्ड कॉपर डाई-पैड तकनीक अच्छा थर्मल और इलेक्ट्रिकल प्रदर्शन प्रदान करती है। ये विशेषताएं क्यूएफएन को कई नए अनुप्रयोगों के लिए एक आदर्श विकल्प बनाती हैं जहां आकार, वजन, थर्मल और इलेक्ट्रिकल प्रदर्शन महत्वपूर्ण हैं।
+यह संवेष्‍टन विभिन्न प्रकार के लाभ प्रदान करता है जिसमें कम लीड प्रेरकत्व, चिप मापन फुटप्रिंट के निकट एक छोटा आकार, पतली रूपरेखा और कम भार सम्मिलित है। यह पीसीबी अनुरेख अनुमार्गण को सरल बनाने के लिए परिधि आई/ओ पैड का भी उपयोग करता है, और अनावृत कॉपर डाई-पैड तकनीक ठीक ऊष्मीय और विद्युत निष्पादन प्रदान करती है। ये विशेषताएं क्यूएफएन को कई नवीन अनुप्रयोगों के लिए एक आदर्श विकल्प बनाती हैं जहां आकार, भार, ऊष्मीय और विद्युत निष्पादन महत्वपूर्ण हैं।
-== डिजाइन, निर्माण, और विश्वसनीयता चुनौतियां ==
+== डिजाइन, निर्माण, और विश्वसनीयता आक्षेप ==
-बेहतर पैकेजिंग प्रौद्योगिकियां और घटक लघुकरण अक्सर नए या अप्रत्याशित डिजाइन, निर्माण और विश्वसनीयता के मुद्दों को जन्म दे सकते हैं। क्यूएफएन पैकेज के मामले में ऐसा ही रहा है, खासकर जब नए गैर-उपभोक्ता इलेक्ट्रॉनिक [[ओईएम]] द्वारा अपनाने की बात आती है।
+ठीक संवेष्‍टन प्रौद्योगिकियां और घटक लघुकरण प्रायः नवीन या अप्रत्याशित डिजाइन, निर्माण और विश्वसनीयता के समस्याओं को जन्म दे सकते हैं। क्यूएफएन संवेष्‍टन की स्थिति में ऐसा ही रहा है, विशेषकर जब नवीन गैर-उपभोक्ता इलेक्ट्रॉनिक [[ओईएम]] द्वारा अपनाने की बात आती है।
 === डिजाइन और निर्माण ===
-कुछ प्रमुख क्यूएफएन डिजाइन विचार पैड और स्टैंसिल डिजाइन हैं। जब बॉन्ड पैड डिज़ाइन की बात आती है तो दो दृष्टिकोण अपनाए जा सकते हैं: [[ मिलाप |मिलाप]] मास्क परिभाषित (एसएमडी) या गैर-[[सोल्डर मास्क]] परिभाषित (एनएसएमडी)। एक एनएसएमडी दृष्टिकोण आमतौर पर अधिक विश्वसनीय जोड़ों की ओर जाता है, क्योंकि सोल्डर तांबे के पैड के ऊपर और किनारों दोनों के लिए बंधन में सक्षम होता है।<ref>http://www.dfrsolutions.com/hubfs/Resources/services/Manufacturing-and-Reliability-Challenges-With-QFN.pdf?t=1503583170559 {{Bare URL PDF|date=March 2022}}</ref> तांबे की नक़्क़ाशी प्रक्रिया में आमतौर पर सोल्डर मास्किंग प्रक्रिया की तुलना में सख्त नियंत्रण होता है, जिसके परिणामस्वरूप अधिक सुसंगत जोड़ होते हैं।<ref>https://www.microsemi.com/document-portal/doc_view/130006-qfn-an {{Bare URL PDF|date=March 2022}}</ref> इसमें जोड़ों के थर्मल और इलेक्ट्रिकल प्रदर्शन को प्रभावित करने की क्षमता है, इसलिए इष्टतम प्रदर्शन पैरामीटर के लिए पैकेज निर्माता से परामर्श करना सहायक हो सकता है। एसएमडी पैड का उपयोग [[सोल्डर ब्रिजिंग]] की संभावना को कम करने के लिए किया जा सकता है, हालांकि यह जोड़ों की समग्र विश्वसनीयता को प्रभावित कर सकता है। क्यूएफएन डिजाइन प्रक्रिया में स्टैंसिल डिजाइन एक अन्य प्रमुख पैरामीटर है। उचित एपर्चर डिज़ाइन और स्टैंसिल की मोटाई उचित मोटाई के साथ अधिक सुसंगत जोड़ों (यानी न्यूनतम शून्यकरण, आउटगैसिंग और फ्लोटिंग पार्ट्स) का उत्पादन करने में मदद कर सकती है, जिससे बेहतर विश्वसनीयता प्राप्त होती है।<ref>http://www.dfrsolutions.com/hubfs/Resources/services/Understanding-Criticality-of-Stencil-Aperture-Design-and-Implementation-QFN-Package.pdf {{Bare URL PDF|date=March 2022}}</ref>
+कुछ प्रमुख क्यूएफएन डिजाइन विचार पैड और स्टैंसिल डिजाइन हैं। जब बॉन्ड पैड डिज़ाइन की बात आती है तो दो दृष्टिकोण अपनाए जा सकते हैं: [[ मिलाप |मिलाप]] मास्क परिभाषित (एसएमडी) या गैर-[[सोल्डर मास्क]] परिभाषित (एनवीनसएमडी)। एक एनवीनसएमडी दृष्टिकोण सामान्यतः अधिक विश्वसनीय जोड़ों की ओर जाता है, क्योंकि सोल्डर तांबे के पैड के ऊपर और किनारों दोनों के लिए बंधन में सक्षम होता है।<ref>http://www.dfrsolutions.com/hubfs/Resources/services/Manufacturing-and-Reliability-Challenges-With-QFN.pdf?t=1503583170559 {{Bare URL PDF|date=March 2022}}</ref> तांबे की नक़्क़ाशी प्रक्रिया में सामान्यतः सोल्डर मास्किंग प्रक्रिया की तुलना में सख्त नियंत्रण होता है, जिसके परिणामस्वरूप अधिक सुसंगत जोड़ होते हैं।<ref>https://www.microsemi.com/document-portal/doc_view/130006-qfn-an {{Bare URL PDF|date=March 2022}}</ref> इसमें जोड़ों के ऊष्मीय और विद्युत निष्पादन को प्रभावित करने की क्षमता है, इसलिए इष्टतम निष्पादन पैरामीटर के लिए संवेष्‍टन निर्माता से परामर्श करना सहायक हो सकता है। एसएमडी पैड का उपयोग [[सोल्डर ब्रिजिंग]] की संभावना को कम करने के लिए किया जा सकता है, हालांकि यह जोड़ों की समग्र विश्वसनीयता को प्रभावित कर सकता है। क्यूएफएन डिजाइन प्रक्रिया में स्टैंसिल डिजाइन एक अन्य प्रमुख पैरामीटर है। उचित एपर्चर डिज़ाइन और स्टैंसिल की मोटाई उचित मोटाई के साथ अधिक सुसंगत जोड़ों (यानी न्यूनतम शून्यकरण, आउटगैसिंग और फ्लोटिंग पार्ट्स) का उत्पादन करने में मदद कर सकती है, जिससे ठीक विश्वसनीयता प्राप्त होती है।<ref>http://www.dfrsolutions.com/hubfs/Resources/services/Understanding-Criticality-of-Stencil-Aperture-Design-and-Implementation-QFN-Package.pdf {{Bare URL PDF|date=March 2022}}</ref>
-विनिर्माण पक्ष पर भी मुद्दे हैं। बड़े क्यूएफएन घटकों के लिए, [[ इलेक्ट्रॉनिक उपकरणों में एक लेप लगाकर टाँका लगाना |इलेक्ट्रॉनिक उपकरणों में एक लेप लगाकर टाँका लगाना]] के दौरान नमी का अवशोषण एक चिंता का विषय हो सकता है। यदि पैकेज में बड़ी मात्रा में नमी का अवशोषण होता है, तो रिफ्लो के दौरान गर्म होने से अत्यधिक घटक वारपेज हो सकता है। यह अक्सर मुद्रित परिपथ बोर्ड से घटक के कोनों को उठाने के परिणामस्वरूप होता है, जिससे अनुचित संयुक्त गठन होता है। रिफ्लो के दौरान वारपेज के जोखिम को कम करने के लिए 3 या अधिक की [[नमी संवेदनशीलता स्तर]] की सिफारिश की जाती है।<ref name=RelQFN>http://www.dfrsolutions.com/hubfs/Resources/services/The-Reliability-Challenges-of-QFN-Packaging.pdf?t=1502980151115 {{Bare URL PDF|date=March 2022}}</ref>
+विनिर्माण पक्ष पर भी मुद्दे हैं। बड़े क्यूएफएन घटकों के लिए, [[ इलेक्ट्रॉनिक उपकरणों में एक लेप लगाकर टाँका लगाना |इलेक्ट्रॉनिक उपकरणों में एक लेप लगाकर टाँका लगाना]] के दौरान नमी का अवशोषण एक चिंता का विषय हो सकता है। यदि संवेष्‍टन में बड़ी मात्रा में नमी का अवशोषण होता है, तो रिफ्लो के दौरान गर्म होने से अत्यधिक घटक वारपेज हो सकता है। यह प्रायः मुद्रित परिपथ बोर्ड से घटक के कोनों को उठाने के परिणामस्वरूप होता है, जिससे अनुचित संयुक्त गठन होता है। रिफ्लो के दौरान वारपेज के जोखिम को कम करने के लिए 3 या अधिक की [[नमी संवेदनशीलता स्तर]] की सिफारिश की जाती है।<ref name=RelQFN>http://www.dfrsolutions.com/hubfs/Resources/services/The-Reliability-Challenges-of-QFN-Packaging.pdf?t=1502980151115 {{Bare URL PDF|date=March 2022}}</ref>
-QFN निर्माण के साथ कई अन्य मुद्दों में शामिल हैं: केंद्र थर्मल पैड के तहत अत्यधिक सोल्डर पेस्ट के कारण फ्लोटिंग पार्ट, बड़े सोल्डर वॉयडिंग, खराब पुन: कार्य करने योग्य विशेषताएं, और सोल्डर रिफ्लो प्रोफाइल का अनुकूलन।<ref>http://www.aimsolder.com/sites/default/files/overcoming_the_challenges_of_the_qfn_package_rev_2013.pdf,  Seelig, K., and Pigeon, K. "Overcoming the Challenges of the QFN Package," Proceedings of SMTAI, October, 2011.</ref>
+क्यूएफएन निर्माण के साथ कई अन्य समस्याओं में सम्मिलित हैं: केंद्र ऊष्मीय पैड के तहत अत्यधिक सोल्डर पेस्ट के कारण फ्लोटिंग पार्ट, बड़े सोल्डर वॉयडिंग, खराब पुन: कार्य करने योग्य विशेषताएं, और सोल्डर रिफ्लो प्रोफाइल का अनुकूलन।<ref>http://www.aimsolder.com/sites/default/files/overcoming_the_challenges_of_the_qfn_package_rev_2013.pdf,  Seelig, K., and Pigeon, K. "Overcoming the Challenges of the QFN Package," Proceedings of SMTAI, October, 2011.</ref>
 === विश्वसनीयता ===
-घटक पैकेजिंग अक्सर उपभोक्ता इलेक्ट्रॉनिक्स बाजार द्वारा संचालित होती है, जिसमें ऑटोमोटिव और एविएशन जैसे उच्च विश्वसनीयता वाले उद्योगों पर कम ध्यान दिया जाता है। इसलिए क्यूएफएन जैसे घटक पैकेज परिवारों को उच्च विश्वसनीयता वाले वातावरण में एकीकृत करना चुनौतीपूर्ण हो सकता है। क्यूएफएन घटकों को [[सोल्डर थकान]] के मुद्दों के लिए अतिसंवेदनशील माना जाता है, विशेष रूप से तापमान चक्रण के कारण थर्मोमैकेनिकल थकान। लीडेड पैकेजों की तुलना में थर्मल एक्सपेंशन (सीटीई) बेमेल के गुणांक के कारण क्यूएफएन पैकेजों में काफी कम स्टैंडऑफ उच्च थर्मोमैकेनिकल स्ट्रेन का कारण बन सकता है। उदाहरण के लिए, -40 डिग्री सेल्सियस से 125 डिग्री सेल्सियस के बीच त्वरित थर्मल साइकलिंग स्थितियों के तहत, विभिन्न [[क्वाड फ्लैट पैकेज|चतुर्थ समतल पैकेज]] (क्यूएफपी) घटक 10,000 से अधिक थर्मल चक्रों तक चल सकते हैं जबकि क्यूएफएन घटक लगभग 1,000-3,000 चक्रों में विफल हो जाते हैं।<ref name=RelQFN/>
+घटक संवेष्‍टन प्रायः उपभोक्ता इलेक्ट्रानिकी बाजार द्वारा संचालित होती है, जिसमें ऑटोमोटिव और एविएशन जैसे उच्च विश्वसनीयता वाले उद्योगों पर कम ध्यान दिया जाता है। इसलिए क्यूएफएन जैसे घटक संवेष्‍टन परिवारों को उच्च विश्वसनीयता वाले वातावरण में एकीकृत करना चुनौतीपूर्ण हो सकता है। क्यूएफएन घटकों को [[सोल्डर थकान]] के समस्याओं के लिए अतिसंवेदनशील माना जाता है, विशेष रूप से तापमान चक्रण के कारण थर्मोमैकेनिकल थकान। लीडेड संवेष्‍टनों की तुलना में ऊष्मीय एक्सपेंशन (सीटीई) बेमेल के गुणांक के कारण क्यूएफएन संवेष्‍टनों में काफी कम स्टैंडऑफ उच्च थर्मोमैकेनिकल स्ट्रेन का कारण बन सकता है। उदाहरण के लिए, -40 डिग्री सेल्सियस से 125 डिग्री सेल्सियस के बीच त्वरित ऊष्मीय साइकलिंग स्थितियों के तहत, विभिन्न [[क्वाड फ्लैट पैकेज|चतुर्थ समतल]] संवेष्‍टन (क्यूएफपी) घटक 10,000 से अधिक ऊष्मीय चक्रों तक चल सकते हैं जबकि क्यूएफएन घटक लगभग 1,000-3,000 चक्रों में विफल हो जाते हैं।<ref name=RelQFN/>
-ऐतिहासिक रूप से, विश्वसनीयता परीक्षण मुख्य रूप से [[JEDEC]] द्वारा संचालित किया गया है,<ref>JEDEC JESD22-A104D, May 2005, Tempurature Cycling</ref><ref>JEDEC JESD22-A105C, January 2011, Power and Tempurature Cycling</ref><ref>JEDEC JESD22-A106B, June 2004, Thermal Shock</ref><ref>JEDEC JESD22B113, March 2006, Board Level Cycling Bend Test Method for Interconnect Reliability Characterization of Components for Handheld Electronic Products</ref> हालांकि इसने मुख्य रूप से डाई और प्रथम स्तर के इंटरकनेक्ट पर ध्यान केंद्रित किया है। [[आईपीसी (इलेक्ट्रॉनिक्स)]] -9071ए<ref>IPC IPC-9701A, February 2006, Performance Test Methods and Qualification Requirements for Surface Mount Solder Attachments</ref> दूसरे स्तर के इंटरकनेक्ट्स (यानी पीसीबी सब्सट्रेट के लिए पैकेज) पर ध्यान केंद्रित करके इसे संबोधित करने का प्रयास किया। इस मानक के साथ चुनौती यह है कि इसे घटक निर्माताओं की तुलना में ओईएम द्वारा अधिक अपनाया गया है, जो इसे एक एप्लिकेशन-विशिष्ट समस्या के रूप में देखते हैं। परिणामस्वरूप उनकी विश्वसनीयता और सोल्डर थकान व्यवहार को चिह्नित करने के लिए विभिन्न क्यूएफएन पैकेज प्रकारों में बहुत अधिक प्रयोगात्मक परीक्षण और परिमित तत्व विधि रही है।<ref>Syed, A. and Kang, W. "Board level assembly and reliability considerations for QFN type packages." SMTA International Conference, 2003</ref><ref>Yan Tee, T., et al. "Comprehensive board-level solder joint reliability modeling and testing of QFN and PowerQFN packages." Microelectronics Reliability 43 (2003): 1329–1338.</ref><ref>Vianco, P. and Neilsen, M. K. "Thermal mechanical fatigue of a 56 I/O plastic quad-flat nolead (PQFN) package." SMTA International Conference, 2015.</ref><ref>Wilde, J., and Zukowski, E. "Comparative Analysis for μBGA and QFN Reliability." 8th. Int. Conf. on Thermal, Mechanical and Multiphysics Simulation and Experiments in Micro-Electronics and Micro-Systems, 2007 IEEE, 2007.</ref><ref>De Vries, J., et al. "Solder-joint reliability of HVQFN-packages subjected to thermal cycling." Microelectronics Reliability 49 (2009): 331-339.</ref><ref>17. Li, L. et al. "Board level reliability and assembly process of advanced QFN packages." SMTA International Conference, 2012.</ref><ref>Birzer, C., et al. "Reliability Investigations of Leadless QFN Packages until End-of-Life with Application-Specific Board-Level Stress Tests." Electronics Components and Technology Conference, 2006.</ref>
+ऐतिहासिक रूप से, विश्वसनीयता परीक्षण मुख्य रूप से [[JEDEC]] द्वारा संचालित किया गया है,<ref>JEDEC JESD22-A104D, May 2005, Tempurature Cycling</ref><ref>JEDEC JESD22-A105C, January 2011, Power and Tempurature Cycling</ref><ref>JEDEC JESD22-A106B, June 2004, Thermal Shock</ref><ref>JEDEC JESD22B113, March 2006, Board Level Cycling Bend Test Method for Interconnect Reliability Characterization of Components for Handheld Electronic Products</ref> हालांकि इसने मुख्य रूप से डाई और प्रथम स्तर के इंटरकनेक्ट पर ध्यान केंद्रित किया है। [[आईपीसी (इलेक्ट्रॉनिक्स)|आईपीसी ( इलेक्ट्रानिकी)]] -9071ए<ref>IPC IPC-9701A, February 2006, Performance Test Methods and Qualification Requirements for Surface Mount Solder Attachments</ref> दूसरे स्तर के इंटरकनेक्ट्स (यानी पीसीबी कार्यद्रव के लिए संवेष्‍टन) पर ध्यान केंद्रित करके इसे संबोधित करने का प्रयास किया। इस मानक के साथ चुनौती यह है कि इसे घटक निर्माताओं की तुलना में ओईएम द्वारा अधिक अपनाया गया है, जो इसे एक एप्लिकेशन-विशिष्ट समस्या के रूप में देखते हैं। परिणामस्वरूप उनकी विश्वसनीयता और सोल्डर थकान व्यवहार को चिह्नित करने के लिए विभिन्न क्यूएफएन संवेष्‍टन प्रकारों में बहुत अधिक प्रयोगात्मक परीक्षण और परिमित तत्व विधि रही है।<ref>Syed, A. and Kang, W. "Board level assembly and reliability considerations for QFN type packages." SMTA International Conference, 2003</ref><ref>Yan Tee, T., et al. "Comprehensive board-level solder joint reliability modeling and testing of QFN and PowerQFN packages." Microelectronics Reliability 43 (2003): 1329–1338.</ref><ref>Vianco, P. and Neilsen, M. K. "Thermal mechanical fatigue of a 56 I/O plastic quad-flat nolead (PQFN) package." SMTA International Conference, 2015.</ref><ref>Wilde, J., and Zukowski, E. "Comparative Analysis for μBGA and QFN Reliability." 8th. Int. Conf. on Thermal, Mechanical and Multiphysics Simulation and Experiments in Micro-Electronics and Micro-Systems, 2007 IEEE, 2007.</ref><ref>De Vries, J., et al. "Solder-joint reliability of HVQFN-packages subjected to thermal cycling." Microelectronics Reliability 49 (2009): 331-339.</ref><ref>17. Li, L. et al. "Board level reliability and assembly process of advanced QFN packages." SMTA International Conference, 2012.</ref><ref>Birzer, C., et al. "Reliability Investigations of Leadless QFN Packages until End-of-Life with Application-Specific Board-Level Stress Tests." Electronics Components and Technology Conference, 2006.</ref>
-सेरेब्रेनी एट अल।<ref>Serebreni, M., Blattau, N., Sharon, G., Hillman, C., Mccluskey, P. "Semi-analytical fatigue life model for reliability assessment of solder joints in qfn packages under thermal cycling". SMTA ICSR, 2017. Toronto, ON.</ref> थर्मल साइकलिंग के तहत विश्वसनीयता क्यूएफएन सोल्डर जोड़ों का आकलन करने के लिए एक अर्ध-विश्लेषणात्मक मॉडल प्रस्तावित किया। यह मॉडल क्यूएफएन पैकेज के लिए प्रभावी यांत्रिक गुण उत्पन्न करता है, और चेन और नेल्सन द्वारा प्रस्तावित मॉडल का उपयोग करके कतरनी तनाव और [[विरूपण (यांत्रिकी)]] की गणना करता है।<ref>Chen, W. T., and C. W. Nelson. "Thermal stress in bonded joints." IBM Journal of Research and Development 23.2 (1979): 179-188.</ref> छितरा हुआ तनाव ऊर्जा घनत्व तब इन मूल्यों से निर्धारित किया जाता है और 2-पैरामीटर [[वीबुल वितरण]] का उपयोग करके विशेषता चक्रों की विफलता की भविष्यवाणी करने के लिए उपयोग किया जाता है।
+सेरेब्रेनी एट अल।<ref>Serebreni, M., Blattau, N., Sharon, G., Hillman, C., Mccluskey, P. "Semi-analytical fatigue life model for reliability assessment of solder joints in qfn packages under thermal cycling". SMTA ICSR, 2017. Toronto, ON.</ref> ऊष्मीय साइकलिंग के तहत विश्वसनीयता क्यूएफएन सोल्डर जोड़ों का आकलन करने के लिए एक अर्ध-विश्लेषणात्मक मॉडल प्रस्तावित किया। यह मॉडल क्यूएफएन संवेष्‍टन के लिए प्रभावी यांत्रिक गुण उत्पन्न करता है, और चेन और नेल्सन द्वारा प्रस्तावित मॉडल का उपयोग करके कतरनी तनाव और [[विरूपण (यांत्रिकी)]] की गणना करता है।<ref>Chen, W. T., and C. W. Nelson. "Thermal stress in bonded joints." IBM Journal of Research and Development 23.2 (1979): 179-188.</ref> छितरा हुआ तनाव ऊर्जा घनत्व तब इन मूल्यों से निर्धारित किया जाता है और 2-पैरामीटर [[वीबुल वितरण]] का उपयोग करके विशेषता चक्रों की विफलता की भविष्यवाणी करने के लिए उपयोग किया जाता है।
-== अन्य पैकेजों की तुलना ==
+== अन्य संवेष्‍टनों की तुलना ==
-क्यूएफएन पैकेज [[क्वाड फ्लैट पैकेज|चतुर्थ समतल पैकेज]] के समान है, लेकिन लीड पैकेज पक्षों से बाहर नहीं निकलती हैं। इसलिए किसी क्यूएफएन पैकेज को हाथ से सोल्डर करना, सोल्डर ज्वाइंट की गुणवत्ता का निरीक्षण करना, या लीड की जांच करना मुश्किल है।
+क्यूएफएन संवेष्‍टन [[क्वाड फ्लैट पैकेज|चतुर्थ समतल]] संवेष्‍टन के समान है, परन्तु लीड संवेष्‍टन पक्षों से बाहर नहीं निकलती हैं। इसलिए किसी क्यूएफएन संवेष्‍टन को हाथ से सोल्डर करना, सोल्डर ज्वाइंट की गुणवत्ता का निरीक्षण करना, या लीड की जांच करना मुश्किल है।
 == वेरिएंट ==
-अलग-अलग निर्माता इस पैकेज के लिए अलग-अलग नामों का उपयोग करते हैं: एमएल (माइक्रो-लीडफ्रेम) बनाम एफएन (समतल नो-लीड), इसके अलावा चारों तरफ पैड वाले संस्करण (चतुर्थ) और सिर्फ दो तरफ पैड (दोहरी) हैं, मोटाई अलग-अलग है सामान्य पैकेज के लिए 0.9–1.0 मिमी और अत्यधिक पतले के लिए 0.4 मिमी के बीच। संक्षेप में शामिल हैं:
+अलग-अलग निर्माता इस संवेष्‍टन के लिए अलग-अलग नामों का उपयोग करते हैं: एमएल (माइक्रो-लीडफ्रेम) बनाम एफएन (समतल नो-लीड), इसके अलावा चारों तरफ पैड वाले संस्करण (चतुर्थ) और मात्र दो तरफ पैड (दोहरी) हैं, मोटाई अलग-अलग है सामान्य संवेष्‍टन के लिए 0.9–1.0 मिमी और अत्यधिक पतले के लिए 0.4 मिमी के बीच। संक्षेप में सम्मिलित हैं:
 {| class="wikitable"
 ! colspan="2" | Package !! Manufacturer
@@ Line 48: / Line 48: @@
 | DFN || dual flat no-lead package || Atmel
 |-
-| DQFN || dual quad flat no-lead package || Atmel
+| Dक्यूएफएन || dual quad flat no-lead package || Atmel
 |-
 | cDFN ||  || [[:de:IC-Haus|iC-Haus]]
@@ Line 58: / Line 58: @@
 | XDFN || extremely thin dual flat no-lead package ||
 |-
-| QFN || quad flat no-lead package || [[Amkor Technology]]
+| क्यूएफएन || quad flat no-lead package || [[Amkor Technology]]
 |-
-| QFN-TEP || quad flat no-lead package with top-exposed pad ||
+| क्यूएफएन-TEP || quad flat no-lead package with top-exposed pad ||
 |-
-| TQFN || thin quad flat no-lead package ||
+| Tक्यूएफएन || thin quad flat no-lead package ||
 |-
 | LLP || leadless leadframe package || [[National Semiconductor]]
@@ Line 78: / Line 78: @@
 | डीआरएमएलएफ || dual-row micro-leadframe package || [[Amkor Technology]]
 |-
-|DRQFN
+|DRक्यूएफएन
 |dual-row quad flat no-lead
 |[[Microchip Technology]]
 |-
-| VQFN/WQFN || very thin quad flat no-lead || [[Texas Instruments]] and others (such as Atmel)
+| Vक्यूएफएन/Wक्यूएफएन || very thin quad flat no-lead || [[Texas Instruments]] and others (such as Atmel)
 |-
-|HVQFN
+|HVक्यूएफएन
 |Heatsink Very-thin Quad Flat package
 |
@@ Line 90: / Line 90: @@
 | UDFN|| ultra dual flat no-lead || [[Microchip Technology]]
 |-
-| UQFN || ultrathin quad flat no-lead || [[Texas Instruments]] and [[Microchip Technology]]
+| Uक्यूएफएन || ultrathin quad flat no-lead || [[Texas Instruments]] and [[Microchip Technology]]
 |}
-[[Image:Ic-package-MLP-28L.svg|right|thumb|माइक्रो लीड फ्रेम पैकेज]]माइक्रो लीड फ्रेम पैकेज (MLP) इंटीग्रेटेड परिपथ QFN पैकेज का एक परिवार है, जिसका उपयोग [[ भूतल पर्वत प्रौद्योगिकी |भूतल पर्वत प्रौद्योगिकी]] [[ इलेक्ट्रानिक्स |इलेक्ट्रानिक्स]] परिपथ डिजाइन में किया जाता है। यह 3 संस्करणों में उपलब्ध है जो MLPQ (Q का अर्थ ''चतुर्थ'' है), MLPM (M का अर्थ ''माइक्रो'' है), और MLPD (D का अर्थ 'द्वितीय'' है)। थर्मल प्रदर्शन को बेहतर बनाने के लिए इन पैकेजों में आम तौर पर एक खुला डाई अटैच पैड होता है। यह पैकेज निर्माण में चिप स्केल पैकेज (सीएसपी) के समान है। MLPD को [[छोटे-रूपरेखा एकीकृत सर्किट|छोटे-रूपरेखा एकीकृत परिपथ]] (SOIC) पैकेजों के लिए पदचिह्न-संगत प्रतिस्थापन प्रदान करने के लिए डिज़ाइन किया गया है।''
+[[Image:Ic-package-MLP-28L.svg|right|thumb|माइक्रो लीड फ्रेम संवेष्‍टन]]माइक्रो लीड फ्रेम संवेष्‍टन (MLP) इंटीग्रेटेड परिपथ क्यूएफएन संवेष्‍टन का एक परिवार है, जिसका उपयोग [[ भूतल पर्वत प्रौद्योगिकी |भूतल पर्वत प्रौद्योगिकी]] [[ इलेक्ट्रानिक्स |इलेक्ट्रानिक्स]] परिपथ डिजाइन में किया जाता है। यह 3 संस्करणों में उपलब्ध है जो MLPQ (Q का अर्थ ''चतुर्थ'' है), MLPM (M का अर्थ ''माइक्रो'' है), और MLPD (D का अर्थ 'द्वितीय'' है)। ऊष्मीय निष्पादन को ठीक बनाने के लिए इन संवेष्‍टनों में सामान्यतः एक विवृत डाई अटैच पैड होता है। यह संवेष्‍टन निर्माण में चिप मापन संवेष्‍टन (सीएसपी) के समान है। MLPD को [[छोटे-रूपरेखा एकीकृत सर्किट|छोटे-रूपरेखा एकीकृत परिपथ]] (SOIC) संवेष्‍टनों के लिए पदचिह्न-संगत प्रतिस्थापन प्रदान करने के लिए डिज़ाइन किया गया है।''
-माइक्रो लीड फ्रेम (एमएलएफ) कॉपर लीडफ्रेम सब्सट्रेट के साथ चिप स्केल पैकेज प्लास्टिक एनकैप्सुलेटेड पैकेज के पास है। यह पैकेज मुद्रित परिपथ बोर्ड को विद्युत संपर्क प्रदान करने के लिए पैकेज के तल पर परिधि भूमि का उपयोग करता है। डाई अटैच पैडल को पैकेज की सतह के नीचे उजागर किया जाता है ताकि परिपथ बोर्ड को सीधे सोल्डर करने पर एक कुशल ताप पथ प्रदान किया जा सके। यह डाउन बॉन्ड के उपयोग या प्रवाहकीय डाई अटैच सामग्री के माध्यम से विद्युत कनेक्शन द्वारा स्थिर जमीन को भी सक्षम बनाता है।
+माइक्रो लीड फ्रेम (एमएलएफ) कॉपर लीडफ्रेम कार्यद्रव के साथ चिप मापन संवेष्‍टन प्लास्टिक संपुटित संवेष्‍टन के निकट है। यह संवेष्‍टन मुद्रित परिपथ बोर्ड को विद्युत संपर्क प्रदान करने के लिए संवेष्‍टन के तल पर परिधि भूमि का उपयोग करता है। डाई अटैच पैडल को संवेष्‍टन की सतह के नीचे उजागर किया जाता है ताकि परिपथ बोर्ड को सीधे सोल्डर करने पर एक कुशल ताप पथ प्रदान किया जा सके। यह डाउन बॉन्ड के उपयोग या प्रवाहकीय डाई अटैच सामग्री के माध्यम से विद्युत संपर्क द्वारा स्थिर जमीन को भी सक्षम बनाता है।
-एक और हालिया डिज़ाइन भिन्नता जो उच्च घनत्व कनेक्शन की अनुमति देती है वह है 'दोहरी पंक्ति माइक्रो लीड फ़्रेम' (डीआरएमएलएफ) पैकेज। यह एक एमएलएफ पैकेज है जिसमें 164 I/O तक की आवश्यकता वाले उपकरणों के लिए भूमि की दो पंक्तियाँ हैं। विशिष्ट अनुप्रयोगों में हार्ड डिस्क ड्राइव, यूएसबी नियंत्रक और वायरलेस लैन शामिल हैं।
+एक और हालिया डिज़ाइन भिन्नता जो उच्च घनत्व संपर्क की अनुमति देती है वह है 'दोहरी पंक्ति माइक्रो लीड फ़्रेम' (डीआरएमएलएफ) संवेष्‍टन। यह एक एमएलएफ संवेष्‍टन है जिसमें 164 आई/ओ तक की आवश्यकता वाले उपकरणों के लिए भूमि की दो पंक्तियाँ हैं। विशिष्ट अनुप्रयोगों में हार्ड डिस्क ड्राइव, यूएसबी नियंत्रक और वायरलेस लैन सम्मिलित हैं।
 == यह भी देखें ==
-* [[चिप वाहक]] चिप पैकेजिंग और पैकेज प्रकार सूची
+* [[चिप वाहक]] चिप संवेष्‍टन और संवेष्‍टन प्रकार सूची
-* चतुर्थ समतल पैकेज
+* चतुर्थ समतल संवेष्‍टन
 ==संदर्भ==
@@ Line 108: / Line 108: @@
 ==बाहरी संबंध==
-* [http://www.onsemi.com/pub/Collateral/AND8086-D.PDF Board mounting notes for QFN packages]
+* [http://www.onsemi.com/pub/Collateral/AND8086-D.PDF Board mounting notes for क्यूएफएन packages]
 * [https://amkor.com/packaging/leadframe/microleadframe/ MicroLeadFrame®] from [[Amkor Technology]]
-* [https://amkor.com/technology/edge-protection/ Edge Protection Technology for QFN Packages] from [[Amkor Technology]]
+* [https://amkor.com/technology/edge-protection/ Edge Protection Technology for क्यूएफएन Packages] from [[Amkor Technology]]
 * [http://www.chipscalereview.com/issues/0107/index.php ChipScale Review] {{Webarchive|url=https://web.archive.org/web/20110930184744/http://www.chipscalereview.com/issues/0107/index.php |date=2011-09-30 }} magazine, July - August 2000.]
-* [http://cds.linear.com/docs/en/packaging/Carsem%20MLP%20users%20guide.pdf Linear Technology - QFN Package Users Guide]
+* [http://cds.linear.com/docs/en/packaging/Carsem%20MLP%20users%20guide.pdf Linear Technology - क्यूएफएन Package Users Guide]
 {{Semiconductor packages}}

v t e Semiconductor packages
Diode	DO-204 (DO-7 / DO-35 / DO-41) DO-213 (MELF / SOD-80 / LL34) DO-214 (SMA / SMB / SMC) SOD (SOD-123 / SOD-323 / SOD-523 / SOD-923)
Transistor	SOT / TSOT TO-3 (TH / Panel) TO-5 (TH) TO-8 (TH) TO-18 (TH) TO-39 (TH) TO-66 (TH / Panel) TO-92 (TH) TO-126 (TH / Panel) TO-202 (TH / Panel) TO-220 (TH / Panel) TO-247 (TH / Panel) TO-251 (IPAK) (SMT) TO-252 (DPAK) (SMT) TO-262 (I2PAK) (SMT) TO-263 (D2PAK) (SMT) TO-273 (Super-220) (SMT) TO-274 (Super-247) (SMT)
Single row	SIP / SIL
Dual row	DFN DIP / DIL Flat Pack MSOP SO / SOIC SOP / SSOP TSOP / HTSOP TSSOP / HTSSOP ZIP
Quad row	LCC QIP / QIL PLCC QFN QFP QUIP / QUIL
Grid array	BGA eWLB LGA PGA
Wafer	COB COF COG CSP Flip Chip PoP QP UICC WL-CSP / WLP
Related topics	Electronic packaging Integrated circuit packaging List of integrated circuit packaging types Printed circuit board Surface-mount technology Through-hole technology
It is relatively common to find packages that contain other components than their designated ones, such as diodes or voltage regulators in transistor packages, etc.

Anonymous

Search

फ्लैट नो-लीड पैकेज: Difference between revisions

Namespaces

More

Page actions

Revision as of 17:52, 8 June 2023

Contents

समतल नो-लीड अनुप्रस्थ काट

विभिन्न प्रकार

लाभ

डिजाइन, निर्माण, और विश्वसनीयता आक्षेप

डिजाइन और निर्माण

विश्वसनीयता

अन्य संवेष्‍टनों की तुलना

वेरिएंट

यह भी देखें

संदर्भ

बाहरी संबंध

Navigation

Navigation

Wiki tools

Wiki tools

Anonymous

Search

फ्लैट नो-लीड पैकेज: Difference between revisions

Revision as of 17:52, 8 June 2023

समतल नो-लीड अनुप्रस्थ काट

विभिन्न प्रकार

लाभ

डिजाइन, निर्माण, और विश्वसनीयता आक्षेप

डिजाइन और निर्माण

विश्वसनीयता

अन्य संवेष्‍टनों की तुलना

वेरिएंट

यह भी देखें

संदर्भ

बाहरी संबंध

Navigation

Wiki tools

Page tools

Other projects

Categories