जाली माइको32: Difference between revisions

From Vigyanwiki
(Created page with "{{Infobox CPU architecture | name = LatticeMico32 | designer = Lattice Semiconductor | bits = 32-bit | introduced = {{Start date and age|2006}} | vers...")
 
m (Deepak moved page जालीMico32 to जाली माइको32 without leaving a redirect)
(No difference)

Revision as of 14:41, 16 June 2023

LatticeMico32
DesignerLattice Semiconductor
Bits32-bit
Introduced2006; 18 years ago (2006)
DesignRISC
TypeRegister-Register
EncodingFixed 32-bit
BranchingCompare and branch
EndiannessBig
ExtensionsUser-defined
OpenYes, royalty free
Registers
General purpose32

LatticeMico32 एक 32-बिट कंप्यूटिंग है। 32-बिट माइक्रोप्रोसेसर अल्प निर्देश सेट कंप्यूटर (RISC) जालीदार अर्धचालक से सॉफ्ट कोर है जो क्षेत्र में प्रोग्राम की जा सकने वाली द्वार श्रंखला (FPGAs) के लिए अनुकूलित है। यह हार्वर्ड वास्तुकला का उपयोग करता है, जिसका अर्थ है कि निर्देश और डेटा बसें अलग-अलग हैं। यदि वांछित हो, तो बस मध्यस्थता तर्क का उपयोग दो बसों को संयोजित करने के लिए किया जा सकता है।

LatticeMico32 को मुफ्त (IP) कोर लाइसेंस के तहत लाइसेंस दिया गया है। इसका मतलब यह है कि Mico32 जाली FPGAs तक ही सीमित नहीं है, और कानूनी रूप से किसी भी होस्ट आर्किटेक्चर (FPGA, एप्लिकेशन-विशिष्ट एकीकृत सर्किट (ASIC), या सॉफ़्टवेयर अनुकरण, उदाहरण के लिए, QEMU) पर उपयोग किया जा सकता है। जाली सेमीकंडक्टर भागों के अलावा लैटिसमाइको32 को Xilinx और Altera FPGAs में एम्बेड करना संभव है। AMD PowerTune LatticeMico32 का उपयोग करता है।[1] सीपीयू कोर और डेवलपमेंट toolchain स्रोत-कोड के रूप में उपलब्ध हैं, जो तीसरे पक्ष को प्रोसेसर आर्किटेक्चर में परिवर्तन लागू करने की अनुमति देता है।

सुविधाएँ

  • आरआईएससी लोड/स्टोर आर्किटेक्चर
  • 32-बिट डेटा पथ
  • 32-बिट निश्चित-आकार के निर्देश (सभी निर्देश 32 बिट्स हैं, जिसमें जंप, कॉल और शाखा निर्देश शामिल हैं।)
  • 32 सामान्य प्रयोजन रजिस्टर (R0 आमतौर पर सम्मेलन द्वारा शून्य पर सेट किया जाता है, हालांकि R0 एक मानक रजिस्टर है और यदि वांछित हो तो अन्य मान इसे सौंपा जा सकता है।)
  • 32 बाहरी व्यवधान तक
  • कॉन्फ़िगर करने योग्य निर्देश सेट जिसमें उपयोगकर्ता परिभाषित निर्देश शामिल हैं
  • वैकल्पिक विन्यास योग्य कैश (डायरेक्ट-मैप्ड या 2-वे सेट-एसोसिएटिव, विभिन्न प्रकार के कैश आकार और व्यवस्था के साथ)
  • वैकल्पिक पाइपलाइन वाली यादें
  • ड्यूल विशबोन (कंप्यूटर बस) मेमोरी इंटरफेस (एक रीड-ओनली इंस्ट्रक्शन बस, एक रीड-राइट डेटा/पेरिफेरल बस)
  • मेमोरी मैप I/O
  • 6 चरण पाइपलाइन

टूलचैन

यह भी देखें

संदर्भ

  1. "AMD x86 SMU firmware analysis". 2014-12-27.


बाहरी संबंध