वायर्ड लॉजिक कनेक्शन: Difference between revisions
(Created page with "वायर्ड लॉजिक कनेक्शन एक तर्क द्वार है जो डायोड और प्रतिरोधों...") |
No edit summary |
||
| Line 1: | Line 1: | ||
वायर्ड लॉजिक कनेक्शन | वायर्ड लॉजिक कनेक्शन [[ तर्क द्वार |तर्क द्वार]] है जो [[डायोड]] और [[प्रतिरोधों]] जैसे केवल निष्क्रिय घटकों का उपयोग करके [[बूलियन बीजगणित (तर्क)]] को लागू करता है। वायर्ड लॉजिक कनेक्शन AND गेट या OR गेट बना सकता है। सीमाओं में गेट गेट बनाने में असमर्थता, स्तर बहाली प्रदान करने के लिए [[एम्पलीफायर]] की कमी, और अधिकांश तर्कों के लिए निरंतर [[ओमिक हीटिंग]] (विशेष रूप से [[सीएमओएस]] से अधिक) शामिल है जो अप्रत्यक्ष रूप से घटकों और गति के घनत्व को सीमित करता है। | ||
वायर्ड लॉजिक [[ खुला कलेक्टर ]] आउटपुट (और इसके प्रकार: ओपन एमिटर, ओपन ड्रेन, या ओपन सोर्स) के [[उच्च प्रतिबाधा]] का शोषण करके काम करता है, बस | वायर्ड लॉजिक [[ खुला कलेक्टर |खुला कलेक्टर]] आउटपुट (और इसके प्रकार: ओपन एमिटर, ओपन ड्रेन, या ओपन सोर्स) के [[उच्च प्रतिबाधा]] का शोषण करके काम करता है, बस [[पुल-अप रोकनेवाला]] | पुल-अप या पुल-डाउन रेसिस्टर को [[वोल्टेज स्रोत]] में जोड़कर, या [[ डायोड तर्क |डायोड तर्क]] का उपयोग करके [[पुश-पुल आउटपुट]] पर लागू किया जा सकता है (विभिन्न सेमीकंडक्टर्स वोल्टेज लॉस के लिए डायोड#फॉरवर्ड थ्रेसहोल्ड वोल्टेज के नुकसान के साथ)। | ||
== एक्टिव-हाई वायर्ड और कनेक्शन == | == एक्टिव-हाई वायर्ड और कनेक्शन == | ||
यह सभी देखें: {{Slink|Diode logic|Active-high AND logic gate}}[[File:Two-open-collector-buffers-shared-output.svg|thumb|<small>Open-collector [[Buffer amplifier|buffers]] connected as wired AND.</small>|]]वायर्ड और कनेक्शन AND गेट का | यह सभी देखें: {{Slink|Diode logic|Active-high AND logic gate}}[[File:Two-open-collector-buffers-shared-output.svg|thumb|<small>Open-collector [[Buffer amplifier|buffers]] connected as wired AND.</small>|]]वायर्ड और कनेक्शन AND गेट का रूप है। ओपन कलेक्टर या इसी तरह के आउटपुट का उपयोग करते समय (जो स्कीमेटिक्स में ⎐ प्रतीक द्वारा पहचाना जा सकता है), वायर्ड और केवल साझा आउटपुट वायर पर पुल अप रोकनेवाला की आवश्यकता होती है। इस उदाहरण में, 5V को उच्च (सही) माना जाता है, और 0V को कम (गलत) माना जाता है। अधिक इनपुट के साथ इस गेट को आसानी से बढ़ाया जा सकता है। | ||
जब सभी इनपुट उच्च होते हैं, तो वे सभी उच्च प्रतिबाधा पेश करते हैं, और पुल-अप रोकनेवाला आउटपुट वोल्टेज को उच्च खींचता है, लेकिन यदि कोई इनपुट कम है, तो वे आउटपुट को कम खींचते हैं:<ref>M. Morris Mano, ''Digital Logic and Computer Design'', Prentice-Hall, 1979 {{ISBN|0-13-214510-3}}, page 571 </ref> | जब सभी इनपुट उच्च होते हैं, तो वे सभी उच्च प्रतिबाधा पेश करते हैं, और पुल-अप रोकनेवाला आउटपुट वोल्टेज को उच्च खींचता है, लेकिन यदि कोई इनपुट कम है, तो वे आउटपुट को कम खींचते हैं:<ref>M. Morris Mano, ''Digital Logic and Computer Design'', Prentice-Hall, 1979 {{ISBN|0-13-214510-3}}, page 571 </ref> | ||
| Line 22: | Line 22: | ||
|HIGH || HIGH || HIGH | |HIGH || HIGH || HIGH | ||
|} | |} | ||
[[ विद्युत भार ]] चलाते समय, हाई आउटपुट पुल-अप के वोल्टेज ड्रॉप # वोल्टेज ड्रॉप डायरेक्ट-करंट सर्किट में कम हो जाता है: प्रतिरोध, हालांकि कम आउटपुट लगभग 0V है। लेकिन अगर डायोड लॉजिक का उपयोग किया जाता है, तो प्रत्येक इनपुट के लिए | [[ विद्युत भार | विद्युत भार]] चलाते समय, हाई आउटपुट पुल-अप के वोल्टेज ड्रॉप # वोल्टेज ड्रॉप डायरेक्ट-करंट सर्किट में कम हो जाता है: प्रतिरोध, हालांकि कम आउटपुट लगभग 0V है। लेकिन अगर डायोड लॉजिक का उपयोग किया जाता है, तो प्रत्येक इनपुट के लिए डायोड की आवश्यकता होती है, और कम आउटपुट वोल्टेज अतिरिक्त अर्धचालकों के लिए डायोड#फॉरवर्ड थ्रेशोल्ड वोल्टेज द्वारा बढ़ाया जाएगा।डायोड का फॉरवर्ड वोल्टेज। यह सुनिश्चित करने के लिए ध्यान रखा जाना चाहिए कि आउटपुट अभी भी तर्क स्तर # तर्क वोल्टेज स्तरों के भीतर है। | ||
== एक्टिव-हाई वायर्ड या कनेक्शन == | == एक्टिव-हाई वायर्ड या कनेक्शन == | ||
| Line 28: | Line 28: | ||
[[File:Two open-emitter buffers shared-output.svg|thumb|<small>Open-emitter buffers connected as wired OR.</small>|247x247पीएक्स]]यह सभी देखें: {{Slink|Diode logic|Active-high OR logic gate}} | [[File:Two open-emitter buffers shared-output.svg|thumb|<small>Open-emitter buffers connected as wired OR.</small>|247x247पीएक्स]]यह सभी देखें: {{Slink|Diode logic|Active-high OR logic gate}} | ||
वायर्ड या कनेक्शन विद्युत रूप से खुले उत्सर्जक या इसी तरह के इनपुट (जो योजनाबद्ध में ⎏ प्रतीक द्वारा पहचाना जा सकता है) का उपयोग करके | वायर्ड या कनेक्शन विद्युत रूप से खुले उत्सर्जक या इसी तरह के इनपुट (जो योजनाबद्ध में ⎏ प्रतीक द्वारा पहचाना जा सकता है) का उपयोग करके ओआर गेट के [[बूलियन तर्क]] ऑपरेशन को पुल-डाउन रोकनेवाला के साथ साझा आउटपुट से जोड़ता है। अधिक इनपुट के साथ इस गेट को आसानी से बढ़ाया भी जा सकता है। | ||
जब सभी इनपुट कम होते हैं, तो वे सभी उच्च प्रतिबाधा प्रस्तुत करते हैं, और पुल-डाउन रोकनेवाला आउटपुट वोल्टेज को कम खींचता है, लेकिन यदि कोई इनपुट उच्च है, तो वे आउटपुट को उच्च खींचते हैं: | जब सभी इनपुट कम होते हैं, तो वे सभी उच्च प्रतिबाधा प्रस्तुत करते हैं, और पुल-डाउन रोकनेवाला आउटपुट वोल्टेज को कम खींचता है, लेकिन यदि कोई इनपुट उच्च है, तो वे आउटपुट को उच्च खींचते हैं: | ||
| Line 46: | Line 46: | ||
|HIGH || HIGH || HIGH | |HIGH || HIGH || HIGH | ||
|} | |} | ||
लोड चलाते समय, लो आउटपुट पुल-डाउन के वोल्टेज ड्रॉप द्वारा उठाया जाता है, हालांकि उच्च आउटपुट लगभग आपूर्ति वोल्टेज (5V) है। लेकिन अगर डायोड लॉजिक का उपयोग किया जाता है, तो प्रत्येक इनपुट के लिए | लोड चलाते समय, लो आउटपुट पुल-डाउन के वोल्टेज ड्रॉप द्वारा उठाया जाता है, हालांकि उच्च आउटपुट लगभग आपूर्ति वोल्टेज (5V) है। लेकिन अगर डायोड लॉजिक का उपयोग किया जाता है, तो प्रत्येक इनपुट के लिए डायोड की आवश्यकता होती है, और उच्च आउटपुट वोल्टेज अतिरिक्त अर्धचालकों के लिए डायोड # फॉरवर्ड थ्रेशोल्ड वोल्टेज द्वारा कम किया जाएगा। डायोड का फॉरवर्ड वोल्टेज। | ||
== सक्रिय स्तर को उलटना == | == सक्रिय स्तर को उलटना == | ||
| Line 63: | Line 63: | ||
}} | }} | ||
डायोड लॉजिक साझा पुल-अप रेसिस्टर (वायर्ड AND के लिए) या पुल-डाउन रेसिस्टर (वायर्ड OR के लिए) के अलावा प्रत्येक इनपुट के लिए | डायोड लॉजिक साझा पुल-अप रेसिस्टर (वायर्ड AND के लिए) या पुल-डाउन रेसिस्टर (वायर्ड OR के लिए) के अलावा प्रत्येक इनपुट के लिए डायोड का उपयोग करता है। हालाँकि, डायोड लॉजिक का प्रत्येक चरण आउटपुट वोल्टेज स्तर को कम करता है। तो एम्पलीफायर के बिना, आउटपुट वोल्टेज प्राथमिक तर्क परिवार के साथ संगत नहीं हो सकता है। | ||
==संदर्भ== | ==संदर्भ== | ||
<references/> | <references/> | ||
* Digital Techniques, Heathkit Educational Systems,1990 | * Digital Techniques, Heathkit Educational Systems,1990 | ||
* Fundamental Physics, K.L Gomber and K.L Gogia,Pradeep Publications, 2005 | * Fundamental Physics, K.L Gomber and K.L Gogia,Pradeep Publications, 2005 | ||
== बाहरी संबंध == | == बाहरी संबंध == | ||
* [http://zone.ni.com/devzone/cda/tut/p/id/3544 Introduction to Wired-OR Outputs and Open-Collector Circuits] | * [http://zone.ni.com/devzone/cda/tut/p/id/3544 Introduction to Wired-OR Outputs and Open-Collector Circuits] | ||
Revision as of 16:13, 20 June 2023
वायर्ड लॉजिक कनेक्शन तर्क द्वार है जो डायोड और प्रतिरोधों जैसे केवल निष्क्रिय घटकों का उपयोग करके बूलियन बीजगणित (तर्क) को लागू करता है। वायर्ड लॉजिक कनेक्शन AND गेट या OR गेट बना सकता है। सीमाओं में गेट गेट बनाने में असमर्थता, स्तर बहाली प्रदान करने के लिए एम्पलीफायर की कमी, और अधिकांश तर्कों के लिए निरंतर ओमिक हीटिंग (विशेष रूप से सीएमओएस से अधिक) शामिल है जो अप्रत्यक्ष रूप से घटकों और गति के घनत्व को सीमित करता है।
वायर्ड लॉजिक खुला कलेक्टर आउटपुट (और इसके प्रकार: ओपन एमिटर, ओपन ड्रेन, या ओपन सोर्स) के उच्च प्रतिबाधा का शोषण करके काम करता है, बस पुल-अप रोकनेवाला | पुल-अप या पुल-डाउन रेसिस्टर को वोल्टेज स्रोत में जोड़कर, या डायोड तर्क का उपयोग करके पुश-पुल आउटपुट पर लागू किया जा सकता है (विभिन्न सेमीकंडक्टर्स वोल्टेज लॉस के लिए डायोड#फॉरवर्ड थ्रेसहोल्ड वोल्टेज के नुकसान के साथ)।
एक्टिव-हाई वायर्ड और कनेक्शन
यह सभी देखें: Diode logic § Active-high AND logic gate
वायर्ड और कनेक्शन AND गेट का रूप है। ओपन कलेक्टर या इसी तरह के आउटपुट का उपयोग करते समय (जो स्कीमेटिक्स में ⎐ प्रतीक द्वारा पहचाना जा सकता है), वायर्ड और केवल साझा आउटपुट वायर पर पुल अप रोकनेवाला की आवश्यकता होती है। इस उदाहरण में, 5V को उच्च (सही) माना जाता है, और 0V को कम (गलत) माना जाता है। अधिक इनपुट के साथ इस गेट को आसानी से बढ़ाया जा सकता है।
जब सभी इनपुट उच्च होते हैं, तो वे सभी उच्च प्रतिबाधा पेश करते हैं, और पुल-अप रोकनेवाला आउटपुट वोल्टेज को उच्च खींचता है, लेकिन यदि कोई इनपुट कम है, तो वे आउटपुट को कम खींचते हैं:[1]
| Inputs | Output | |
|---|---|---|
| A | B | A AND B |
| HIGH | LOW | LOW |
| LOW | HIGH | LOW |
| LOW | LOW | LOW |
| HIGH | HIGH | HIGH |
विद्युत भार चलाते समय, हाई आउटपुट पुल-अप के वोल्टेज ड्रॉप # वोल्टेज ड्रॉप डायरेक्ट-करंट सर्किट में कम हो जाता है: प्रतिरोध, हालांकि कम आउटपुट लगभग 0V है। लेकिन अगर डायोड लॉजिक का उपयोग किया जाता है, तो प्रत्येक इनपुट के लिए डायोड की आवश्यकता होती है, और कम आउटपुट वोल्टेज अतिरिक्त अर्धचालकों के लिए डायोड#फॉरवर्ड थ्रेशोल्ड वोल्टेज द्वारा बढ़ाया जाएगा।डायोड का फॉरवर्ड वोल्टेज। यह सुनिश्चित करने के लिए ध्यान रखा जाना चाहिए कि आउटपुट अभी भी तर्क स्तर # तर्क वोल्टेज स्तरों के भीतर है।
एक्टिव-हाई वायर्ड या कनेक्शन
यह सभी देखें: Diode logic § Active-high OR logic gate
वायर्ड या कनेक्शन विद्युत रूप से खुले उत्सर्जक या इसी तरह के इनपुट (जो योजनाबद्ध में ⎏ प्रतीक द्वारा पहचाना जा सकता है) का उपयोग करके ओआर गेट के बूलियन तर्क ऑपरेशन को पुल-डाउन रोकनेवाला के साथ साझा आउटपुट से जोड़ता है। अधिक इनपुट के साथ इस गेट को आसानी से बढ़ाया भी जा सकता है।
जब सभी इनपुट कम होते हैं, तो वे सभी उच्च प्रतिबाधा प्रस्तुत करते हैं, और पुल-डाउन रोकनेवाला आउटपुट वोल्टेज को कम खींचता है, लेकिन यदि कोई इनपुट उच्च है, तो वे आउटपुट को उच्च खींचते हैं:
| Inputs | Output | |
|---|---|---|
| A | B | A OR B |
| LOW | LOW | LOW |
| LOW | HIGH | HIGH |
| HIGH | LOW | HIGH |
| HIGH | HIGH | HIGH |
लोड चलाते समय, लो आउटपुट पुल-डाउन के वोल्टेज ड्रॉप द्वारा उठाया जाता है, हालांकि उच्च आउटपुट लगभग आपूर्ति वोल्टेज (5V) है। लेकिन अगर डायोड लॉजिक का उपयोग किया जाता है, तो प्रत्येक इनपुट के लिए डायोड की आवश्यकता होती है, और उच्च आउटपुट वोल्टेज अतिरिक्त अर्धचालकों के लिए डायोड # फॉरवर्ड थ्रेशोल्ड वोल्टेज द्वारा कम किया जाएगा। डायोड का फॉरवर्ड वोल्टेज।
सक्रिय स्तर को उलटना
तर्क स्तर#सक्रिय अवस्था|सक्रिय-निम्न तर्क (या नकारात्मक तर्क ) और डी मॉर्गन के कानूनों को लागू करना।
वायर्ड और या डायोड का उपयोग करने की अनुकूलता
डायोड लॉजिक साझा पुल-अप रेसिस्टर (वायर्ड AND के लिए) या पुल-डाउन रेसिस्टर (वायर्ड OR के लिए) के अलावा प्रत्येक इनपुट के लिए डायोड का उपयोग करता है। हालाँकि, डायोड लॉजिक का प्रत्येक चरण आउटपुट वोल्टेज स्तर को कम करता है। तो एम्पलीफायर के बिना, आउटपुट वोल्टेज प्राथमिक तर्क परिवार के साथ संगत नहीं हो सकता है।
संदर्भ
- ↑ M. Morris Mano, Digital Logic and Computer Design, Prentice-Hall, 1979 ISBN 0-13-214510-3, page 571
- Digital Techniques, Heathkit Educational Systems,1990
- Fundamental Physics, K.L Gomber and K.L Gogia,Pradeep Publications, 2005
