मल्टीबिट पीएलएल: Difference between revisions
(Created page with "{{Cleanup-rewrite|date=July 2010}} एक पीएलएल मल्टीअंश या मल्टीबिट पीएलएल एक चरण बंद...") |
No edit summary |
||
| Line 1: | Line 1: | ||
एक पीएलएल मल्टी[[ अंश | अंश]] या मल्टीबिट पीएलएल [[ चरण बंद लूप |चरण बंद लूप]] (पीएलएल) है जो अधिक बिट्स का उपयोग करके [[ यूनीबिट पीएलएल |यूनीबिट पीएलएल]] एल की तुलना में बेहतर प्रदर्शन प्राप्त करता है। यूनिबिट पीएलएल चरण (तरंगों) को मापने के लिए प्रत्येक काउंटर की आउटपुट बस के केवल [[सबसे महत्वपूर्ण बिट]] (एमएसबी) का उपयोग करते हैं, जबकि मल्टीबिट पीएलएल अधिक बिट्स का उपयोग करते हैं।<ref name="Zuta"/>[[दूरसंचार]] में पीएलएल आवश्यक घटक हैं। | |||
एक पीएलएल मल्टी[[ अंश ]] या मल्टीबिट पीएलएल | |||
मल्टीबिट पीएलएल बेहतर दक्षता और प्रदर्शन हासिल करते हैं: [[ आवृत्ति स्पेक्ट्रम ]] का बेहतर उपयोग, सेवा की उच्च गुणवत्ता (क्यूओएस) पर अधिक उपयोगकर्ताओं को सेवा देने के लिए, आरएफ ट्रांसमिट पावर को कम करता है, और [[मोबाइल फ़ोन]] और अन्य [[ तार रहित ]] उपकरणों में बिजली की खपत को कम करता है। | मल्टीबिट पीएलएल बेहतर दक्षता और प्रदर्शन हासिल करते हैं: [[ आवृत्ति स्पेक्ट्रम |आवृत्ति स्पेक्ट्रम]] का बेहतर उपयोग, सेवा की उच्च गुणवत्ता (क्यूओएस) पर अधिक उपयोगकर्ताओं को सेवा देने के लिए, आरएफ ट्रांसमिट पावर को कम करता है, और [[मोबाइल फ़ोन]] और अन्य [[ तार रहित |तार रहित]] उपकरणों में बिजली की खपत को कम करता है। | ||
== अवधारणाएं == | == अवधारणाएं == | ||
एक चरण-लॉक लूप | एक चरण-लॉक लूप इलेक्ट्रॉनिक घटक या प्रणाली है जिसमें इनपुट या संदर्भ संकेत के चरण के साथ तुलना करते हुए [[इलेक्ट्रॉनिक ऑसिलेटर]] के चरण को नियंत्रित करने के लिए [[ प्रतिक्रिया |प्रतिक्रिया]] शामिल है। अप्रत्यक्ष [[आवृत्ति सिंथेसाइज़र]] PLL का उपयोग करता है। ऑल-डिजिटल PLL में, वोल्टेज-नियंत्रित ऑसिलेटर (VCO) को [[ एनालॉग संकेत |एनालॉग संकेत]] , कंट्रोल सिग्नल के बजाय [[डिजिटल डाटा]] का उपयोग करके नियंत्रित किया जाता है। [[चरण डिटेक्टर]] दो संकेतों के बीच चरण अंतर के अनुपात में संकेत देता है; पीएलएल में, संकेत संदर्भ है, और दूसरा नियंत्रित ऑसिलेटर (या ऑसिलेटर द्वारा संचालित डिवाइडर) का आउटपुट है। | ||
एक यूनिबिट फेज-लॉक्ड लूप में, फेज को संदर्भ और आउटपुट काउंटरों के केवल | एक यूनिबिट फेज-लॉक्ड लूप में, फेज को संदर्भ और आउटपुट काउंटरों के केवल बिट, सबसे महत्वपूर्ण बिट (एमएसबी) का उपयोग करके मापा जाता है। मल्टीबिट चरण-लॉक लूप में, चरण को संदर्भ और आउटपुट काउंटरों के से अधिक बिट का उपयोग करके मापा जाता है, आमतौर पर सबसे महत्वपूर्ण बिट सहित। | ||
== यूनीबिट पीएलएल == | == यूनीबिट पीएलएल == | ||
| Line 13: | Line 12: | ||
=== पीएलएल संरचना और प्रदर्शन === | === पीएलएल संरचना और प्रदर्शन === | ||
एक PLL में | एक PLL में फेज डिटेक्टर, फिल्टर और बंद लूप में जुड़ा ऑसिलेटर शामिल होता है, इसलिए ऑसिलेटर फ्रीक्वेंसी इनपुट फ्रीक्वेंसी का अनुसरण (बराबर) करती है। हालांकि औसत आउटपुट फ्रीक्वेंसी इनपुट फ्रीक्वेंसी के बराबर होती है, ऑसिलेटर की फ्रीक्वेंसी उस औसत वैल्यू के बारे में उतार-चढ़ाव या कंपन करती है। ऐसे आवृत्ति विचलन को ठीक करने के लिए बंद लूप संचालित होता है; उच्च प्रदर्शन पीएलएल इन उतार-चढ़ाव को कम मूल्यों तक कम कर देता है, हालांकि इन विचलनों को कभी भी रोका नहीं जा सकता। [[नियंत्रण सिद्धांत]] देखें। फेज शोर, [[नकली उत्सर्जन]] और कंपन उपरोक्त घटनाओं के परिणाम हैं। | ||
=== पीएलएल सिंथेसाइज़र विशेषताओं === | === पीएलएल सिंथेसाइज़र विशेषताओं === | ||
* आधुनिक दूरसंचार में पीएलएल फ्रीक्वेंसी सिंथेसाइज़र का व्यापक रूप से उपयोग किया जाता है। उदाहरण के लिए, | * आधुनिक दूरसंचार में पीएलएल फ्रीक्वेंसी सिंथेसाइज़र का व्यापक रूप से उपयोग किया जाता है। उदाहरण के लिए, सेल्युलर फोन में तीन से छह पीएलएल शामिल हो सकते हैं। | ||
* चरण शोर अन्य ग्राहकों के साथ उनकी सेवा की गुणवत्ता को कम करने के लिए हस्तक्षेप कर सकता है। दखलंदाजी आपसी है। यदि शोर कम हो जाता है, तो अधिक जटिल मॉडुलन योजनाओं का उपयोग करके [[प्रतीक दर]] को बढ़ाने के लिए तेज संचार संभव है - अर्थात, प्रति नमूना अधिक बिट्स प्रसारित करना। | * चरण शोर अन्य ग्राहकों के साथ उनकी सेवा की गुणवत्ता को कम करने के लिए हस्तक्षेप कर सकता है। दखलंदाजी आपसी है। यदि शोर कम हो जाता है, तो अधिक जटिल मॉडुलन योजनाओं का उपयोग करके [[प्रतीक दर]] को बढ़ाने के लिए तेज संचार संभव है - अर्थात, प्रति नमूना अधिक बिट्स प्रसारित करना। | ||
फ़्रीक्वेंसी [[ निपटान समय ]] वह समय होता है जब PLL को दूसरी फ़्रीक्वेंसी पर जाने में समय लगता है। [[जीएसएम]] में फ़्रीक्वेंसी होपिंग का उपयोग किया जाता है, और आधुनिक प्रणालियों में और भी अधिक। | फ़्रीक्वेंसी [[ निपटान समय |निपटान समय]] वह समय होता है जब PLL को दूसरी फ़्रीक्वेंसी पर जाने में समय लगता है। [[जीएसएम]] में फ़्रीक्वेंसी होपिंग का उपयोग किया जाता है, और आधुनिक प्रणालियों में और भी अधिक। | ||
[[सीडीएमए]] में, [[फ़ीक्वेंसी हॉपिंग]] फेज कोडिंग की तुलना में बेहतर प्रदर्शन हासिल करता है। | [[सीडीएमए]] में, [[फ़ीक्वेंसी हॉपिंग]] फेज कोडिंग की तुलना में बेहतर प्रदर्शन हासिल करता है। | ||
फाइन फ्रीक्वेंसी रेजोल्यूशन | फाइन फ्रीक्वेंसी रेजोल्यूशन पीएलएल की क्षमता है जो निकट दूरी पर आवृत्तियों को उत्पन्न करता है। उदाहरण के लिए, [[सेल्युलर नेटवर्क]] को 30 kHz या 10 kHz के अंतराल पर किसी भी मान की बहुलता पर अपनी आवृत्ति सेट करने के लिए मोबाइल फ़ोन की आवश्यकता हो सकती है। | ||
पीएलएल का प्रदर्शन आवरण प्रदर्शन के उपरोक्त आवश्यक मानदंडों के बीच परस्पर संबंध को परिभाषित करता है - उदाहरण के लिए आवृत्ति संकल्प में सुधार के परिणामस्वरूप धीमी पीएलएल और उच्च चरण शोर आदि होगा। | पीएलएल का प्रदर्शन आवरण प्रदर्शन के उपरोक्त आवश्यक मानदंडों के बीच परस्पर संबंध को परिभाषित करता है - उदाहरण के लिए आवृत्ति संकल्प में सुधार के परिणामस्वरूप धीमी पीएलएल और उच्च चरण शोर आदि होगा। | ||
| Line 29: | Line 28: | ||
===यूनिबिट का प्रभाव=== | ===यूनिबिट का प्रभाव=== | ||
जैसे ही कोई MSB से कम से कम महत्वपूर्ण बिट (LSB) की ओर बढ़ता है, आवृत्ति बढ़ जाती है। | जैसे ही कोई MSB से कम से कम महत्वपूर्ण बिट (LSB) की ओर बढ़ता है, आवृत्ति बढ़ जाती है। बाइनरी काउंटर के लिए, प्रत्येक अगली बिट पिछले की आवृत्ति से दोगुनी होती है। मॉडुलो काउंटरों के लिए, संबंध अधिक जटिल है। | ||
केवल दो काउंटरों का MSB समान आवृत्ति पर है। | केवल दो काउंटरों का MSB समान आवृत्ति पर है। काउंटर के अन्य बिट्स की फ्रीक्वेंसी दूसरे काउंटर के बिट्स से भिन्न होती है। | ||
एक काउंटर के आउटपुट पर सभी बिट्स | एक काउंटर के आउटपुट पर सभी बिट्स साथ [[डिजिटल बस]] का प्रतिनिधित्व करते हैं। इस प्रकार, पीएलएल आवृत्ति सिंथेसाइज़र में दो बसें होती हैं, संदर्भ काउंटर के लिए, दूसरी आउटपुट (या वीसीओ) काउंटर के लिए। यूनी-बिट पीएलएल में, दो डिजिटल बसों में से प्रत्येक का केवल बिट (लाइन) उपयोग किया जाता है। बाकी सारी जानकारी खो जाती है। | ||
== पीएलएल डिजाइन की जटिलता == | == पीएलएल डिजाइन की जटिलता == | ||
पीएलएल डिजाइन | पीएलएल डिजाइन [[अंतःविषय]] कार्य है, यहां तक कि पीएलएल के विशेषज्ञों के लिए भी मुश्किल है। यह - यूनिबिट पीएलएल के लिए, जो मल्टीबिट पीएलएल से आसान है। डिजाइन को ध्यान में रखना चाहिए:<ref name="Gardner"/><ref name="Manassewitsch"/><ref name="Goldberg"/><ref name="Lindsey"/><ref name="Frerking"/><ref name="Altera"/> | ||
* [नियंत्रण सिद्धांत, बंद लूप सिस्टम। | * [नियंत्रण सिद्धांत, बंद लूप सिस्टम। | ||
| Line 48: | Line 47: | ||
===संचालन का सिद्धांत=== | ===संचालन का सिद्धांत=== | ||
उपरोक्त PLL दो काउंटरों में अधिक बिट्स का उपयोग करता है। दो डिजिटल बसों में अलग-अलग आवृत्तियों पर संकेतों की तुलना करने में | उपरोक्त PLL दो काउंटरों में अधिक बिट्स का उपयोग करता है। दो डिजिटल बसों में अलग-अलग आवृत्तियों पर संकेतों की तुलना करने में कठिन समस्या है, जो अलग अंतिम मूल्य पर गिना जाता है। | ||
अतिरिक्त उपलब्ध जानकारी को ध्यान में रखते हुए काउंटरों के तेज़ बिट्स का उपयोग करके बेहतर प्रदर्शन संभव है। | अतिरिक्त उपलब्ध जानकारी को ध्यान में रखते हुए काउंटरों के तेज़ बिट्स का उपयोग करके बेहतर प्रदर्शन संभव है। | ||
काउंटरों में ओवरफ्लो होने से पीएलएल का संचालन और बाधित होता है। यह प्रभाव केवल मल्टीबिट पीएलएल में प्रासंगिक है; यूनिबिट पीएलएल के लिए, केवल | काउंटरों में ओवरफ्लो होने से पीएलएल का संचालन और बाधित होता है। यह प्रभाव केवल मल्टीबिट पीएलएल में प्रासंगिक है; यूनिबिट पीएलएल के लिए, केवल बिट सिग्नल एमएसबी है, इसलिए कोई अतिप्रवाह संभव नहीं है। | ||
=== कार्यान्वयन === | === कार्यान्वयन === | ||
मल्टीबिट पीएलएल में स्वतंत्रता की अतिरिक्त डिग्री प्रत्येक पीएलएल को विशिष्ट आवश्यकताओं के अनुकूल बनाने की अनुमति देती है। इसे प्रोग्रामेबल लॉजिक डिवाइसेस (PLD) के साथ प्रभावी ढंग से लागू किया जा सकता है, उदाहरण के लिए Altera Corp द्वारा निर्मित।<ref name="Altera"/>Altera घटकों का उपयोग और प्रोग्रामिंग करने के लिए डिजिटल घटक और उन्नत डिज़ाइन टूल दोनों प्रदान करता है। | मल्टीबिट पीएलएल में स्वतंत्रता की अतिरिक्त डिग्री प्रत्येक पीएलएल को विशिष्ट आवश्यकताओं के अनुकूल बनाने की अनुमति देती है। इसे प्रोग्रामेबल लॉजिक डिवाइसेस (PLD) के साथ प्रभावी ढंग से लागू किया जा सकता है, उदाहरण के लिए Altera Corp द्वारा निर्मित।<ref name="Altera"/>Altera घटकों का उपयोग और प्रोग्रामिंग करने के लिए डिजिटल घटक और उन्नत डिज़ाइन टूल दोनों प्रदान करता है। | ||
शुरुआती मल्टीबिट पीएलएल ने स्मार्ट कार्यान्वयन में लूप को बंद करने के लिए | शुरुआती मल्टीबिट पीएलएल ने स्मार्ट कार्यान्वयन में लूप को बंद करने के लिए [[माइक्रोप्रोसेसर]], [[ microcontroller |microcontroller]] या डीएसपी का इस्तेमाल किया।<ref name="patent1"/><ref name="patent2"/><ref name="patent3"/><ref name="patent4"/><ref name="patent5"/><ref name="patent6"/><ref name="patent7"/> | ||
Revision as of 13:12, 1 July 2023
एक पीएलएल मल्टी अंश या मल्टीबिट पीएलएल चरण बंद लूप (पीएलएल) है जो अधिक बिट्स का उपयोग करके यूनीबिट पीएलएल एल की तुलना में बेहतर प्रदर्शन प्राप्त करता है। यूनिबिट पीएलएल चरण (तरंगों) को मापने के लिए प्रत्येक काउंटर की आउटपुट बस के केवल सबसे महत्वपूर्ण बिट (एमएसबी) का उपयोग करते हैं, जबकि मल्टीबिट पीएलएल अधिक बिट्स का उपयोग करते हैं।[1]दूरसंचार में पीएलएल आवश्यक घटक हैं।
मल्टीबिट पीएलएल बेहतर दक्षता और प्रदर्शन हासिल करते हैं: आवृत्ति स्पेक्ट्रम का बेहतर उपयोग, सेवा की उच्च गुणवत्ता (क्यूओएस) पर अधिक उपयोगकर्ताओं को सेवा देने के लिए, आरएफ ट्रांसमिट पावर को कम करता है, और मोबाइल फ़ोन और अन्य तार रहित उपकरणों में बिजली की खपत को कम करता है।
अवधारणाएं
एक चरण-लॉक लूप इलेक्ट्रॉनिक घटक या प्रणाली है जिसमें इनपुट या संदर्भ संकेत के चरण के साथ तुलना करते हुए इलेक्ट्रॉनिक ऑसिलेटर के चरण को नियंत्रित करने के लिए प्रतिक्रिया शामिल है। अप्रत्यक्ष आवृत्ति सिंथेसाइज़र PLL का उपयोग करता है। ऑल-डिजिटल PLL में, वोल्टेज-नियंत्रित ऑसिलेटर (VCO) को एनालॉग संकेत , कंट्रोल सिग्नल के बजाय डिजिटल डाटा का उपयोग करके नियंत्रित किया जाता है। चरण डिटेक्टर दो संकेतों के बीच चरण अंतर के अनुपात में संकेत देता है; पीएलएल में, संकेत संदर्भ है, और दूसरा नियंत्रित ऑसिलेटर (या ऑसिलेटर द्वारा संचालित डिवाइडर) का आउटपुट है।
एक यूनिबिट फेज-लॉक्ड लूप में, फेज को संदर्भ और आउटपुट काउंटरों के केवल बिट, सबसे महत्वपूर्ण बिट (एमएसबी) का उपयोग करके मापा जाता है। मल्टीबिट चरण-लॉक लूप में, चरण को संदर्भ और आउटपुट काउंटरों के से अधिक बिट का उपयोग करके मापा जाता है, आमतौर पर सबसे महत्वपूर्ण बिट सहित।
यूनीबिट पीएलएल
यूनिबिट पीएलएल में, आउटपुट फ्रीक्वेंसी को इनपुट फ्रीक्वेंसी और दो काउंटरों के मॉड्यूलो काउंट द्वारा परिभाषित किया जाता है। प्रत्येक काउंटर में, केवल सबसे महत्वपूर्ण बिट (MSB) का उपयोग किया जाता है। काउंटरों की अन्य आउटपुट लाइनों पर ध्यान नहीं दिया जाता है; यह बेकार जानकारी है।
पीएलएल संरचना और प्रदर्शन
एक PLL में फेज डिटेक्टर, फिल्टर और बंद लूप में जुड़ा ऑसिलेटर शामिल होता है, इसलिए ऑसिलेटर फ्रीक्वेंसी इनपुट फ्रीक्वेंसी का अनुसरण (बराबर) करती है। हालांकि औसत आउटपुट फ्रीक्वेंसी इनपुट फ्रीक्वेंसी के बराबर होती है, ऑसिलेटर की फ्रीक्वेंसी उस औसत वैल्यू के बारे में उतार-चढ़ाव या कंपन करती है। ऐसे आवृत्ति विचलन को ठीक करने के लिए बंद लूप संचालित होता है; उच्च प्रदर्शन पीएलएल इन उतार-चढ़ाव को कम मूल्यों तक कम कर देता है, हालांकि इन विचलनों को कभी भी रोका नहीं जा सकता। नियंत्रण सिद्धांत देखें। फेज शोर, नकली उत्सर्जन और कंपन उपरोक्त घटनाओं के परिणाम हैं।
पीएलएल सिंथेसाइज़र विशेषताओं
- आधुनिक दूरसंचार में पीएलएल फ्रीक्वेंसी सिंथेसाइज़र का व्यापक रूप से उपयोग किया जाता है। उदाहरण के लिए, सेल्युलर फोन में तीन से छह पीएलएल शामिल हो सकते हैं।
- चरण शोर अन्य ग्राहकों के साथ उनकी सेवा की गुणवत्ता को कम करने के लिए हस्तक्षेप कर सकता है। दखलंदाजी आपसी है। यदि शोर कम हो जाता है, तो अधिक जटिल मॉडुलन योजनाओं का उपयोग करके प्रतीक दर को बढ़ाने के लिए तेज संचार संभव है - अर्थात, प्रति नमूना अधिक बिट्स प्रसारित करना।
फ़्रीक्वेंसी निपटान समय वह समय होता है जब PLL को दूसरी फ़्रीक्वेंसी पर जाने में समय लगता है। जीएसएम में फ़्रीक्वेंसी होपिंग का उपयोग किया जाता है, और आधुनिक प्रणालियों में और भी अधिक। सीडीएमए में, फ़ीक्वेंसी हॉपिंग फेज कोडिंग की तुलना में बेहतर प्रदर्शन हासिल करता है।
फाइन फ्रीक्वेंसी रेजोल्यूशन पीएलएल की क्षमता है जो निकट दूरी पर आवृत्तियों को उत्पन्न करता है। उदाहरण के लिए, सेल्युलर नेटवर्क को 30 kHz या 10 kHz के अंतराल पर किसी भी मान की बहुलता पर अपनी आवृत्ति सेट करने के लिए मोबाइल फ़ोन की आवश्यकता हो सकती है।
पीएलएल का प्रदर्शन आवरण प्रदर्शन के उपरोक्त आवश्यक मानदंडों के बीच परस्पर संबंध को परिभाषित करता है - उदाहरण के लिए आवृत्ति संकल्प में सुधार के परिणामस्वरूप धीमी पीएलएल और उच्च चरण शोर आदि होगा।
पीएलएल मल्टीबिट पीएलएल के प्रदर्शन लिफाफे का विस्तार करता है - यह ठीक आवृत्ति संकल्प के साथ और कम चरण शोर के साथ तेजी से बसने का समय प्राप्त करने में सक्षम बनाता है।
यूनिबिट का प्रभाव
जैसे ही कोई MSB से कम से कम महत्वपूर्ण बिट (LSB) की ओर बढ़ता है, आवृत्ति बढ़ जाती है। बाइनरी काउंटर के लिए, प्रत्येक अगली बिट पिछले की आवृत्ति से दोगुनी होती है। मॉडुलो काउंटरों के लिए, संबंध अधिक जटिल है।
केवल दो काउंटरों का MSB समान आवृत्ति पर है। काउंटर के अन्य बिट्स की फ्रीक्वेंसी दूसरे काउंटर के बिट्स से भिन्न होती है।
एक काउंटर के आउटपुट पर सभी बिट्स साथ डिजिटल बस का प्रतिनिधित्व करते हैं। इस प्रकार, पीएलएल आवृत्ति सिंथेसाइज़र में दो बसें होती हैं, संदर्भ काउंटर के लिए, दूसरी आउटपुट (या वीसीओ) काउंटर के लिए। यूनी-बिट पीएलएल में, दो डिजिटल बसों में से प्रत्येक का केवल बिट (लाइन) उपयोग किया जाता है। बाकी सारी जानकारी खो जाती है।
पीएलएल डिजाइन की जटिलता
पीएलएल डिजाइन अंतःविषय कार्य है, यहां तक कि पीएलएल के विशेषज्ञों के लिए भी मुश्किल है। यह - यूनिबिट पीएलएल के लिए, जो मल्टीबिट पीएलएल से आसान है। डिजाइन को ध्यान में रखना चाहिए:[2][3][4][5][6][7]
- [नियंत्रण सिद्धांत, बंद लूप सिस्टम।
- रेडियो आवृत्ति आरएफ डिजाइन - थरथरानवाला, उच्च आवृत्ति घटक
- एनालॉग सर्किट - लूप फिल्टर
- डिजिटल सर्किट - काउंटर, चरण माप
- RFI / EMI, परिरक्षण, ग्राउंडिंग
- इलेक्ट्रॉनिक उपकरणों और सर्किट में शोर और चरण शोर के आंकड़े।
मल्टीबिट पीएलएल
संचालन का सिद्धांत
उपरोक्त PLL दो काउंटरों में अधिक बिट्स का उपयोग करता है। दो डिजिटल बसों में अलग-अलग आवृत्तियों पर संकेतों की तुलना करने में कठिन समस्या है, जो अलग अंतिम मूल्य पर गिना जाता है।
अतिरिक्त उपलब्ध जानकारी को ध्यान में रखते हुए काउंटरों के तेज़ बिट्स का उपयोग करके बेहतर प्रदर्शन संभव है।
काउंटरों में ओवरफ्लो होने से पीएलएल का संचालन और बाधित होता है। यह प्रभाव केवल मल्टीबिट पीएलएल में प्रासंगिक है; यूनिबिट पीएलएल के लिए, केवल बिट सिग्नल एमएसबी है, इसलिए कोई अतिप्रवाह संभव नहीं है।
कार्यान्वयन
मल्टीबिट पीएलएल में स्वतंत्रता की अतिरिक्त डिग्री प्रत्येक पीएलएल को विशिष्ट आवश्यकताओं के अनुकूल बनाने की अनुमति देती है। इसे प्रोग्रामेबल लॉजिक डिवाइसेस (PLD) के साथ प्रभावी ढंग से लागू किया जा सकता है, उदाहरण के लिए Altera Corp द्वारा निर्मित।[7]Altera घटकों का उपयोग और प्रोग्रामिंग करने के लिए डिजिटल घटक और उन्नत डिज़ाइन टूल दोनों प्रदान करता है।
शुरुआती मल्टीबिट पीएलएल ने स्मार्ट कार्यान्वयन में लूप को बंद करने के लिए माइक्रोप्रोसेसर, microcontroller या डीएसपी का इस्तेमाल किया।[8][9][10][11][12][13][14]
लाभ
एक मल्टीबिट पीएलएल निम्न चरण शोर और कम बिजली की खपत के साथ ठीक आवृत्ति संकल्प और तेज आवृत्ति होपिंग प्रदान करता है। इस प्रकार यह पीएलएल के समग्र प्रदर्शन आवरण को बढ़ाता है।
लूप बैंडविड्थ को चरण शोर प्रदर्शन और/या आवृत्ति सेटलिंग गति के लिए अनुकूलित किया जा सकता है; यह आवृत्ति संकल्प पर कम निर्भर करता है।
पीएलएल प्रदर्शन में सुधार आवृत्ति स्पेक्ट्रम का बेहतर उपयोग कर सकता है और संचार शक्ति को कम कर सकता है। और वास्तव में, पीएलएल के प्रदर्शन में लगातार सुधार किया जा रहा है।[1]
संदर्भ
- ↑ 1.0 1.1 Marc Zuta, "A new PLL with fast settling time and low phase noise". Microwave Journal, June 1998, pp. 94–108.
- ↑ Floyd M. Gardner, Phaselock Techniques, Second edition. ISBN 0-471-04294-3
- ↑ Vadim Manassewitsch: Frequency Synthesizers, Theory and Design. Second edition. ISBN 0-471-07917-0
- ↑ Bar-Giora Goldberg, Digital Techniques in Frequency Synthesis
- ↑ William C. Lindsey, Marvin K. Simon, Telecommunication Systems Engineering
- ↑ Marvin Frerking, Crystal Oscillator Design and Temperature Compensation
- ↑ 7.0 7.1 "Device Data Book". Altera Corporation.
- ↑ U.S. Patent No. 4450518 ITT Industries, Inc. A closed loop control system for adjusting an oscillator frequency using a microprocessor and DAC
- ↑ U.S. Patent No. 4503401 Allied Corporation A PLL with a microprocessor controlling a VCO for extending the frequency range of the PLLO
- ↑ U.S. Patent No. 4646030 Tektronix, Inc. Oscillator is frequency and phase locked. Uses microprocessor and DAC, DAC output to programmable delay circuit
- ↑ U.S. Patent No. 5053723 U.S. Philips Corp. PLL with microprocessor controlling a VCO through a switching network and PDM
- ↑ U.S. Patent No. 5182528 Zuta Marc, Computer controls oscillator through both a coarse digital bus and a fine analog control using a DAC
- ↑ U.S. Patent No. 5363419 Advanced Micro Devices, Inc. VCO is controlled using analog signal derived from counter and DAC, and a coarse loop
- ↑ U.S. Patent No. 5448763 Motorola Inc. PLL synthesizer, processor determines the channel spacing. PLL has faster lock time and lower noise
