रुकावट विलंबता: Difference between revisions
No edit summary |
m (added Category:Vigyan Ready using HotCat) |
||
| Line 51: | Line 51: | ||
[[Category: Machine Translated Page]] | [[Category: Machine Translated Page]] | ||
[[Category:Created On 19/06/2023]] | [[Category:Created On 19/06/2023]] | ||
[[Category:Vigyan Ready]] | |||
Revision as of 15:35, 5 July 2023
 | This article needs additional citations for verification. (June 2019) (Learn how and when to remove this template message) |
कंप्यूटिंग में, अंतराय प्रसुप्ति एक अंतराय अनुरोध (आईआरक्यू) की शुरुआत और संबंधित अंतराय सर्विस नेमका (आईएसआर) की शुरुआत के बीच के विलंब को संदर्भित करती है।[1]कई प्रचालन तंत्रों के लिए, जैसे ही उपकरणों का अंतराय हैंडलर निष्पादित होता है, उपकरणों की सर्विस हो जाती है। अंतराय प्रसुप्ति सूक्ष्मसंसाधित्र डिज़ाइन, अंतराय नियंत्रक, अंतराय आच्छदन और प्रचालन तंत्र (ओएस) के अंतराय हैंडलिंग तरीकों से प्रभावित हो सकती है।[2]
पृष्ठभूमि
आमतौर पर अंतराय प्रसुप्ति, थ्रूपुट और संसाधित्र उपयोग के मध्य एक ट्रेड-बंद होता है। सीपीयू और ओएस डिजाइन की कई तकनीकें जो अंतराय प्रसुप्ति में सुधार करती हैं, थ्रूपुट को कम करती हैं और संसाधित्र के उपयोग को बढ़ाती हैं। तकनीकें जो थ्रूपुट को बढ़ाती हैं, थ्रूपुट बढ़ाने वाली तकनीकें अंतराय प्रसुप्ति और संसाधित्र उपयोग को बढ़ा सकती हैं। अंत में, संसाधित्र उपयोग को कम करने का प्रयास करने से अंतराय प्रसुप्ति बढ़ सकती है और थ्रूपुट कम हो सकता है।
न्यूनतम अंतराय प्रसुप्ति मुख्य रूप से अंतराय नियंत्रक परिपथ और उसके विन्यास द्वारा निर्धारित की जाती है। वे अंतराय प्रसुप्ति में आकंप को भी प्रभावित कर सकते हैं, जो तंत्र की वास्तविक समय अनुसूचि को काफी प्रभावित कर सकता है। इंटेल एपीआईसी आर्किटेक्चर भारी मात्रा में अंतराय प्रसुप्ति आकंप उत्पन्न करने के लिए जाना जाता है।[citation needed]
अधिकतम अंतराय प्रसुप्ति व्यापक रुप से उन तरीकों से निर्धारित होती है जो ओएस अंतराय हैंडलिंग के लिए उपयोग करता है। उदाहरण के लिए, अधिकांश संसाधित्र प्रोग्राम को कोड के महत्वपूर्ण अनुभागों की सुरक्षा के लिए, अंतराय हैंडलर के निष्पादन को रोकते हुए, अंतराय को अक्षम करने की अनुमति देते हैं। ऐसे महत्वपूर्ण अनुभागों के निष्पादन के दौरान, सभी अंतराय हैंडलर जो एक महत्वपूर्ण अनुभाग के भीतर सुरक्षित रूप से निष्पादित नहीं कर सकते हैं, उन्हें अवरुद्ध कर दिया जाता है (वे सभी महत्वपूर्ण अनुभागों के बाहर निकलने के बाद अंतराय हैंडलर को पुनरारंभ करने के लिए आवश्यक न्यूनतम जानकारी सुरक्षित करते हैं)। इसलिए किसी अवरुद्ध अंतरायन के लिए अंतराय प्रसुप्ति को महत्वपूर्ण अनुभाग के अंत तक बढ़ा दिया जाता है, साथ ही समान और उच्च प्राथमिकता वाले किसी भी अंतराय को जो खंडक के स्थान पर आने के दौरान आते है।
कई कंप्यूटर तंत्रों को कम अंतराय प्रसुप्ति की आवश्यकता होती है, विशेष रूप से अंतः स्थापित तंत्र जिन्हें वास्तविक समय में मशीनरी को नियंत्रित करने की आवश्यकता होती है। कभी-कभी ये तंत्र वास्तविक समय प्रचालन तंत्र (आरटीओएस) का उपयोग करते हैं। आरटीओएस यह संकेत करता है कि उपनेमका के निष्पादन के मध्य एक निर्दिष्ट अधिकतम समय से अधिक समय नहीं गुजरेगा। ऐसा करने के लिए, आरटीओएस को यह भी गारंटी देनी होगी कि अंतराय प्रसुप्ति कभी भी पूर्वनिर्धारित अधिकतम से अधिक नहीं होगी।
विचार
उन्नत अंतराय नियंत्रक संदर्भ स्विच और प्रभावी अंतराय प्रसुप्ति के दौरान ओवरहेड (उपरिव्यय) को कम करने के लिए कई हार्डवेयर विशेषताओं को लागू करते हैं। इनमें निम्न विशेषताएं सम्मिलित हैं:
- गैर-अंतरायनीय अनुदेशों के माध्यम से न्यूनतम आकंप[1]
- मेमोरी तंत्र के लिए शून्यांक प्रतीक्षा स्थिति[1]
- स्विच करने योग्य रजिस्टर बैंक[1]
- पश्च श्रंखलन[1]
- लेज़ी चितीयन (स्टैकिंग)[1]
- विलंब से आगमन[1]
- पॉप प्रीएम्पशन[1]
- स्लीप-ऑन-एग्जिट विशेषता [1]
इसी प्रकार, ऐसे कई अन्य तरीके हैं जिनका उपयोग हार्डवेयर किसी स्थिति में दिए गए अंतराय प्रसुप्ति को उचित बनाने के लिए छोटी अंतराय प्रसुप्ति की आवश्यकताओं को कम करने में मदद के लिए कर सकता है। इनमें चयक (बफ़र्स) और प्रवाह नियंत्रण सम्मिलित हैं। उदाहरण के लिए, अधिकांश नेटवर्क कार्ड संचरण और रिंग चयक, अंतरायन दर सीमक और हार्डवेयर प्रवाह नियंत्रण को लागू करते हैं। चयक डेटा को तब तक संग्रहीत करने की अनुमति देते हैं जब तक कि इसे स्थानांतरित नहीं किया जा सकता है, और प्रवाह नियंत्रण नेटवर्क कार्ड को चयक पूर्ण हो जाने पर डेटा को हटाए बिना संचार को रोकने की अनुमति देता है।
आधुनिक हार्डवेयर अंतरायन दर सीमक को भी लागू करता है। इससे हार्डवेयर को उत्पन्न होने वाले प्रत्येक अंतरायन के मध्य प्रोग्रामन योग्य न्यूनतम समय तक प्रतीक्षा करने से अंतराय स्टॉर्म या लाइव-लॉक को रोकने में मदद मिलती है। अंतराय दर सीमित करने से अंतराय की सर्विसिंग में लगने वाला समय कम हो जाता है, जिससे संसाधित्र को उपयोगी कार्य करने में अधिक समय व्यतीत करने की अनुमति मिलती है। इस समय से अधिक होने पर अस्पष्ट (पुनःप्राप्य) या स्पष्ट (गैर-पुनःप्राप्य) त्रुटि उत्पन्न होती है।
यह भी देखें
- उन्नत प्रोग्रामयोग्य अंतराय नियंत्रक (एपीआईसी)
- ईथरनेट प्रवाह नियंत्रण
- IEEE 802.3 (प्रवाह नियंत्रण के लिए 802.3x पॉज़ (विश्राम) फ़्रेम)
- इंटर-संसाधित्र अंतराय (आईपीआई)
- अंतरायन
- अंतराय हैंडलर
- गैर-आच्छादनशील अंतरायन (एनएमआई)
- प्रोग्रामन योग्य अंतराय नियंत्रक (पीआईसी)
- अनुक्रिया समय (तकनीकी)
- प्रसुप्ति (इंजीनियरिंग)
- कंप्यूटर हार्डवेयर और प्रचालन तंत्र प्रसुप्ति
संदर्भ
- ↑ 1.0 1.1 1.2 1.3 1.4 1.5 1.6 1.7 1.8 Yiu, Joseph (2016-04-01). "A Beginner's Guide on Interrupt Latency - and Interrupt Latency of the Arm Cortex-M processors". Arm Community. Archived from the original on 15 June 2019. Retrieved 2019-06-15.
- ↑ Lin, Feng; Ashley, David T.; Burke, Michael J.; Heymann, Michael (1999). "इंटरप्ट लेटेंसी संगतता समस्या का एक हाइब्रिड सिस्टम समाधान". SAE Transactions. 108: 2112–2125. ISSN 0096-736X. JSTOR 44733861.
