मॉडल-विशिष्ट रजिस्टर: Difference between revisions
From Vigyanwiki
(Created page with "{{short description|X86 instruction set control registers for CPU features}} {{Distinguish|Machine state register}} {{Primary sources|date=April 2023}} एक मॉडल-व...") |
No edit summary |
||
| Line 1: | Line 1: | ||
{{short description|X86 instruction set control registers for CPU features}} | {{short description|X86 instruction set control registers for CPU features}} | ||
{{Distinguish| | {{Distinguish|मशीन स्टेट रजिस्टर }} | ||
एक मॉडल-विशिष्ट रजिस्टर (एमएसआर) [[डिबगिंग]], प्रोग्राम निष्पादन | एक '''मॉडल-विशिष्ट रजिस्टर''' (एमएसआर) [[डिबगिंग]], प्रोग्राम निष्पादन अनुरेखण, [[Index.php?title=अभिकलित्र निष्पादन|अभिकलित्र निष्पादन]] निगरानी और कुछ [[Index.php?title=सीपीयू|सीपीयू]] सुविधाओं को टॉगल करने के लिए उपयोग किए जाने वाले x[[86]] [[सिस्टम आर्किटेक्चर]] में विभिन्न [[Index.php?title=नियंत्रण रजिस्टरो|नियंत्रण रजिस्टरो]] में से एक है। | ||
==इतिहास== | ==इतिहास== | ||
[[80386]] प्रोसेसर की शुरुआत के साथ, [[इंटेल]] ने प्रयोगात्मक सुविधाओं को पेश करना शुरू किया जो जरूरी नहीं कि प्रोसेसर के भविष्य के संस्करणों में मौजूद हों। इनमें से पहले दो परीक्षण रजिस्टर (TR6 और TR7) थे जो प्रोसेसर के [[अनुवाद लुकासाइड बफर]] (TLB) के परीक्षण को सक्षम करते थे; का एक विशेष प्रकार {{mono|MOV}} निर्देश ने परीक्षण रजिस्टरों में आने-जाने की अनुमति | [[80386]] प्रोसेसर की शुरुआत के साथ, [[इंटेल]] ने प्रयोगात्मक सुविधाओं को पेश करना शुरू किया जो जरूरी नहीं कि प्रोसेसर के भविष्य के संस्करणों में मौजूद हों। इनमें से पहले दो परीक्षण रजिस्टर (TR6 और TR7) थे जो प्रोसेसर के [[अनुवाद लुकासाइड बफर]] (TLB) के परीक्षण को सक्षम करते थे; का एक विशेष प्रकार {{mono|MOV}} निर्देश ने परीक्षण रजिस्टरों में आने-जाने की अनुमति दी थी।<ref>{{cite book|url=http://www.bitsavers.org/components/intel/80386/230985-001_80386_Programmers_Reference_Manual_1986.pdf|title=80386 PROGRAMMER'S REFERENCE MANUAL|section=10.6.2 Test Registers|date=1986|publisher=[[Intel]]}}</ref> 80486 (टीआर3-टीआर5) में तीन अतिरिक्त परीक्षण रजिस्टरों का पालन किया गया, जो कोड और डेटा के लिए प्रोसेसर के कैश के परीक्षण को सक्षम बनाता है।<ref>{{cite book|url=http://www.bitsavers.org/components/intel/80486/i486_Processor_Programmers_Reference_Manual_1990.pdf|title=i486 PROCESSOR PROGRAMMER'S REFERENCE MANUAL|section=10.6.2 Test Registers|date=1990|publisher=[[Intel]]}}</ref> इन पांच रजिस्टरों में से कोई भी बाद के पेंटियम प्रोसेसर में लागू नहीं किया गया था; का विशेष संस्करण {{mono|MOV}} एक अमान्य [[opcode]] अपवाद उत्पन्न हुआ।<ref>{{cite book|url=http://www.bitsavers.org/components/intel/pentium/1993_Intel_Pentium_Processor_Users_Manual_Volume_3.pdf|title=Pentium Processor User's Manual Volume 3: Architecture and Programming Manual|section=23.2.12 Test Registers|date=1993|publisher=[[Intel]]}}</ref><ref>{{cite web|author=Alan Cruse|title=मॉडल-विशिष्ट रजिस्टर|work=Lecture notes, Advanced Microcomputer Programming class, University of San Francisco, 2006|url=https://www.cs.usfca.edu/~cruse/cs630f06/lesson27.ppt|format=PPT}}</ref> | ||
[[पेंटियम (मूल)]] प्रोसेसर की शुरूआत के साथ, इंटेल ने निर्देशों की एक जोड़ी प्रदान की ({{mono|RDMSR}} और {{mono|WRMSR}}) वर्तमान और भविष्य के मॉडल-विशिष्ट रजिस्टरों तक पहुंचने के लिए, साथ ही {{mono|[[CPUID]]}} यह निर्धारित करने के लिए निर्देश कि किसी विशेष मॉडल पर कौन सी सुविधाएँ मौजूद हैं। इनमें से कई रजिस्टर बनाए रखने के लिए काफी उपयोगी साबित हुए हैं। इंटेल ने इन्हें वास्तुशिल्प मॉडल-विशिष्ट रजिस्टरों के रूप में वर्गीकृत किया है और भविष्य की उत्पाद श्रृंखला में इन्हें शामिल करने के लिए प्रतिबद्ध है।<ref>{{cite book|url=https://software.intel.com/content/www/us/en/develop/download/intel-64-and-ia-32-architectures-software-developers-manual-volume-4-model-specific-registers.html|title=Intel 64 and IA-32 Architectures Software Developer's Manual Volume 4: Model-Specific Registers|section=2.1 ARCHITECTURAL MSRS|date=May 2020|publisher=[[Intel]]}}</ref> | [[पेंटियम (मूल)]] प्रोसेसर की शुरूआत के साथ, इंटेल ने निर्देशों की एक जोड़ी प्रदान की ({{mono|RDMSR}} और {{mono|WRMSR}}) वर्तमान और भविष्य के मॉडल-विशिष्ट रजिस्टरों तक पहुंचने के लिए, साथ ही {{mono|[[CPUID]]}} यह निर्धारित करने के लिए निर्देश कि किसी विशेष मॉडल पर कौन सी सुविधाएँ मौजूद हैं। इनमें से कई रजिस्टर बनाए रखने के लिए काफी उपयोगी साबित हुए हैं। इंटेल ने इन्हें वास्तुशिल्प मॉडल-विशिष्ट रजिस्टरों के रूप में वर्गीकृत किया है और भविष्य की उत्पाद श्रृंखला में इन्हें शामिल करने के लिए प्रतिबद्ध है।<ref>{{cite book|url=https://software.intel.com/content/www/us/en/develop/download/intel-64-and-ia-32-architectures-software-developers-manual-volume-4-model-specific-registers.html|title=Intel 64 and IA-32 Architectures Software Developer's Manual Volume 4: Model-Specific Registers|section=2.1 ARCHITECTURAL MSRS|date=May 2020|publisher=[[Intel]]}}</ref> | ||
==एमएसआर का उपयोग करना== | ==एमएसआर का उपयोग करना== | ||
इन रजिस्टरों को पढ़ना और लिखना | इन रजिस्टरों को पढ़ना और लिखना <code>rdmsr</code> और <code>wrmsr</code> निर्देशों द्वारा नियंत्रित किया जाता है, क्रमशः. चूँकि ये विशेषाधिकार प्राप्त निर्देश हैं, इन्हें केवल संचालन प्रणाली द्वारा निष्पादित किया जा सकता है। लिनक्स एमएसआर कर्नेल मॉड्यूल का उपयोग एक छद्म फ़ाइल /dev/cpu/x/msr (प्रत्येक प्रोसेसर या प्रोसेसर कोर के लिए एक अद्वितीय x के साथ) बनाता है। इस फ़ाइल को पढ़ने और/या लिखने की अनुमति वाला उपयोगकर्ता इन रजिस्टरों तक पहुंचने के लिए फ़ाइल I/O एपीआई का उपयोग कर सकता है। एमएसआर-टूल्स<ref>[https://01.org/msr-tools msr-tools] at 01.org</ref> पैकेज एक संदर्भ कार्यान्वयन प्रदान करता है। | ||
एक निश्चित प्रोसेसर कार्यान्वयन किस एमएसआर का समर्थन करता है, इसके बारे में | एक निश्चित प्रोसेसर कार्यान्वयन किस एमएसआर का समर्थन करता है, इसके बारे में प्रलेखीकरण आमतौर पर सीपीयू विक्रेता के प्रोसेसर दस्तावेज़ में पाया जाता है। सुप्रसिद्ध एमएसआर के उदाहरण [[मेमोरी टाइप रेंज रजिस्टर]] (एमटीआरआर) और [[पता-सीमा रजिस्टर]] (एआरआर) हैं। | ||
==यह भी देखें== | ==यह भी देखें== | ||
Revision as of 10:43, 30 July 2023
एक मॉडल-विशिष्ट रजिस्टर (एमएसआर) डिबगिंग, प्रोग्राम निष्पादन अनुरेखण, अभिकलित्र निष्पादन निगरानी और कुछ सीपीयू सुविधाओं को टॉगल करने के लिए उपयोग किए जाने वाले x86 सिस्टम आर्किटेक्चर में विभिन्न नियंत्रण रजिस्टरो में से एक है।
इतिहास
80386 प्रोसेसर की शुरुआत के साथ, इंटेल ने प्रयोगात्मक सुविधाओं को पेश करना शुरू किया जो जरूरी नहीं कि प्रोसेसर के भविष्य के संस्करणों में मौजूद हों। इनमें से पहले दो परीक्षण रजिस्टर (TR6 और TR7) थे जो प्रोसेसर के अनुवाद लुकासाइड बफर (TLB) के परीक्षण को सक्षम करते थे; का एक विशेष प्रकार MOV निर्देश ने परीक्षण रजिस्टरों में आने-जाने की अनुमति दी थी।[1] 80486 (टीआर3-टीआर5) में तीन अतिरिक्त परीक्षण रजिस्टरों का पालन किया गया, जो कोड और डेटा के लिए प्रोसेसर के कैश के परीक्षण को सक्षम बनाता है।[2] इन पांच रजिस्टरों में से कोई भी बाद के पेंटियम प्रोसेसर में लागू नहीं किया गया था; का विशेष संस्करण MOV एक अमान्य opcode अपवाद उत्पन्न हुआ।[3][4] पेंटियम (मूल) प्रोसेसर की शुरूआत के साथ, इंटेल ने निर्देशों की एक जोड़ी प्रदान की (RDMSR और WRMSR) वर्तमान और भविष्य के मॉडल-विशिष्ट रजिस्टरों तक पहुंचने के लिए, साथ ही CPUID यह निर्धारित करने के लिए निर्देश कि किसी विशेष मॉडल पर कौन सी सुविधाएँ मौजूद हैं। इनमें से कई रजिस्टर बनाए रखने के लिए काफी उपयोगी साबित हुए हैं। इंटेल ने इन्हें वास्तुशिल्प मॉडल-विशिष्ट रजिस्टरों के रूप में वर्गीकृत किया है और भविष्य की उत्पाद श्रृंखला में इन्हें शामिल करने के लिए प्रतिबद्ध है।[5]
एमएसआर का उपयोग करना
इन रजिस्टरों को पढ़ना और लिखना rdmsr और wrmsr निर्देशों द्वारा नियंत्रित किया जाता है, क्रमशः. चूँकि ये विशेषाधिकार प्राप्त निर्देश हैं, इन्हें केवल संचालन प्रणाली द्वारा निष्पादित किया जा सकता है। लिनक्स एमएसआर कर्नेल मॉड्यूल का उपयोग एक छद्म फ़ाइल /dev/cpu/x/msr (प्रत्येक प्रोसेसर या प्रोसेसर कोर के लिए एक अद्वितीय x के साथ) बनाता है। इस फ़ाइल को पढ़ने और/या लिखने की अनुमति वाला उपयोगकर्ता इन रजिस्टरों तक पहुंचने के लिए फ़ाइल I/O एपीआई का उपयोग कर सकता है। एमएसआर-टूल्स[6] पैकेज एक संदर्भ कार्यान्वयन प्रदान करता है।
एक निश्चित प्रोसेसर कार्यान्वयन किस एमएसआर का समर्थन करता है, इसके बारे में प्रलेखीकरण आमतौर पर सीपीयू विक्रेता के प्रोसेसर दस्तावेज़ में पाया जाता है। सुप्रसिद्ध एमएसआर के उदाहरण मेमोरी टाइप रेंज रजिस्टर (एमटीआरआर) और पता-सीमा रजिस्टर (एआरआर) हैं।
यह भी देखें
संदर्भ
- ↑ "10.6.2 Test Registers". 80386 PROGRAMMER'S REFERENCE MANUAL (PDF). Intel. 1986.
- ↑ "10.6.2 Test Registers". i486 PROCESSOR PROGRAMMER'S REFERENCE MANUAL (PDF). Intel. 1990.
- ↑ "23.2.12 Test Registers". Pentium Processor User's Manual Volume 3: Architecture and Programming Manual (PDF). Intel. 1993.
- ↑ Alan Cruse. "मॉडल-विशिष्ट रजिस्टर" (PPT). Lecture notes, Advanced Microcomputer Programming class, University of San Francisco, 2006.
- ↑ "2.1 ARCHITECTURAL MSRS". Intel 64 and IA-32 Architectures Software Developer's Manual Volume 4: Model-Specific Registers. Intel. May 2020.
- ↑ msr-tools at 01.org
