चार मान तर्क: Difference between revisions
No edit summary |
|||
| Line 13: | Line 13: | ||
===[[तार्किक संयोजक]]=== | ===[[तार्किक संयोजक]]=== | ||
बेलनैप ने तार्किक संयोजकों को '''A4''' तक विस्तारित करने की चुनौती का समाधान किया। चूँकि यह {'''T, F'''} पर समुच्चय की गई शक्ति है, इसलिए '''A4''' के तत्वों को एक लैटिस बनाकर सम्मिलित करने का आदेश दिया गया है, जिसमें सर्वोच्च पर दोनों और अनंत पर कोई नहीं, और | बेलनैप ने तार्किक संयोजकों को '''A4''' तक विस्तारित करने की चुनौती का समाधान किया। चूँकि यह {'''T, F'''} पर समुच्चय की गई शक्ति है, इसलिए '''A4''' के तत्वों को एक लैटिस बनाकर सम्मिलित करने का आदेश दिया गया है, जिसमें सर्वोच्च पर दोनों और अनंत पर कोई नहीं, और खण्डों पर '''T''' और '''F''' हैं। डाना स्कॉट का जिक्र करते हुए, वह मानते हैं कि संयोजक स्कॉट-निरंतर या मोनोटोनिक फ़ंक्शन हैं। सबसे पहले वह यह निष्कर्ष निकालते हुए निषेध का विस्तार करता है कि ¬दोनों = दोनों और ¬कोई नहीं = कोई नहीं (¬Both = Both and ¬None = None)। और (And) और या (Or) का विस्तार करने के लिए एकदिष्टता (मोनोटोनिसिटी) केवल इतनी ही दूर तक जाती है। बेलनैप इन संयोजकों के लिए तालिकाओं को भरने के लिए समतुल्यता (a&b = a iff avb = b) का उपयोग करता है। वह पाता है कोई नहीं और दोनों = '''F''' जबकि कोई नहीं बनाम दोनों = '''T''' है। | ||
| Line 55: | Line 55: | ||
दो-बिट वेरिएबल से जुड़े तर्क को कंप्यूटर हार्डवेयर में सम्मिलित किया जा सकता है।<ref>Ben Choi (2013) "Advancing from two to four valued logic circuits", International Conference on Industrial Technology, [[IEEE]], {{doi|10.1109/ICIT.2013.6505818}}</ref> | दो-बिट वेरिएबल से जुड़े तर्क को कंप्यूटर हार्डवेयर में सम्मिलित किया जा सकता है।<ref>Ben Choi (2013) "Advancing from two to four valued logic circuits", International Conference on Industrial Technology, [[IEEE]], {{doi|10.1109/ICIT.2013.6505818}}</ref> | ||
==आव्यूह मशीन== | ==आव्यूह मशीन== | ||
सोलह तार्किक आव्यूह हैं जो 2x2 हैं, और चार तार्किक वेक्टर हैं जो आव्यूह परिवर्तन के इनपुट और आउटपुट के रूप में कार्य करते हैं: | सोलह तार्किक आव्यूह हैं जो 2x2 हैं, और चार तार्किक वेक्टर हैं जो आव्यूह परिवर्तन के इनपुट और आउटपुट के रूप में कार्य करते हैं: | ||
:X = {A, B, C, D } = {(0,1), (1, 0), (0, 0), (1, 1} }. | :X = {A, B, C, D } = {(0,1), (1, 0), (0, 0), (1, 1} }. | ||
जब C इनपुट होता है, तो आउटपुट | जब C इनपुट होता है, तो आउटपुट सदैव C होता है। सोलह में से चार में केवल एक कोने में शून्य होता है, इसलिए C इनपुट को छोड़कर, बूलियन अंकगणित के साथ वेक्टर-आव्यूह गुणन का आउटपुट सदैव D होता है। | ||
नौ और तार्किक आव्यूह को X पर अभिनय करने वाले तार्किक आव्यूह द्वारा प्रस्तुत परिमित अवस्था मशीन (फिनिट स्टेट मशीन) को भरने के लिए विवरण की आवश्यकता है। C को छोड़कर, इनपुट A, B और D को क्रम में माना जाता है और X में आउटपुट को ट्रिपल के रूप में व्यक्त किया जाता है, उदाहरण के लिए ABD <math>\begin{pmatrix}1 & 0 \\ 0 & 1 \end{pmatrix} ,</math> साधारणतया तत्समक आव्यूह (आइडेंटिटी मैट्रिक्स) के रूप में जाना जाता है। | नौ और तार्किक आव्यूह को X पर अभिनय करने वाले तार्किक आव्यूह द्वारा प्रस्तुत परिमित अवस्था मशीन (फिनिट स्टेट मशीन) को भरने के लिए विवरण की आवश्यकता है। C को छोड़कर, इनपुट A, B और D को क्रम में माना जाता है और X में आउटपुट को ट्रिपल के रूप में व्यक्त किया जाता है, उदाहरण के लिए ABD <math>\begin{pmatrix}1 & 0 \\ 0 & 1 \end{pmatrix} ,</math> साधारणतया तत्समक आव्यूह (आइडेंटिटी मैट्रिक्स) के रूप में जाना जाता है। | ||
| Line 67: | Line 66: | ||
:<math>\begin{pmatrix}1 & 0 \\ 1 & 0 \end{pmatrix}</math> कोड BBB है, <math>\begin{pmatrix}0 & 1 \\ 0 & 1 \end{pmatrix}</math> कोड AAA | :<math>\begin{pmatrix}1 & 0 \\ 1 & 0 \end{pmatrix}</math> कोड BBB है, <math>\begin{pmatrix}0 & 1 \\ 0 & 1 \end{pmatrix}</math> कोड AAA | ||
:<math>\begin{pmatrix}1 & 1 \\ 0 & 0 \end{pmatrix}</math> कोड CDB है, <math>\begin{pmatrix}0 & 0 \\ 1 & 1 \end{pmatrix}</math> कोड DCA | :<math>\begin{pmatrix}1 & 1 \\ 0 & 0 \end{pmatrix}</math> कोड CDB है, <math>\begin{pmatrix}0 & 0 \\ 1 & 1 \end{pmatrix}</math> कोड DCA | ||
X पर शेष संचालन तीन शून्य के साथ आव्यूह के साथ व्यक्त किए जाते हैं, इसलिए आउटपुट में एक तिहाई इनपुट के लिए | X पर शेष संचालन तीन शून्य के साथ आव्यूह के साथ व्यक्त किए जाते हैं, इसलिए आउटपुट में एक तिहाई इनपुट के लिए C सम्मिलित होता है। इन मामलों में कोड CAA, BCA, ACA, और CBB हैं। | ||
== अनुप्रयोग == | == अनुप्रयोग == | ||
Revision as of 22:52, 12 August 2023
तर्क में, चार-मान तर्क चार सत्य मानों वाला कोई भी तर्क है। कई प्रकार के चार-मान वाले तर्क विकसित किए गए हैं।
बेलनाप
नुएल बेलनैप ने 1975 में कंप्यूटर द्वारा प्रश्नों का उत्तर देने की चुनौती पर विचार किया। मानवीय त्रुटि को ध्यान में रखते हुए, वह उस मामले से चिंतित थे जहां दो विरोधाभासी तथ्यों को मेमोरी में लोड किया गया था, और फिर एक प्रश्न पूछा गया था। "हम सभी दो-मूल्य वाले तर्क में विरोधाभासों की उर्वरता के बारे में जानते हैं: विरोधाभास कभी भी अलग-थलग नहीं होते हैं, वे पूरी प्रणाली को संक्रमित करते हैं।[1]" बेलनैप ने एक विरोधाभास को समाहित करने के साधन के रूप में चार-मूल्य वाले तर्क का प्रस्ताव रखा।[2][3]
उन्होंने मूल्यों की तालिका को A4 कहा: इसके संभावित मान सत्य, असत्य, दोनों (सत्य और असत्य), और न ही (सत्य और न ही असत्य) हैं। बेलनैप का तर्क कई सूचना स्रोतों से निपटने के लिए डिज़ाइन किया गया है, जैसे कि यदि केवल सत्य पाया जाता है तो सत्य असाइन किया जाता है, यदि केवल असत्य पाया जाता है तो असत्य असाइन किया जाता है, यदि कुछ स्रोत सत्य कहते हैं और अन्य असत्य कहते हैं तो दोनों असाइन किए जाते हैं, और यदि कोई जानकारी नहीं होती है किसी भी सूचना स्रोत द्वारा दिया गया है तो न ही असाइन किया गया है। ये चार मान {T, F} पर आधारित पावर समुच्चय के तत्वों के अनुरूप हैं।
तार्किक लैटिस में T सर्वोच्च है और F अनंत है जहां कोई नहीं और दोनों खण्ड़ में हैं। बेलनैप की यह व्याख्या है: "सबसे बुरी बात यह है कि किसी चीज़ को असत्य बताया जाए। आपके लिए या तो इसके बारे में कुछ भी नहीं बताया जाना या यह बताया जाना कि यह सच है और यह असत्य है, उत्तम है। जबकि निश्चित रूप से सबसे अच्छी बात यह है कि बताया जाए कि यह सच है।" बेलनैप का कहना है कि उसके 4-मूल्य वाले सिस्टम में "निहितार्थ के विरोधाभास" (A&~A)→B और A→(B∨~B) से बचा जाता है।
तार्किक संयोजक
बेलनैप ने तार्किक संयोजकों को A4 तक विस्तारित करने की चुनौती का समाधान किया। चूँकि यह {T, F} पर समुच्चय की गई शक्ति है, इसलिए A4 के तत्वों को एक लैटिस बनाकर सम्मिलित करने का आदेश दिया गया है, जिसमें सर्वोच्च पर दोनों और अनंत पर कोई नहीं, और खण्डों पर T और F हैं। डाना स्कॉट का जिक्र करते हुए, वह मानते हैं कि संयोजक स्कॉट-निरंतर या मोनोटोनिक फ़ंक्शन हैं। सबसे पहले वह यह निष्कर्ष निकालते हुए निषेध का विस्तार करता है कि ¬दोनों = दोनों और ¬कोई नहीं = कोई नहीं (¬Both = Both and ¬None = None)। और (And) और या (Or) का विस्तार करने के लिए एकदिष्टता (मोनोटोनिसिटी) केवल इतनी ही दूर तक जाती है। बेलनैप इन संयोजकों के लिए तालिकाओं को भरने के लिए समतुल्यता (a&b = a iff avb = b) का उपयोग करता है। वह पाता है कोई नहीं और दोनों = F जबकि कोई नहीं बनाम दोनों = T है।
| & | N | F | T | B |
|---|---|---|---|---|
| N | N | F | N | F |
| F | F | F | F | F |
| T | N | F | T | B |
| B | F | F | B | B |
| v | N | F | T | B |
|---|---|---|---|---|
| N | N | N | T | T |
| F | N | F | T | B |
| T | T | T | T | T |
| B | T | B | T | B |
परिणाम एक दूसरी लैटिस L4 है जिसे तार्किक लैटिस कहा जाता है, जहां A4 स्कॉट निरंतरता का निर्धारण करने वाली सन्निकटन लैटिस है।
दो बिट्स का उपयोग करके कार्यान्वयन
प्रत्येक सत्य मान के लिए एक बिट (कंप्यूटिंग) निर्दिष्ट करें: 01=T और 10=F के साथ 00=N और 11=B।[4] फिर {T, F} पर सबसमुच्चय किए गए पावर में उपसमुच्चय संबंध दो-बिट प्रतिनिधित्व में ab<cd यदि a<c और b<d के क्रम से मेल खाता है। बेलनैप इस आदेश से जुड़ी लैटिस को सन्निकटन लैटिस कहता है।
दो-बिट वेरिएबल से जुड़े तर्क को कंप्यूटर हार्डवेयर में सम्मिलित किया जा सकता है।[5]
आव्यूह मशीन
सोलह तार्किक आव्यूह हैं जो 2x2 हैं, और चार तार्किक वेक्टर हैं जो आव्यूह परिवर्तन के इनपुट और आउटपुट के रूप में कार्य करते हैं:
- X = {A, B, C, D } = {(0,1), (1, 0), (0, 0), (1, 1} }.
जब C इनपुट होता है, तो आउटपुट सदैव C होता है। सोलह में से चार में केवल एक कोने में शून्य होता है, इसलिए C इनपुट को छोड़कर, बूलियन अंकगणित के साथ वेक्टर-आव्यूह गुणन का आउटपुट सदैव D होता है।
नौ और तार्किक आव्यूह को X पर अभिनय करने वाले तार्किक आव्यूह द्वारा प्रस्तुत परिमित अवस्था मशीन (फिनिट स्टेट मशीन) को भरने के लिए विवरण की आवश्यकता है। C को छोड़कर, इनपुट A, B और D को क्रम में माना जाता है और X में आउटपुट को ट्रिपल के रूप में व्यक्त किया जाता है, उदाहरण के लिए ABD साधारणतया तत्समक आव्यूह (आइडेंटिटी मैट्रिक्स) के रूप में जाना जाता है।
असममित आव्यूह पंक्ति बनाम स्तंभ सदिश पर अपनी कार्रवाई में भिन्न होते हैं। पंक्ति परंपरा का उपयोग यहाँ किया गया है:
- कोड BBB है, कोड AAA
- कोड CDB है, कोड DCA
X पर शेष संचालन तीन शून्य के साथ आव्यूह के साथ व्यक्त किए जाते हैं, इसलिए आउटपुट में एक तिहाई इनपुट के लिए C सम्मिलित होता है। इन मामलों में कोड CAA, BCA, ACA, और CBB हैं।
अनुप्रयोग
आईईईई द्वारा मानक आईईईई 1364 के साथ एक चार-मानवान तर्क स्थापित किया गया था: यह डिजिटल सर्किट में सिग्नल मानों को मॉडल करता है। चार मान 1, 0, Z और X हैं। 1 और 0 बूलियन तर्क को सही और गलत के लिए दर्शाते हैं, Z उच्च प्रतिबाधा या खुले सर्किट के लिए है और मान का कोई प्रभाव नहीं पड़ता) यह तर्क स्वयं आईईईई 1164 नामक 9-मानवान तर्क मानक का एक उपसमूह है और इसे वेरी हाई स्पीड इंटीग्रेटेड सर्किट हार्डवेयर विवरण भाषा, वीएचडीएल के std_logic में लागू किया गया है।
किसी को बाइनरी लॉजिक का उपयोग करके बनाए गए संचार प्रोटोकॉल और बूलियन-जैसे प्रकार के मानों के साथ कार्यान्वित चार संभावित राज्यों के साथ प्रतिक्रियाओं को प्रदर्शित करने के साथ चार-मान वाले गणितीय तर्क (ऑपरेटरों, सत्य तालिकाओं, सिलोगिज़्म, प्रस्ताव कैलकुलस, प्रमेय इत्यादि का उपयोग करके) को भ्रमित नहीं करना चाहिए: के लिए उदाहरण के लिए, एसएई जे1939 मानक, भारी सड़क वाहनों में CAN बस डेटा ट्रांसमिशन के लिए उपयोग किया जाता है, जिसमें चार तार्किक (बूलियन) मान होते हैं: गलत, सही, त्रुटि स्थिति, और स्थापित नहीं (मान 0-3 द्वारा दर्शाया गया)। त्रुटि स्थिति का मतलब है कि कोई तकनीकी समस्या है जो डेटा अधिग्रहण में बाधा डाल रही है। इसके लिए तर्क उदाहरण के लिए सत्य और त्रुटि स्थिति=त्रुटि स्थिति है। नॉट इंस्टाल का उपयोग उस सुविधा के लिए किया जाता है जो इस वाहन में मौजूद नहीं है, और तार्किक गणना के लिए इसकी उपेक्षा की जानी चाहिए। CAN पर, साधारणतया निश्चित डेटा संदेश भेजे जाते हैं जिनमें प्रत्येक में कई सिग्नल मान होते हैं, इसलिए एक गैर-स्थापित सुविधा का प्रतिनिधित्व करने वाला सिग्नल वैसे भी भेजा जाएगा।
स्प्लिट बिट प्रस्तावित गेट
तार्किक द्वारों के लिए कार्बन नैनोट्यूब के निर्माण में कार्बन नैनोट्यूब क्षेत्र-प्रभाव ट्रांजिस्टर (CNFETs) का उपयोग किया गया है। इंटरनेट ऑफ थिंग्स (IoT) में डेटा भंडारण की अपेक्षित मांग प्रेरणा प्रदान करती है। स्प्लिट बिट-गेट का उपयोग करके 32 एनएम प्रक्रिया अनुप्रयोग के लिए एक प्रस्ताव बनाया गया है: "प्रस्तावित एसक्यूआई गेट द्वारा 32 एनएम नोड में सीएनएफईटी तकनीक का उपयोग करके, बढ़ती मांग के मुद्दे को संबोधित करने के लिए दो स्प्लिट बिट-लाइन क्यूएसआरएएम आर्किटेक्चर का सुझाव दिया गया है IoT/IoVT अनुप्रयोगों में भंडारण क्षमता के लिए है। QSRAM के लिए एक नवीन चतुर्धातुक से बाइनरी डिकोडर जैसे परिधीय सर्किट की पेशकश की गई है।[6]
संदर्भ
- ↑ This feature of two-valued logic has been termed the principle of explosion.
- ↑ N. Belnap (1975) "How Computers Should Think", pages 30 to 56 in Contemporary Aspects of Philosophy, Gilbert Ryle editor, Oriel Press ISBN 0-85362-161-6
- ↑ N. Belnap (1977) A Useful Four-Valued Logic, in Modern Uses of Multiple-Valued Logic, edited by J. Michael Dunn and George Epstein, Springer books
- ↑ Greniewski, Henryk; Bochenek, Krystyn; Marczyński, Romuald (1955). "इलेक्ट्रॉनिक सर्किट में द्वि-मौलिक बूलियन बीजगणित का अनुप्रयोग". Studia Logica. 2: 7–75. doi:10.1007/BF02124765. S2CID 122166200.
- ↑ Ben Choi (2013) "Advancing from two to four valued logic circuits", International Conference on Industrial Technology, IEEE, doi:10.1109/ICIT.2013.6505818
- ↑ Ghasemian1, Arsalan; Abiri1, Ebrahim; Hassanli1, Kourosh; Darabi1, Abdolreza (11 January 2022). "HF-QSRAM: Half-Select Free Quaternary SRAM Design with Required Peripheral Circuits for IoT/IoVT Applications". ECS Journal of Solid State Science and Technology. IOP. 11 (1). 011002. Bibcode:2022JSSST..11a1002G. doi:10.1149/2162-8777/ac4798. S2CID 245689866.
अग्रिम पठन
- Arieli, Ofer; Avron, Arnon (December 2017). "Four-valued paradefinite logics". Studia Logica (published 10 April 2017). 105 (6): 1087–1122. doi:10.1007/s11225-017-9721-4. S2CID 207243272.
- Bimbó, Katalin; Dunn, J. Michael (Summer 2001). "Four-valued Logic". Notre Dame Journal of Formal Logic. 42 (3): 171–192. doi:10.1305/ndjfl/1063372199. MR 2010180. Zbl 1034.03021 – via Project Euclid.
- Ferreira, J. Ulisses (September 30 – October 1, 2017). A Four-Valued Logic (PDF). 9th International Conference on Networks & Communications (NeCoM 2017). Computer Science & Information Technology. Vol. 7, no. 4. Dubai. pp. 71–84. doi:10.5121/csit.2017.71206. ISBN 978-1-921987-72-4.
