साउथब्रिज (कंप्यूटिंग): Difference between revisions
No edit summary |
m (added Category:Vigyan Ready using HotCat) |
||
| Line 58: | Line 58: | ||
[[Category: Machine Translated Page]] | [[Category: Machine Translated Page]] | ||
[[Category:Created On 14/08/2023]] | [[Category:Created On 14/08/2023]] | ||
[[Category:Vigyan Ready]] | |||
Revision as of 15:24, 13 October 2023
साउथब्रिज पर्सनल कंप्यूटर (पीसी) मदरबोर्ड पर कोर लॉजिक चिपसेट की दो चिप्स में से एक है, दूसरा नॉर्थब्रिज (कंप्यूटिंग) है। साउथब्रिज सामान्यतः नॉर्थब्रिज/साउथब्रिज चिपसेट कंप्यूटर आर्किटेक्चर में मदरबोर्ड की स्लोवर क्षमताओं को इम्प्लीमेंट करता है। इंटेल चिपसेट वाले सिस्टम में, साउथब्रिज को आउटपुट/इनपुट कंट्रोलर हब (ICH) नाम दिया गया है, जबकि एएमडी (AMD) ने नॉर्थब्रिज के फंक्शंस को आगे बढ़ाते हुए अपने फ्यूजन एक्सेलेरेटेड प्रोसेसिंग यूनिट (APU) के प्रारम्भ के पश्चात से इसे साउथब्रिज फ्यूजन कंट्रोलर हब (FCH) नाम दिया है। सीपीयू डाई पर, इस प्रकार यह प्लेटफ़ॉर्म हब कंट्रोलर के कार्य के समान हो जाता है।
सेंट्रल प्रोसेसिंग यूनिट से सम्बंधित न होने के कारण साउथब्रिज को सामान्यतः नॉर्थब्रिज से भिन्न किया जा सकता है। अपितु, नॉर्थब्रिज साउथब्रिज को सीपीयू से जोड़ता है। कंट्रोलर इंटीग्रेटेड चैनल सर्किटरी के उपयोग के माध्यम से, नॉर्थब्रिज डेटा कंट्रोल और एक्सेस के लिए आउटपुट/इनपुट यूनिट्स से सिग्नल को डायरेक्टली सीपीयू से लिंक कर सकता है।
वर्तमान स्थिति
सिस्टम-ऑन-चिप (एसओसी) प्रोसेसर के लिए पुश के कारण, आधुनिक डिवाइस में तीव्रता से नॉर्थब्रिज को सीपीयू डाई (इंटीग्रेटेड सर्किट) में इंटीग्रेट किया जा रहा है; जिसके उदाहरण इंटेल के सैंडी ब्रिज[1] और एएमडी के एएमडी फ्यूजन प्रोसेसर हैं,[2] इन दोनों को 2011 में रिलीज़ किया गया है। साउथब्रिज अनावश्यक हो गया और इसे 2008 में इंटेल 5 सीरीज चिपसेट के साथ प्रस्तुत किए गए प्लेटफार्म कंट्रोलर हब (PCH) आर्किटेक्चर द्वारा प्रतिस्थापित किया गया, जबकि एएमडी ने 2011 में अपने प्रथम एपीयू की रिलीज़ के साथ पीसीएच को फ्यूजन नाम दिया। फ़्यूज़न कंट्रोलर हब (FCH), जिसका उपयोग 2017 तक केवल एएमडी (AMD) के एपीयू पर किया जाता था, जब एफसीएच (FCH) नाम को समाप्त करते हुए इसे एएमडी (AMD) के ज़ेन आर्किटेक्चर पर उपयोग किया जाने लगा। इंटेल प्लेटफ़ॉर्म पर, सभी साउथब्रिज फीचर्स और आउटपुट/इनपुट फ़ंक्शंस को पीसीएच (PCH) द्वारा मैनेज किया जाता है जो डायरेक्ट मीडिया इंटरफ़ेस (डीएमआई) के माध्यम से सीपीयू से जुड़ा होता है।[3] इंटेल लो पावर प्रोसेसर (हैसवेल-यू और ऑनवर्ड) और अल्ट्रा लो पावर प्रोसेसर (हैसवेल-वाई और ऑनवर्ड) ने ऑन-पैकेज पीसीएच भी इंटीग्रेट किया है। अपने चिपलेट डिज़ाइन के आधार पर, एएमडी रयज़ेन प्रोसेसर ने कुछ साउथब्रिज फ़ंक्शंस को भी इंटीग्रेट किया, जैसे कुछ यूएसबी इंटरफ़ेस और कुछ एसएटीए/एनवीएमई इंटरफ़ेस भी इंटीग्रेट किया है।[4]
ओवरव्यू
साउथब्रिज चिपसेट कंप्यूटर के कई आउटपुट/इनपुट फंक्शंस, जैसे यूएसबी, ऑडियो, सिस्टम बॉयस, आईएसए बस या एलपीसी बस, लो स्पीड वाली पीसीआई/पीसीआईइ बस, आईओए पीआईसी इंटरप्ट कंट्रोलर, एसएटीए स्टोरेज, हिस्टोरिकल पीएटीए स्टोरेज, और एनवीएमई स्टोरेज को हैंडल करता है।[5][6] साउथब्रिज और नॉर्थब्रिज चिप्स के विभिन्न संयोजन संभव हैं,[7] किन्तु इन दो प्रकार के चिप्स को साथ कार्य करने के लिए डिज़ाइन किया जाना चाहिए;[8][9] विभिन्न कोर लॉजिक चिपसेट डिज़ाइनों के मध्य इंटरऑपरेबिलिटी के लिए कोई उद्योग-व्यापी मानक नहीं है। 1990 और 2000 के दशक के प्रारम्भ में, नॉर्थब्रिज और साउथब्रिज के मध्य का इंटरफ़ेस पीसीआई बस था। 2023 तक, उपयोग किए जाने वाले मेन ब्रिजिंग इंटरफेस इंटेल अल्ट्रा पाथ इंटरकनेक्ट (इंटेल) और पीसीआई एक्सप्रेस (एएमडी) हैं।
एटीमोलॉजी
यह नाम मैप के रूप में आर्किटेक्चर का प्रतिनिधित्व करने से लिया गया है और इसे सर्वप्रथम 1991 में पीसीआई लोकल बस आर्किटेक्चर के प्रारम्भ के साथ वर्णित किया गया था। इंटेल में, पीसीआई स्पेसिफिकेशन के ऑथर्स ने पीसीआई लोकल बस को पीसी प्लेटफ़ॉर्म आर्किटेक्चर के केंद्र (अर्थात, भूमध्य रेखा पर) के रूप में देखा था।
नॉर्थब्रिज (कंप्यूटिंग) सीपीयू, मेमोरी/सीपीयू कैश और अन्य परफॉरमेंस-क्रिटिकल कैपेबिलिटीज के सपोर्ट में पीसीआई बस बैकबोन के नार्थ तक एक्सटेंड है। इसी प्रकार साउथब्रिज पीसीआई बस बैकबोन के साउथ तक एक्सटेंड है और लेस्स परफॉरमेंस-क्रिटिकल आउटपुट/इनपुट कैपेबिलिटीज जैसे डिस्क इंटरफ़ेस, ऑडियो इत्यादि को जोड़ता है।
सीपीयू मैप के टॉप पर नार्थ की ओर स्थित है। सीपीयू अन्य सिस्टम डिवाइस के नार्थ में स्थित फास्ट ब्रिज (नॉर्थब्रिज) के माध्यम से चिपसेट से कनेक्टेड है। नॉर्थब्रिज, ड्रान सिस्टम डिवाइस के साउथ में स्थित स्लो ब्रिज (साउथब्रिज) के माध्यम से शेष चिपसेट से जुड़ा हुआ है।
चूँकि वर्तमान पीसी प्लेटफ़ॉर्म आर्किटेक्चर ने पीसीआई बस बैकबोन को फास्टर आउटपुट/इनपुट बैकबोन से परिवर्तित कर दिया है, ब्रिज नेमिंग कन्वेंशन बनी हुई है।
फंक्शनैलिटी
समकालीन साउथब्रिज में पाई जाने वाली कार्यक्षमता में सम्मिलित हैं:[9][6] पीसीआई बस, साउथी ब्रिज में पीसीआई-एक्स के लिए सपोर्ट भी सम्मिलित हो सकता है।
- लो स्पीड पीसीआई एक्सप्रेस (पीसीआईई) इंटरफेस सामान्यतः ईथरनेट और एनवीएमई के लिए होता है।
- आईएसए या एलपीसी ब्रिज, रीसेंट मदरबोर्ड पर अब आईएसए स्लॉट प्रदान नहीं किए जाते हैं। एलपीसी ब्रिज सुपर आई/ओ (पीएस/2 कीबोर्ड और माउस, समानांतर पोर्ट, सीरियल पोर्ट, आईआर पोर्ट और फ्लॉपी कंट्रोलर के लिए अटैचमेंट) के लिए डेटा और कंट्रोल पाथ प्रदान करता है।
- एसपीआई बस, एसपीआई बस साधारण सीरियल बस है जिसका उपयोग अधिकतर फर्मवेयर (जैसे, बॉयस/यूईएफआई) फ्लैश स्टोरेज एक्सेस के लिए किया जाता है।
- एसएमबस कंट्रोलर।
- डायरेक्ट मेमोरी एक्सेस कंट्रोलर, 8237 डीएमए कंट्रोलरआईएसए या एलपीसी डिवाइस को सीपीयू की सहायता के अभाव में मेन मेमोरी तक डायरेक्ट एक्सेस की अनुमति देता है।
- पीआईसी और आउटपुट/इनपुट एपीआईसी।
- मास स्टोरेज इंटरफेस जैसे सीरियल एटीए, M.2 और हिस्टोरिकल पैरेलल एटीए। यह सामान्यतः हार्ड ड्राइव्ज़ या एसएसडी को जोड़ने की अनुमति देता है।
- रियल टाइम क्लॉक।
- प्रोग्रामेबल इंटरवल टाइमर।
- हाई प्रिसिशन इवेंट टाइमर।
- एडवांस कॉन्फ़िगरेशन और पावर इंटरफ़ेस कंट्रोलर या एडवांस पावर मैनेजमेंट कंट्रोलर।
- नॉन वॉलटाइल बॉयस मेमोरी, सिस्टम नॉन वॉलटाइल बॉयस मेमोरी (बॉयस कॉन्फ़िगरेशन मेमोरी), बैटरी सप्लीमेंटल पावर द्वारा सहायता प्राप्त, बॉयस कॉन्फ़िगरेशन डेटा के लिए सीमित नॉन वॉलटाइल स्टोरेज एरिया बनाता है।
- इंटेल एचडी ऑडियो या AC'97 साउंड इंटरफ़ेस।
- यूएसबी इंटरफेस।
वैकल्पिक रूप से, साउथब्रिज में ईथरनेट, वाई-फाई, रैड (RAID), थंडरबोल्ट (इंटरफ़ेस), और आउट-ऑफ़-बैंड मैनेजमेंट के लिए सपोर्ट (ऑनबोर्ड डिस्क्रीट चिप या साउथब्रिज इंटीग्रेटेड) भी सम्मिलित है।
यह भी देखें
- मेमोरी कंट्रोलर
- नॉर्थब्रिज (कंप्यूटिंग)
संदर्भ
- ↑ Vatto, Kristian. "Why Ivy Bridge is still Quad-core?". Anandtech. Retrieved September 27, 2015.
- ↑ Stokes, Jon (11 November 2010). "फ़्यूज़न के साथ, एएमडी की शैतानियाँ विवरण में हैं". Arstechnica. Retrieved September 27, 2015.
- ↑ "Mobile Intel HM57 Express Chipset". Intel. Retrieved 2014-04-21.
- ↑ Hagedoorn, Hilbert. "AMD Ryzen 3000: New Block diagram about PCIe 4.0 on Matisse and X570 chipset". Guru3D.com (in English). Retrieved 2020-06-12.
- ↑ "What is Southbridge?", Webopedia Computer Dictionary (word definition), 4 November 2002.
- ↑ 6.0 6.1 Mujtaba, Hassan (2019-09-13). "Intel Z490, H470 Motherboards For 10th Gen Comet Lake-S CPUs Leaked". Wccftech (in English). Retrieved 2020-10-30.
- ↑ Chipset: Northbridge and Southbridge, Rigacci.
- ↑ What is northbridge, southbridge, how northbridge, southbridge works, Edu soft max.
- ↑ 9.0 9.1 What is a chipset?, UK: Misco.
बाहरी संबंध
- "Motherboards & Core-Logic Chipsets: The Deep Stuff > What the North Bridge and South Bridge Do". InformIT. Retrieved November 18, 2010.
