गुडइयर एमपीपी

एमपीपी

गुडइयर मैसिवली पैरेलल प्रोसेसर (एमपीपी), एक मासिवली पैरलल प्रोसेसिंग सुपर कंप्यूटर था जिसे गुडइयर एयरोस्पेस ने नासा गोडार्ड अंतरिक्ष उड़ान केंद्र के लिए बनाया था। इसका निर्माण किया गया था जिससे यह अन्य उपस्थित सुपरकंप्यूटर विन्यासों की समानता में कम लागत पर विशालाकार संगणना क्षमता प्रदान कर सके, हजारों सरल प्रोसेसिंग तत्वों का उपयोग करके, बल्कि कुछ कंप्लेक्स CPU का उपयोग करने से। MPP के विकास का प्रारंभ 1979 के आस-पास हुआ था; इसे मई 1983 में डिलीवर किया गया था, और यह 1985 से 1991 तक सामान्य उपयोग में था।

इसका आधार गूडयियर के पहले स्टारन ऐरे प्रोसेसर पर रखा गया था, जो एक 4x256 1-बिट आर्किटेक्चर तत्व (पीई) कंप्यूटर था। MPP एक 128x128 2-आयामी सरणी है जिसमें 1-बिट चौड़े पीई हैं। वास्तविकता में, 132x128 पीई को व्यवस्थित किया गया था जिसमें एक 4x128 व्यवस्था द्वारा क्षति सहिष्णुता के लिए 4 पंक्तियों (या स्तंभों) के प्रोसेसरों की स्थानांतरण की जा सकती थी। पीई एकल निर्देश, बहुगुणा डेटा (SIMD) प्रणाली में कार्य करते थे - प्रत्येक पीई एक ही समय पर एक ही परिचालन यूनिट के नियंत्रण में विभिन्न डेटा तत्वों पर समान कार्य करता था।

1991 में MPP का उपयोग समाप्त होने के बाद, इसे स्मिथसोनियन इंस्टीट्यूशन को दान किया गया और अब यह राष्ट्रीय वायु और अंतरिक्ष संग्रहालय के स्टीवन एफ. उदवार-हेजी केंद्र के संग्रह में है।यह मासपार एमपी-1 और क्रे T3D बड़े मापक पर समानांतर कंप्यूटरों द्वारा गोडार्ड में सफल हुआ था।

अनुप्रयोग

MPP का प्राथमिक विकास उच्च गति से उपग्रह छवियों के विश्लेषण के लिए किया गया था। प्रारंभिक परीक्षणों में, यह लैंडसैट छवि पर विभिन्न भूमि उपयोग क्षेत्रों को 18 सेकंड में प्राप्त और अलग करने में सक्षम था, जबकि DEC VAX-11/780 पर 7 घंटे लग रहे थे।

जब इस सिस्टम को उत्पादन में उपयोग किया गया था, तो नासा के स्पेस साइंस और एप्लीकेशन्स कार्यालय ने वैज्ञानिकों से प्रस्तावों का निवेदन किया था जिससे वे MPP पर विभिन्न गणनात्मक एल्गोरिदम का परीक्षण और कार्यान्वयन कर सकें, 40 परियोजनाएं स्वीकृत की गईं, जो "MPP कार्य समूह" का गठन करने के लिए थीं; इनमें से अधिकांश के परिणाम 1986 में बड़े मापक पर समानांतर संगणना के फ्रंटियर्स पर प्रथम संगोष्ठी में प्रस्तुत किए गए थे।

MPP से बने अनुप्रयोगों के कुछ उदाहरण हैं:

स्टीरियो विश्लेषण द्वारा उत्पन्न स्थलाकृतिक मानचित्र

* कृत्रिम झिरीदार रडार डेटा का सिग्नल प्रोसेसिंग

• उपग्रह चित्रों की फोटोग्रामेट्री के माध्यम से स्थलाकृतिक मानचित्र बनाना
• महासागर संचलन का गणितीय मॉडलिंग
• रे ट्रेसिंग (ग्राफिक्स) कंप्यूटर ग्राफिक्स
• तंत्रिका - तंत्र
• रैखिक समीकरणों की बड़ी प्रणालियों को हल करना
• ब्रह्मांडीय किरण आवेशित कण परिवहन का अनुकरण
• उच्च संकल्प मैंडेलब्रॉट सेट

सिस्टम आर्किटेक्चर

MPP का संपूर्ण हार्डवेयर ऐरे यूनिट, ऐरे कंट्रोल यूनिट, स्टेजिंग मेमोरी और होस्ट प्रोसेसर सम्मलित थे।

MPP प्रणाली आरेख

16,384 प्रसंस्करण तत्वों की 128x128 सरणी होने के कारण ऐरे यूनिट MPP का दिल था। प्रत्येक पीई अपने चार निकटतम पड़ोसियों - उत्तर, दक्षिण, पूर्व और पश्चिम से जुड़ा था। सरणी को एक विमान, एक सिलेंडर, डेज़ी-चेन या टोरस के रूप में कॉन्फ़िगर किया जा सकता है। PEs को नीलम सिलिकॉन-ऑन-सफायर बड़े मापक पर एकीकरण चिप पर एक कस्टम सिलिकॉन पर लागू किया गया था जिसमें 2x4 सबएरे के रूप में आठ PE सम्मलित थे। प्रत्येक PE में अंकगणित और तर्क इकाइयाँ, 35 शिफ्ट रजिस्टर और 1024 बिट्स रैंडम एक्सेस मेमोरी ऑफ-द-शेल्फ मेमोरी चिप्स के साथ लागू की गई थी। प्रोसेसर बिट-स्लाइस विधि से काम करते थे और डेटा की चर लंबाई पर काम कर सकते थे। सरणी की ऑपरेटिंग आवृत्ति 10 मेगाहर्ट्ज थी। सभी 16,384 पीई के डेटा-बस राज्यों को समावेशी या समावेशी-या तर्क तत्वों के एक पेड़ में जोड़ा गया था, जिनके एकल आउटपुट का उपयोग संचालन के लिए ऐरे कंट्रोल यूनिट में किया गया था, जैसे कि समानांतर में एक सरणी का अधिकतम या न्यूनतम मूल्य खोजना। संचालन के प्रत्येक पीई नियंत्रित मास्किंग में एक रजिस्टर - छुपा हुआ संचालन एकमात्र उन पीई पर किया जाता था जहां यह रजिस्टर बिट सेट किया गया था।

एरे कंट्रोल यूनिट (ACU) एरे यूनिट में सभी पीई को आदेश और मेमोरी पतों को प्रसारित करती थी, और एरे यूनिट से स्थिति बिट्स प्राप्त करती थी। यह लूप नियंत्रण और सबरूटीन कॉलिंग जैसे लेखापालक कार्यों का कार्यान्वयन करती थी। एप्लिकेशन प्रोग्राम कोड ACU की मेमोरी में संग्रहीत किया जाता था; ACU संख्यात्मक हिस्सों को कार्यान्वित करती थी, और फिर एरे के लिए समान्तर निर्देशों को कतारबद्ध करती थी। यह भी पीई के बीच डेटा के शिफ़्टिंग, और एरे यूनिट और स्टेजिंग मेमोरी के बीच नियंत्रण करती थी।

स्टेजिंग मेमोरी एक 32 एमबी का मेमोरी ब्लॉक था जो एरे यूनिट डेटा को बफर करने के लिए उपयोग होता था। यह उपयोगी थी क्योंकि पीई स्वयं में केवल 2 एमबी की कुल मेमोरी थी (प्रति पीई 1024 बिट), और क्योंकि यह होस्ट प्रोसेसर कनेक्शन (5 मेगाबाइट प्रति सेकंड के बनाम 80 मेगाबाइट प्रति सेकंड) से अधिक संचार बिट दर प्रदान करती थी। स्टेजिंग मेमोरी ने "कोर्नर टर्निंग" (एरे से बाइट- या वर्ड-मुख्य डेटा का पुनर्व्यवस्थापन) और बहुआयामी एरे पहुंच जैसी डेटा-प्रबंधन सुविधाएं भी प्रदान की। डेटा स्टेजिंग मेमोरी और एरे के बीच 128 समानांतर लाइनों के माध्यम से हरकत की जाती थी।

होस्ट प्रोसेसर एक फ्रंट-एंड कंप्यूटर था जो प्रोग्राम और डेटा को MPP में लोड करता था, और सॉफ़्टवेयर विकास उपकरण और MPP के लिए नेटवर्क के द्वारा पहुंच प्रदान करता था। मूल होस्ट प्रोसेसर एक PDP-11 था, जिसे बाद में एक DR-780 चैनल द्वारा MPP से जुड़ा एक VAX-11/780 ने बदल दिया गया। VAX ने VMS ऑपरेटिंग सिस्टम चलाया, और MPP Pascal में प्रोग्राम किया जाता था।

संचालन की गति

MPP पर बुनियादी अंकगणितीय संचालन के लिए अपरिष्कृत कंप्यूटिंग गति इस प्रकार थी:

ऑपरेशन	प्रति सेकंड लाखों ऑपरेशन
सरणियों का जोड़
8-बिट पूर्णांक (9-बिट योग)	6553
12-बिट पूर्णांक (13-बिट योग)	4428
32-बिट फ़्लोटिंग पॉइंट नंबर	430
सरणियों का गुणन
8-बिट पूर्णांक (16-बिट उत्पाद)	1861
12-बिट पूर्णांक (24-बिट उत्पाद)	910
32-बिट फ़्लोटिंग पॉइंट नंबर	216
अदिश द्वारा सरणी का गुणन
8-बिट पूर्णांक (16-बिट उत्पाद)	2340
12-बिट पूर्णांक (24-बिट उत्पाद)	1260
32-बिट फ़्लोटिंग पॉइंट नंबर	373

यह भी देखें

• आईसीएल डीएपी
• सोचने वाली मशीनें निगम कनेक्शन मशीन
• मासपार
• बियोवुल्फ़ क्लस्टर
• पारसीटेक
• ऊपर

संदर्भ

• Fischer, James R.; Goodyear Aerospace Corporation (1987). "Appendix B. Technical Summary". Frontiers of massively parallel scientific computation. National Aeronautics and Space Administration, Scientific and Technical Information Office. pp. 289–294. Retrieved 11 June 2012.
• Batcher, K. E. (1 September 1980). "Design of a Massively Parallel Processor". IEEE Transactions on Computers. C-29 (9): 836–840. doi:10.1109/TC.1980.1675684. S2CID 13351618.
• Batcher, Ken (1998). "Retrospective: architecture of a massively parallel processor". Proceeding ISCA '98 25 Years of the International Symposia on Computer Architecture. Isca '98: 15–16. doi:10.1145/285930.285937. ISBN 978-1581130584. S2CID 1875609.
• J. L. Potter, ed. (1986). Massively parallel processor. [S.l.]: Mit Press. ISBN 9780262661799.
• Neil Boyd Coletti, "Image processing on एमपीपी-like arrays", Ph.D. thesis, Department of Computer Science, University of Illinois at Urbana-Champaign, 1983.
• Efstratios J. Gallopoulos; Scott D. McEwan (1983). Numerical Experiments with the Massively Parallel Processor. Department of Computer Science, University of Illinois at Urbana-Champaign. Retrieved 11 June 2012.
• Gallopoulos, E.J. (July 1985). "The Massively Parallel Processor for problems in fluid dynamics". Computer Physics Communications. 37 (1–3): 311–315. Bibcode:1985CoPhC..37..311G. doi:10.1016/0010-4655(85)90167-5.
• E. Gallopoulos, D. Kopetzky, S.McEwan, D.L. Slotnick and A. Spry, "MPP program development and simulation". In "The Massively Parallel Processor", J.L. Potter ed., pp. 276–290, MIT Press, 1985
• Tom Henkel. "MPP processes satellite data; Supercomputer claims world's fastest I/O rate", Computerworld, 13 Feb 1984, p. 99.
• Eric J. Lerner. "Many processors make light work", Aerospace America, February 1986, p. 50.

• Todd Kushner, Angela Wu, Azriel Rosenfeld, "Image Processing on एमपीपी", Pattern Recognition - PR, vol. 15, no. 3, pp. 121–130, 1982