अग्रेषण विमान
प्रयाजन में, अग्रेषण प्लेन, जिसे कभी-कभी डेटा प्लेन या यूज़र प्लेन कहा जाता है, राउटर (कंप्यूटिंग) आर्किटेक्चर के उस भाग को परिभाषित करता है जो यह तय करता है कि इनबाउंड इंटरफ़ेस पर आने वाले पैकेट के साथ क्या करना है। सामान्यतः, यह तालिका को संदर्भित करता है जिसमें राउटर आने वाले पैकेट के गंतव्य पते को देखता है और राउटर के आंतरिक अग्रेषण फैब्रिक के माध्यम से और उचित आउटगोइंग इंटरफ़ेस (एस) के माध्यम से प्राप्त करने वाले तत्व से पथ निर्धारित करने के लिए आवश्यक जानकारी प्राप्त करता है।
कुछ स्थितियों में तालिका निर्दिष्ट कर सकती है कि पैकेट को त्यागना है। ऐसे स्थितियों में, राउटर आईसीएमपी गंतव्य अगम्य या अन्य उपयुक्त कोड लौटा सकता है। चूँकि, कुछ सुरक्षा नीतियां यह निर्धारित करती हैं कि राउटर को चुपचाप पैकेट छोड़ देना चाहिए, जिससे संभावित हमलावर को यह पता न चले कि लक्ष्य की सुरक्षा की जा रही है।
इनकमिंग अग्रेषण तत्व पैकेट के टाइम-टू-लाइव (टीटीएल) क्षेत्र को भी घटा देगा, और यदि नया मान शून्य है, तो पैकेट को छोड़ दें। जबकि इंटरनेट प्रोटोकॉल (आईपी) विनिर्देश निरुपित करता है कि इंटरनेट नियंत्रण संदेश प्रोटोकॉल (आईसीएमपी) समय से अधिक संदेश पैकेट (अर्थात स्रोत पते द्वारा निरुपित नोड) के प्रवर्तक को भेजा जाना चाहिए, राउटर को चुपचाप (फिर से सुरक्षा नीतियों के अनुसार) पैकेट छोड़ने के लिए कॉन्फ़िगर किया जा सकता है।
विशिष्ट राउटर कार्यान्वयन के आधार पर, जिस तालिका में गंतव्य पता देखा जाता है वह प्रयाजन तालिका (जिसे प्रयाजन सूचना आधार, आरआईबी भी कहा जाता है), या अलग अग्रेषण सूचना आधार (एफआईबी) हो सकता है जो पॉप्युलेट (अर्थात् लोड किया गया) हो। प्रयाजन कंट्रोल प्लेन द्वारा, किन्तु अग्रेषण प्लेन द्वारा बहुत अधिक गति पर लुक-अप के लिए उपयोग किया जाता है। गंतव्य की जांच करने से पहले या बाद में, अन्य विशेषताओं, जैसे स्रोत पता, आईपी प्रोटोकॉल पहचानकर्ता क्षेत्र, या प्रसारण नियंत्रण प्रोटोकॉल (टीसीपी) या उपयोगकर्ता डेटाग्राम प्रोटेकॉल (यूडीपी) पोर्ट संख्या के आधार पर पैकेट को छोड़ने के निर्णय लेने के लिए अन्य तालिकाओं से परामर्श किया जा सकता है।
अग्रेषण प्लेन कार्य अग्रेषण तत्व में चलते हैं।[1] उच्च-प्रदर्शन वाले राउटर में अधिकांश कई वितरित अग्रेषण तत्व होते हैं, जिससे राउटर समानांतर प्रसंस्करण के साथ प्रदर्शन को बढ़ाता है।
आउटगोइंग इंटरफ़ेस उपयुक्त डेटा लिंक प्रोटोकॉल में पैकेट को एनकैप्सुलेशन_ (नेटवर्किंग) करेगा। राउटर सॉफ़्टवेयर और इसकी कॉन्फ़िगरेशन के आधार पर, फ़ंक्शन, सामान्यतः आउटगोइंग इंटरफ़ेस पर प्रायुक्त होते हैं, विभिन्न पैकेट क्षेत्र सेट कर सकते हैं, जैसे विभेदित सेवाओं द्वारा उपयोग किए जाने वाले विभेदित सेवा क्षेत्र।
सामान्य तौर पर, इनपुट इंटरफ़ेस से आउटपुट इंटरफ़ेस पर न्यूनतम संशोधन के साथ कपड़े के माध्यम से सीधे आउटपुट इंटरफ़ेस तक जाने को राउटर का तेज़ पथ कहा जाता है। यदि पैकेट को विभाजन या एन्क्रिप्शन जैसे महत्वपूर्ण प्रसंस्करण की आवश्यकता होती है, तो यह धीमे रास्ते पर जा सकता है, जिसे कभी-कभी राउटर का सर्विस प्लेन कहा जाता है। सेवा प्लेन उच्चतर स्तर की जानकारी के आधार पर अग्रेषण या प्रसंस्करण निर्णय ले सकते हैं, जैसे पैकेट पेलोड में निहित वेब यूआरएल।
डेटा प्लेन
डेटा प्लेन सॉफ़्टवेयर का वह भाग है जो डेटा अनुरोधों को संसाधित करता है।[2] इसके विपरीत, प्लेन नियंत्रण सॉफ्टवेयर का वह भाग है जो डेटा प्लेन को कॉन्फ़िगर और बंद कर देता है।[3] कंट्रोल प्लेन से डेटा प्लेन का वैचारिक पृथक्करण वर्षों से किया जा रहा है।[3] प्रारंभिक उदाहरण यूनिक्स है, जहां मूल फ़ाइल संचालन खुले हैं, नियंत्रण तल के लिए बंद हैं और डेटा तल के लिए पढ़ते हैं, लिखते हैं।[4]
सॉफ्टवेयर प्रोग्रामिंग में कंट्रोल प्लेन से डेटा प्लेन का वैचारिक पृथक्करण पैकेट बदली क्षेत्र में उपयोगी सिद्ध हुआ है, जहाँ इसकी उत्पत्ति हुई थी। कंप्यूटर नेटवर्क में, डेटा प्लेन को कभी-कभी अग्रेषण प्लेन के रूप में संदर्भित किया जाता है, क्योंकि यह चिंताओं को अलग करता है: डेटा प्लेन को प्रोसेसिंग की गति और सरलता और नियमितता के लिए अनुकूलित किया जाता है। कंप्यूटर विन्यास, नीतियों को संभालने, असाधारण स्थितियों को संभालने और डेटा प्लेन प्रोसेसिंग को सामान्य रूप से सुगम बनाने और सरल बनाने के लिए नियंत्रण प्लेन को अनुकूलित किया गया है।[5][6]
रूटर अग्रेषण प्रदर्शन में समस्या
विक्रेता विशिष्ट बाजारों के लिए राउटर उत्पादों को डिजाइन करते हैं। घरेलू उपयोग के लिए लक्षित राउटर का डिज़ाइन, संभवतः कई पीसी और वीओआईपी टेलीफोनी का समर्थन करता है, जितना संभव हो उतना कम लागत रखकर संचालित होता है। ऐसे राउटर में, कोई अलग अग्रेषण फ़ैब्रिक नहीं होता है, और मुख्य प्रोसेसर में और मुख्य प्रोसेसर से बाहर केवल एक सक्रिय अग्रेषण पथ होता है।
अधिक मांग वाले अनुप्रयोगों के लिए राउटर अपने अग्रेषण प्लेनों में उच्च थ्रूपुट प्राप्त करने के लिए अधिक लागत और जटिलता स्वीकार करते हैं।
कई डिज़ाइन कारक राउटर अग्रेषण प्रदर्शन को प्रभावित करते हैं:
- डेटा लिंक लेयर प्रोसेसिंग और पैकेट निकालना
- पैकेट हेडर को डिकोड करना
- पैकेट हेडर में गंतव्य पता देख रहे हैं
- पैकेट में अन्य क्षेत्रों का विश्लेषण
- कपड़े के माध्यम से पैकेट भेजना प्रवेश और निकास इंटरफेस को आपस में जोड़ता है
- इग्रेस इंटरफेस पर प्रोसेसिंग और डेटा लिंक एनकैप्सुलेशन
राउटर में या अधिक प्रोसेसर हो सकते हैं। यूनिप्रोसेसर डिज़ाइन में, ये प्रदर्शन पैरामीटर न केवल प्रोसेसर की गति से प्रभावित होते हैं, किन्तु प्रोसेसर के लिए प्रतिस्पर्धा से भी प्रभावित होते हैं। उच्च-प्रदर्शन राउटर में निश्चित रूप से कई प्रसंस्करण तत्व होते हैं, जो सामान्य-उद्देश्य प्रोसेसर चिप्स या विशेष अनुप्रयोग-विशिष्ट एकीकृत सर्किट (एएसआईसी) हो सकते हैं।
बहुत उच्च प्रदर्शन वाले उत्पादों में प्रत्येक इंटरफ़ेस कार्ड पर कई प्रसंस्करण तत्व होते हैं। ऐसे डिजाइनों में, मुख्य प्रोसेसर अग्रेषण में भाग नहीं लेता है, किन्तु केवल नियंत्रण प्लेन और प्रबंधन प्रसंस्करण में भाग लेता है।
बेंचमार्किंग प्रदर्शन
इंटरनेट इंजीनियरिंग टास्क फोर्स में, संचालन और रखरखाव क्षेत्र में दो कार्यकारी समूह प्रदर्शन के पहलुओं से निपटते हैं। इंटरप्रोवाइडर परफॉरमेंस मेजरमेंट (IPPM) समूह, जैसा कि इसके नाम से पता चलता है, सेवाओं के परिचालन मापन पर ध्यान केंद्रित करता है। बेंचमार्किंग वर्किंग ग्रुप (BMWG) के प्रांत एकल राउटर, या राउटर के संकीर्ण रूप से परिभाषित सिस्टम पर प्रदर्शन माप हैं।
RFC 2544 प्रमुख BMWG दस्तावेज़ है।[7] क्लासिक RFC 2544 बेंचमार्क परिभाषित लोड के इनपुट के लिए आधे राउटर (अर्थात्, डिवाइस अंडर टेस्ट (DUT)) पोर्ट का उपयोग करता है, और उस समय को मापता है जिस पर आउटपुट पोर्ट पर दिखाई देता है।
अग्रेषण सूचना आधार डिजाइन
मूल रूप से, सभी गंतव्यों को RIB में देखा गया था। राऊटर को गति देने में संभवतः पहला कदम मुख्य मेमोरी में अलग RIB और FIB होना था, FIB के साथ, सामान्यतः RIB की तुलना में कम प्रविष्टियों के साथ, तेज़ गंतव्य लुकअप के लिए आयोजित किया जा रहा था। इसके विपरीत, प्रयाजन प्रोटोकॉल द्वारा कुशल अद्यतन के लिए RIB को अनुकूलित किया गया था।
शुरुआती यूनिप्रोसेसिंग राउटर सामान्यतः FIB को हैश तालिका के रूप में व्यवस्थित करते हैं, जबकि RIB लिंक की गई सूची हो सकती है। कार्यान्वयन के आधार पर, FIB में RIB की तुलना में कम प्रविष्टियाँ हो सकती हैं, या समान संख्या हो सकती है।
जब राउटर में अलग-अलग अग्रेषण प्रोसेसर होने लगे, तो इन प्रोसेसर में सामान्यतः मुख्य प्रोसेसर की तुलना में बहुत कम मेमोरी होती थी, जैसे कि अग्रेषण प्रोसेसर केवल सबसे अधिक इस्तेमाल किए जाने वाले रूट को होल्ड कर सकता था। शुरुआती सिस्को एजीएस+ और 7000 पर, उदाहरण के लिए, अग्रेषण प्रोसेसर कैश लगभग 1000 रूट प्रविष्टियां रख सकता था। उद्यम में, यह अधिकांश काफी अच्छी तरह से काम करेगा, क्योंकि 1000 से कम सर्वर या अन्य लोकप्रिय गंतव्य सबनेट थे। चूँकि, ऐसा कैश सामान्य इंटरनेट प्रयाजन के लिए बहुत छोटा था। जब गंतव्य कैश में नहीं था तो अलग-अलग राउटर डिज़ाइन अलग-अलग तरीकों से व्यवहार करते थे।
कैश मिस मुद्दे
कैश मिस स्थिति के परिणामस्वरूप पैकेट को मुख्य प्रोसेसर में वापस भेजा जा सकता है, जिसे धीमी गति से देखा जा सकता है जिसकी पूर्ण प्रयाजन टेबल तक पहुंच थी। राउटर डिज़ाइन के आधार पर, कैश मिस होने से तेज़ हार्डवेयर कैश या मुख्य मेमोरी में तेज़ कैश का अपडेट हो सकता है। कुछ डिजाइनों में, कैश मिस के लिए फास्ट कैश को अमान्य करना, मुख्य प्रोसेसर के माध्यम से कैश मिस करने वाले पैकेट को भेजना और फिर कैश को नई तालिका के साथ फिर से भरना था जिसमें मिस का कारण बनने वाला गंतव्य शामिल था। यह दृष्टिकोण वर्चुअल मेमोरी वाले ऑपरेटिंग सिस्टम के समान है, जो भौतिक मेमोरी में सबसे हाल ही में उपयोग की जाने वाली जानकारी रखता है।
जैसे-जैसे मेमोरी की लागत कम होती गई और प्रदर्शन की ज़रूरतें बढ़ती गईं, FIBs उभरे जिनमें RIB के समान ही रूट प्रविष्टियाँ थीं, किन्तु तेज़ अपडेट के बजाय तेज़ लुकअप की व्यवस्था की। जब भी कोई RIB प्रविष्टि बदली जाती है, राउटर संबंधित FIB प्रविष्टि को बदल देता है।
एफआईबी डिजाइन विकल्प
उच्च-प्रदर्शन वाले FIB विशेष एल्गोरिदम और हार्डवेयर के कार्यान्वयन-विशिष्ट संयोजनों के साथ अपनी गति प्राप्त करते हैं।
सॉफ्टवेयर
FIB लुकअप के लिए विभिन्न खोज एल्गोरिदम का उपयोग किया गया है। जबकि जाने-माने सामान्य-उद्देश्य डेटा संरचनाओं का पहली बार उपयोग किया गया था, जैसे कि हैश टेबल, विशेष एल्गोरिदम, आईपी पते के लिए अनुकूलित, उभरा। वे सम्मिलित करते हैं:
- बाइनरी ट्री
- मूलांक वृक्ष
- चौतरफा कोशिश
- पेट्रीसिया का पेड़[8]
मल्टी-कोर (कंप्यूटिंग) आर्किटेक्चर का उपयोग सामान्यतः उच्च-प्रदर्शन नेटवर्किंग सिस्टम को प्रायुक्त करने के लिए किया जाता है। ये प्लेटफ़ॉर्म सॉफ़्टवेयर आर्किटेक्चर के उपयोग की सुविधा प्रदान करते हैं जिसमें सिस्टम थ्रूपुट को अधिकतम करने के लिए समर्पित कोर पर तेज़ पथ वातावरण के भीतर उच्च-प्रदर्शन पैकेट प्रसंस्करण किया जाता है। रन-टू-कंप्लीशन मॉडल OS ओवरहेड और विलंबता को कम करता है।[9]
हार्डवेयर
तेजी से रैम के विभिन्न रूपों और अंततः मूल सामग्री-एड्रेसेबल मेमोरी (सीएएम) का उपयोग लुकअप को गति देने के लिए किया गया था। सीएएम, जबकि परत 2 स्विच में उपयोगी है, जो निश्चित-लंबाई वाले मैक पतों की अपेक्षाकृत छोटी संख्या को देखने के लिए आवश्यक है, चर-लंबाई प्रयाजन उपसर्ग वाले आईपी पतों के साथ सीमित उपयोगिता थी (वर्गहीन इंटर - डोमेन प्रयाजन देखें)। टर्नरी सीएएम (सीएएम), जबकि महंगा है, खुद को चर-लंबाई उपसर्ग लुकअप के लिए उधार देता है।[10] फारवर्डर लुकअप डिज़ाइन की चुनौतियों में से है आवश्यक विशेष मेमोरी की मात्रा को कम करना, और मेमोरी द्वारा उपभोग की जाने वाली शक्ति को कम करना।[11]
वितरित अग्रेषण
स्पीडिंग राउटर में अगला कदम मुख्य प्रोसेसर से अलग विशेष अग्रेषण प्रोसेसर का होना था। अभी भी ही रास्ता था, किन्तु अग्रेषण को अब प्रोसेसर में नियंत्रण के साथ प्रतिस्पर्धा नहीं करनी पड़ी। फास्ट प्रयाजन प्रोसेसर में सामान्यतः छोटा FIB होता है, जिसमें हार्डवेयर मेमोरी (जैसे, स्थिर रैंडम-एक्सेस मेमोरी (SRAM)) होती है, जो मुख्य मेमोरी में FIB की तुलना में तेज़ और अधिक महंगी होती है। मुख्य मेमोरी सामान्यतः गतिशील रैंडम-एक्सेस मेमोरी (DRAM) थी।
जल्दी वितरित अग्रेषण
इसके बाद, राउटर में कई अग्रेषण तत्व होने लगे, जो उच्च गति वाली साझा बस के माध्यम से संचार करते थे[12] या साझा स्मृति के माध्यम से।[13] सिस्को ने साझा बसों का उपयोग तब तक किया जब तक कि वे संतृप्त नहीं हो गए, जबकि जुनिपर ने साझा मेमोरी को प्राथमिकता दी।[14] प्रत्येक अग्रेषण तत्व का अपना FIB था। उदाहरण के लिए, सिस्को 7500 पर वर्सेटाइल इंटरफ़ेस प्रोसेसर देखें[15] आखिरकार, साझा संसाधन अड़चन बन गया, साझा बस की गति की सीमा लगभग 2 मिलियन पैकेट प्रति सेकंड (एमपीपीएस) थी। इस अड़चन से क्रॉसबार के कपड़े टूट गए।
साझा पथ बाधा बन जाते हैं
जैसे-जैसे अग्रेषण बैंडविड्थ में वृद्धि हुई, यहां तक कि कैश मिस ओवरहेड के उन्मूलन के साथ, साझा पथ सीमित थ्रूपुट। जबकि राउटर में 16 अग्रेषण इंजन हो सकते हैं, यदि बस थी, तो समय में केवल पैकेट स्थानांतरण संभव था। कुछ विशेष मामले थे जहां अग्रेषण इंजन को पता चल सकता था कि आउटपुट इंटरफ़ेस फ़ॉरवर्डर कार्ड पर मौजूद तार्किक या भौतिक इंटरफ़ेस में से था, जैसे कि पैकेट प्रवाह पूरी तरह से फ़ॉरवर्डर के अंदर था। चूँकि, इस विशेष मामले में भी, पैकेट को बस से बाहर भेजना और बस से प्राप्त करना अधिकांश आसान होता था।
जबकि कुछ डिज़ाइनों ने कई साझा बसों के साथ प्रयोग किया, अंतिम दृष्टिकोण टेलीफोन स्विच से क्रॉसबार स्विच मॉडल को अनुकूलित करना था, जिसमें प्रत्येक अग्रेषण इंजन के पास हर दूसरे अग्रेषण इंजन के लिए हार्डवेयर पथ था। अग्रेषण इंजनों की छोटी संख्या के साथ, क्रॉसबार अग्रेषण कपड़े उच्च-प्रदर्शन प्रयाजन के लिए व्यावहारिक और कुशल हैं। बंद नेटवर्क जैसे क्रॉसबार सिस्टम के लिए मल्टीस्टेज डिज़ाइन हैं।
यह भी देखें
- प्लेन नियंत्रण
- प्रबंधन प्लेन
- नेटवर्क प्रोसेसर
- नेटवर्क खोज इंजन
संदर्भ
- ↑ Forwarding and Control Element Separation (ForCES) Framework, RFC 3746, Network Working Group, April 2004
- ↑ Conran, Matt (2019-02-25). "Named data networking: Stateful forwarding plane for datagram delivery". Network World (in English). Retrieved 2019-10-15.
- ↑ 3.0 3.1 Do, Truong-Xuan; Kim, Younghan (2017-06-01). "वितरित गतिशीलता प्रबंधन पर मल्टीकास्ट श्रोताओं का समर्थन करने के लिए नियंत्रण और डेटा विमान पृथक्करण वास्तुकला". ICT Express. 3 (2): 90–95. doi:10.1016/j.icte.2017.06.001. ISSN 2405-9595.
- ↑ Bach, Maurice J. (1986). यूनिक्स ऑपरेटिंग सिस्टम का डिज़ाइन. Prentice-Hall. Bibcode:1986duos.book.....B.
- ↑ Ahmad, Ijaz; Namal, Suneth; Ylianttila, Mika; Gurtoz, Andrei (2015). "Security in Software Defined Networks: A Survey" (PDF). IEEE Communications Surveys & Tutorials. 17 (4): 2317–2342. doi:10.1109/COMST.2015.2474118.
- ↑ Xia, W.; Wen, Y.; Foh, C. H.; Niyato, D.; Xie, H. (2015). "सॉफ्टवेयर-परिभाषित नेटवर्किंग पर एक सर्वेक्षण". IEEE Communications Surveys & Tutorials. 17 (1): 27–51. doi:10.1109/COMST.2014.2330903.
- ↑ Methodology for Network Interconnect Devices, RFC 2544, S. Bradner & J. McQuade,March 1999
- ↑ Routing on Longest Matching Prefixes, ID, W. Doeringer 'et al.', IEEE/ACM Transactions on Networking,February 1996
- ↑ "6WINDGate Software Modules". 6WIND. Retrieved 14 August 2015.
- ↑ Efficient Mapping of Range Classifier into Ternary-CAM, IEEE Symposium on High-Speed Interconnects, H. Liu, August 2002
- ↑ Reducing TCAM Power Consumption and Increasing Throughput, IEEE Symposium on High-Speed Interconnects, R Panigrahy & S. Sharma,August 2002
- ↑ High Performance IP Forwarding Using Host Interface Peering, J. Touch et al.,Proc. 9th IEEE Workshop on Local and Metropolitan Area Networks (LANMAN),May 1998
- ↑ Shared Memory Multiprocessor Architectures for Software IP Routers, Y. Luo et al.,IEEE Transactions on Parallel and Distributed Systems,2003
- ↑ Juniper Networks Router Architecture,Juniper Networks Reference Guide: JUNOS Routing, Configuration, and Architecture, T. Thomas, Addison-Wesley Professional, 2003
- ↑ Hardware Architecture of the Cisco 7500 Router,Inside Cisco IOS Software Architecture (CCIE Professional Development, V. Bollapragada et al.,Cisco Press, 2000
