सुपर हार्वर्ड आर्किटेक्चर सिंगल-चिप कंप्यूटर
 | This article relies excessively on references to primary sources. (September 2010) (Learn how and when to remove this template message) |
सुपर हार्वर्ड आर्किटेक्चर सिंगल-चिप कंप्यूटर (SHARC) एनालॉग उपकरणों से एक उच्च प्रदर्शन फ़्लोटिंग-पॉइंट और फिक्स्ड-पॉइंट डीएसपी है। SHARC का उपयोग विभिन्न प्रकार के सिग्नल प्रोसेसिंग अनुप्रयोगों में किया जाता है, जिसमें ऑडियो प्रोसेसिंग से लेकर सिंगल-सीपीयू गाइडेड आर्टिलरी शेल से लेकर 1000-सीपीयू ओवर-द-होराइजन रडार प्रोसेसिंग कंप्यूटर शामिल हैं। मूल डिजाइन लगभग जनवरी 1994 का है।
SHARC प्रोसेसर आमतौर पर आस-पास के अन्य SHARC प्रोसेसर के लिए अच्छी संख्या में सीरियल लिंक रखने के लिए लक्षित होते हैं, जिनका उपयोग सममित मल्टीप्रोसेसिंग SMP के कम लागत वाले विकल्प के रूप में किया जाता है।
वास्तुकला
SHARC एक हार्वर्ड वास्तुकला शब्द सम्बोधन VLIW प्रोसेसर है; यह 8-बिट या 16-बिट मानों के बारे में कुछ नहीं जानता है क्योंकि प्रत्येक पते का उपयोग पूरे 32-बिट शब्द को इंगित करने के लिए किया जाता है, केवल एक ऑक्टेट नहीं। इस प्रकार यह न तो छोटा-अंत है और न ही बड़ा-अंत है, हालांकि एक संकलक या तो सम्मेलन का उपयोग कर सकता है यदि यह 64-बिट डेटा और/या एकाधिक 8-बिट या 16-बिट मानों को एक 32-बिट शब्द में पैक करने के लिए लागू करता है। सी में, वर्ण 32-बिट हैं क्योंकि वे मानक द्वारा सबसे छोटे पता योग्य शब्द हैं।
शब्द का आकार निर्देशों के लिए 48-बिट, पूर्णांकों के लिए 32-बिट और सामान्य फ़्लोटिंग-पॉइंट और विस्तारित फ़्लोटिंग-पॉइंट के लिए 40-बिट है। कोड और डेटा आम तौर पर ऑन-चिप मेमोरी से प्राप्त किए जाते हैं, जिसे उपयोगकर्ता को अलग-अलग शब्द आकार के क्षेत्रों में वांछित के रूप में विभाजित करना चाहिए। छोटे डेटा प्रकार व्यापक मेमोरी में संग्रहीत किए जा सकते हैं, बस अतिरिक्त स्थान बर्बाद कर रहे हैं। एक प्रणाली जो 40-बिट विस्तारित फ़्लोटिंग-पॉइंट का उपयोग नहीं करती है, ऑन-चिप मेमोरी को दो वर्गों में विभाजित कर सकती है, कोड के लिए 48-बिट और बाकी सब कुछ के लिए 32-बिट। अधिकांश मेमोरी से संबंधित सीपीयू निर्देश 48-बिट मेमोरी के सभी बिट्स तक नहीं पहुंच सकते हैं, लेकिन इस उद्देश्य के लिए एक विशेष 48-बिट रजिस्टर प्रदान किया जाता है। विशेष 48-बिट रजिस्टर को छोटे रजिस्टरों की एक जोड़ी के रूप में एक्सेस किया जा सकता है, जिससे सामान्य रजिस्टरों से और बाहर जाने की अनुमति मिलती है।
ऑफ-चिप मेमोरी का उपयोग SHARC के साथ किया जा सकता है। इस मेमोरी को केवल एक ही आकार के लिए कॉन्फ़िगर किया जा सकता है। यदि अपशिष्ट से बचने के लिए ऑफ-चिप मेमोरी को 32-बिट शब्दों के रूप में कॉन्फ़िगर किया गया है, तो कोड निष्पादन और विस्तारित फ़्लोटिंग-पॉइंट के लिए केवल ऑन-चिप मेमोरी का उपयोग किया जा सकता है। ऑपरेटिंग सिस्टम इस समस्या को हल करने के लिए ओवरल का उपयोग कर सकते हैं, निष्पादन के लिए आवश्यकतानुसार 48-बिट डेटा को ऑन-चिप मेमोरी में स्थानांतरित कर सकते हैं। इसके लिए प्रत्यक्ष मेमोरी एक्सेस डीएमए इंजन दिया गया है। बाहरी मेमोरी प्रबंधन इकाई एमएमयू के बिना ट्रू पेजिंग असंभव है।
SHARC में 32-बिट वर्ड-एड्रेस एड्रेस स्पेस है। शब्द आकार के आधार पर यह 16 जीबी, 20 जीबी, या 24 जीबी (8-बिट बाइट की सामान्य परिभाषा का उपयोग करके) है।
SHARC निर्देशों में 32-बिट तत्काल ऑपरेंड हो सकता है। इस ऑपरेंड के बिना निर्देश आम तौर पर एक साथ दो या दो से अधिक ऑपरेशन करने में सक्षम होते हैं। कई निर्देश सशर्त हैं, और असेंबली भाषा में शर्त के साथ पहले हो सकते हैं। x86 फ़्लैग रजिस्टर द्वारा प्रदान किए गए विकल्पों के समान कई शर्त विकल्प हैं।
दो देरी स्लॉट विलंब स्लॉट हैं। कूदने के बाद, कूदने के बाद के दो निर्देशों को सामान्य रूप से निष्पादित किया जाएगा।
SHARC प्रोसेसर में लूप कंट्रोल के लिए बिल्ट-इन सपोर्ट है। सामान्य ब्रांचिंग निर्देशों की आवश्यकता और लूप निकास से संबंधित सामान्य बहीखाता पद्धति से बचने के लिए 6 स्तरों तक का उपयोग किया जा सकता है।
SHARC के पास सामान्य प्रयोजन रजिस्टरों के दो पूर्ण सेट हैं। कोड तुरंत उनके बीच स्विच कर सकता है, जिससे किसी एप्लिकेशन और ऑपरेटिंग सिस्टम या दो थ्रेड्स के बीच तेज़ संदर्भ स्विच की अनुमति मिलती है।
