वेफर-स्तरीय पैकेजिंग

From Vigyanwiki
Revision as of 17:22, 30 June 2023 by Manidh (talk | contribs)
(diff) ← Older revision | Latest revision (diff) | Newer revision → (diff)
प्रिंटेड-सर्किट बोर्ड से जुड़ा वेफर-लेवल पैकेज

वेफर-लेवल पैकेजिंग (डब्लूएलपी) ऐसी प्रक्रिया है जहां पैकेजिंग (माइक्रोफैब्रिकेशन) घटक वेफर (इलेक्ट्रॉनिक्स) से पहले एकीकृत परिपथ (आईसी) से जुड़े होते हैं - जिस पर आईसी निर्मित होता है - वेफर डाइसिंग है। डब्ल्यूएसपी में, पैकेजिंग की ऊपरी और निचली परतें और सोल्डर बम्प्स एकीकृत परिपथ से जुड़े होते हैं, जबकि वे अभी भी वेफर में होते हैं। यह प्रक्रिया पारंपरिक प्रक्रिया से अलग है, जिसमें पैकेजिंग घटकों को जोड़ने से पहले वेफर को अलग-अलग परिपथ (पासा) में काटा जाता है।

डब्लूएलपी अनिवार्य रूप से वास्तविक चिप-स्केल पैकेज (सीएसपी) विधि है, क्योंकि परिणामी पैकेज व्यावहारिक रूप से डाई के समान आकार का होता है। वेफर-लेवल पैकेजिंग वेफर फैब, पैकेजिंग, टेस्ट और बर्न-इन के वेफर स्तर पर एकीकरण की अनुमति देता है जिससे सिलिकॉन स्टार्ट से लेकर ग्राहक शिपमेंट तक उपकरण द्वारा की जाने वाली निर्माण प्रक्रिया को कारगर बनाया जा सके। वर्तमान में वेफर-स्तरीय पैकेजिंग का कोई एकल उद्योग-मानक विधि नहीं है।

डब्लूएलपी का एक प्रमुख अनुप्रयोग क्षेत्र आकार की बाधाओं के कारण स्मार्टफोन हैं। उदाहरण के लिए, एप्पल आईफोन 5 में कम से कम ग्यारह अलग-अलग डब्लूएलपी हैं, सैमसंग गैलेक्सी एस 3 में छह डब्लूएलपी हैं और एचटीसी वन एक्स में सात हैं। स्मार्टफ़ोन में डब्लूएलपी प्रदान किए गए कार्यों में सेंसर, पावर प्रबंधन, वायरलेस आदि सम्मिलित हैं।[1] वास्तव में, वर्तमान में यह प्रवाद उड़ी थी कि आईफोन 7 पतला और हल्का मॉडल प्राप्त करने के लिए फैन-आउट वेफर-लेवल पैकेजिंग प्रणाली का उपयोग करेगा।[2][3]

वेफर-लेवल चिप स्केल पैकेजिंग (डब्ल्यूएल-सीएसपी) वर्तमान में बाजार में उपलब्ध सबसे छोटा पैकेज है और ओएसएटी (आउटसोर्स सेमीकंडक्टर असेंबली एंड टेस्ट) कंपनियों द्वारा निर्मित है, जैसे एएसई ग्रुप (एडवांस्ड सेमीकंडक्टर इंजीनियरिंग (एएसई)।[4] डब्ल्यूएल-सीएसपी याडब्ल्यूएलसीएसपी पैकेज पुनर्वितरण परत (आरडीएल, इंटरपोजर या आई/ओ पिच) के साथ डाई पर पिन या संपर्कों को पुनर्व्यवस्थित करने के लिए सिर्फ एक ख़ाली डाई (एकीकृत परिपथ) है जिससे वे अधिक बड़े हो सकें और पर्याप्त दूरस्थी हो जिससे उन्हें बॉल ग्रिड ऐरे (बीजीए) पैकेज की तरह ही संभाला जा सके।[5]

वेफर लेवल पैकेजिंग दो प्रकार की होती है: फैन-इन और फैन-आउट। फैन-इन डब्ल्यूएलसीएसपी पैकेज में इंटरपोज़र होता है जो डाई के समान आकार का होता है, जबकि फैन-आउट डब्ल्यूएलसीएसपी पैकेज में एक इंटरपोज़र होता है जो डाई से बड़ा होता है, पारंपरिक बीजीए पैकेज के समान अंतर यह है कि इंटरपोज़र बनाया गया है अंतर यह है कि इंटरपोजर सीधे डाई के ऊपर बनाया जाता है, इसके अतिरिक्त डाई को इससे जोड़ा जाता है और फ्लिप चिप विधि का उपयोग करके प्रवाहित किया जाता है। फैन-इन डब्ल्यूएलसीएसपी पैकेज में भी यह सच है।[6][7] दोनों ही स्थितियों में इसके इंटरपोजर के साथ डाई को इपॉक्सी जैसी एन्कैप्सुलेटिंग सामग्री में आवरण किया जा सकता है।

फरवरी 2015 में यह पता चला कि डब्ल्यूएलसीएसपी में डब्ल्यूएल-सीएसपी चिप में फ्लैशट्यूब या जेनोन (या लॉन्गवेव प्रकाश की कोई अन्य चमकदार चमक) के साथ समस्या थी जो चिप के अंदर प्रकाश विद्युत प्रभाव को प्रेरित करती थी।[8] इस प्रकार, वेफर-लेवल पैकेजिंग के साथ अत्यंत उज्ज्वल प्रकाश के संपर्क में आने के संबंध में सावधानीपूर्वक विचार करने की आवश्यकता होती है।

यह भी देखें

संदर्भ

  1. Korczynski, Ed (May 5, 2014). "भविष्य के मोबाइल सिस्टम के लिए आईसी की वेफर-लेवल पैकेजिंग". Semiconductor Manufacturing & Design Community. Archived from the original on August 16, 2018. Retrieved September 24, 2018.
  2. By Aaron Mamiit, Tech Times. “Apple Wants a Slimmer iPhone 7 and Will Reportedly Use Fan-Out Packaging Technology.” April 1, 2016. Retrieved April 8, 2016.
  3. By Yoni Heisler, BGR. “Report details new tech Apple is using to make the iPhone 7 thinner and lighter.” March 31, 2016. Retrieved April 14, 2016.
  4. By Mark LaPedus, Semiconductor Engineering. “Fan-Out Packaging Gains Steam.” November 23, 2015. Retrieved May 23, 2016.
  5. https://www.nxp.com/docs/en/application-note/AN3846.pdf[bare URL PDF]
  6. "आँकड़े ChipPAC - वेफर लेवल CSP (WLCSP) - एक FIWLP तकनीक". www.statschippac.com.
  7. "WLCSP अवलोकन, बाजार और अनुप्रयोग". November 11, 2018.
  8. By Leon Spencer, ZDNet. “Raspberry Pi 2 power crashes when exposed to xenon flash.” February 9, 2015. Retrieved February 5, 2016.


अग्रिम पठन

  • Shichun Qu; Yong Liu (2014). Wafer-Level Chip-Scale Packaging: Analog and Power Semiconductor Applications. Springer. ISBN 978-1-4939-1556-9.