ग्राफ़िक्स प्रसंस्करण इकाइयों पर सामान्य प्रयोजन कंप्यूटिंग

From Vigyanwiki


ग्राफ़िक्स प्रोसेसिंग युनिट (जीपीजीपीयू, या कम अक्सर जीपीजीपी) पर सामान्य प्रयोजन कंप्यूटिंग एक ग्राफिक्स सेंट्रल प्रोसेसिंग यूनिटजीपीयू) का उपयोग है, जो आम तौर पर केवल कंप्यूटर चित्रलेख के लिए गणना संभालती है, पारंपरिक रूप से केंद्रीय प्रसंस्करण इकाई द्वारा नियंत्रित अनुप्रयोगों में गणना करने के लिए ( CPU)।[1][2][3][4] एक कंप्यूटर में एकाधिक वीडियो कार्ड या बड़ी संख्या में ग्राफ़िक्स चिप्स का उपयोग, ग्राफ़िक्स प्रोसेसिंग की पहले से ही समानांतर प्रकृति को और भी समानांतर कर देता है।[5] अनिवार्य रूप से, जीपीजीपीयू ग्राफ़िक्स पाइपलाइन एक या अधिक जीपीयू और सीपीयू के बीच एक प्रकार की समानांतर कंप्यूटिंग है जो डेटा का विश्लेषण करती है जैसे कि यह छवि या अन्य ग्राफिक रूप में हो। जबकि जीपीयू कम आवृत्तियों पर काम करते हैं, उनमें आम तौर पर मल्टी-कोर प्रोसेसर की संख्या कई गुना होती है। इस प्रकार, जीपीयू पारंपरिक सीपीयू की तुलना में प्रति सेकंड कहीं अधिक चित्र और ग्राफिकल डेटा संसाधित कर सकता है। डेटा को ग्राफ़िकल रूप में माइग्रेट करना और फिर उसे स्कैन और विश्लेषण करने के लिए GPU का उपयोग करना एक बड़ा स्पीडअप बना सकता है।

जीपीजीपीयू पाइपलाइनों को 21वीं सदी की शुरुआत में ग्राफ़िक्स प्रसंस्करण (उदाहरण के लिए बेहतर शेडर्स के लिए) के लिए विकसित किया गया था। ये पाइपलाइनें वैज्ञानिक कंप्यूटिंग आवश्यकताओं के लिए उपयुक्त पाई गईं और तब से इन्हें इस दिशा में विकसित किया गया है।

इतिहास

सिद्धांत रूप में, जोड़, गुणा और अन्य गणितीय कार्यों सहित किसी भी मनमाने ढंग से बूलियन फ़ंक्शन को तर्क ऑपरेटरों के कार्यात्मक पूर्णता सेट से बनाया जा सकता है। 1987 में, कॉनवे का गेम ऑफ लाइफ बिट वैक्टर पर टिल तिल के एक विशेष अनुक्रम को लागू करने के लिए बन जाता है नामक प्रारंभिक स्ट्रीम प्रोसेसिंग का उपयोग करके सामान्य प्रयोजन कंप्यूटिंग के पहले उदाहरणों में से एक बन गया।[6] ग्राफिक्स प्रोसेसर पर प्रोग्रामेबल शेडर्स और तैरनेवाला स्थल सपोर्ट दोनों के आगमन के साथ, 2001 के बाद जीपीयू पर सामान्य प्रयोजन कंप्यूटिंग अधिक व्यावहारिक और लोकप्रिय हो गई। विशेष रूप से, मैट्रिक्स (गणित) और/या वेक्टर (गणित और भौतिकी) से जुड़ी समस्याएं – विशेष रूप से दो-, तीन-, या चार-आयामी वैक्टर – को GPU में अनुवाद करना आसान था, जो उन प्रकारों पर मूल गति और समर्थन के साथ कार्य करता है। जीपीजीपीयू के लिए एक महत्वपूर्ण मील का पत्थर वर्ष 2003 था जब दो अनुसंधान समूहों ने स्वतंत्र रूप से जीपीयू पर सामान्य रैखिक बीजगणित समस्याओं के समाधान के लिए जीपीयू-आधारित दृष्टिकोण की खोज की जो सीपीयू की तुलना में तेजी से चलते थे।[7][8] जीपीयू को सामान्य प्रयोजन प्रोसेसर के रूप में उपयोग करने के इन शुरुआती प्रयासों के लिए ग्राफिक्स प्राइमेटिव के संदर्भ में कम्प्यूटेशनल समस्याओं को सुधारने की आवश्यकता थी, जैसा कि ग्राफिक्स प्रोसेसर, ओपनजीएल और डायरेक्टएक्स के लिए दो प्रमुख एपीआई द्वारा समर्थित है। इस बोझिल अनुवाद को सामान्य प्रयोजन प्रोग्रामिंग भाषाओं और एपीआई जैसे लिब श/रैपिडमाइंड, ब्रुकजीपीयू और एक्सेलेरेटर के आगमन से रोका गया था।[9][10][11] इसके बाद एनवीडिया का CUDA आया, जिसने प्रोग्रामर्स को अधिक सामान्य उच्च-प्रदर्शन कंप्यूटिंग अवधारणाओं के पक्ष में अंतर्निहित ग्राफिकल अवधारणाओं को अनदेखा करने की अनुमति दी।[12] नई, हार्डवेयर-विक्रेता-स्वतंत्र पेशकशों में Microsoft का DirectCompute और Apple/Khronos Group का OpenCL शामिल हैं।[12] इसका मतलब यह है कि आधुनिक जीपीजीपीयू पाइपलाइन डेटा को ग्राफिकल रूप में पूर्ण और स्पष्ट रूपांतरण की आवश्यकता के बिना जीपीयू की गति का लाभ उठा सकती है।

GPGPU.org के संस्थापक मार्क हैरिस ने GPGPU शब्द गढ़ा।

कार्यान्वयन

कोई भी भाषा जो सीपीयू पर चल रहे कोड को रिटर्न वैल्यू के लिए जीपीयू शेडर को पोल करने की अनुमति देती है, एक जीपीजीपीयू फ्रेमवर्क बना सकती है। समानांतर कंप्यूटिंग के लिए प्रोग्रामिंग मानकों में ओपनसीएल (विक्रेता-स्वतंत्र), ओपनएसीसी, ओपनएमपी और ओपनएचएमपीपी शामिल हैं।

As of 2016, ओपनसीएल प्रमुख ओपन सामान्य प्रयोजन जीपीयू कंप्यूटिंग भाषा है, और क्रोनोस समूह द्वारा परिभाषित एक खुला मानक है।[citation needed] ओपनसीएल एक क्रॉस-प्लेटफॉर्म जीपीजीपीयू प्लेटफॉर्म प्रदान करता है जो सीपीयू पर डेटा समानांतर गणना का अतिरिक्त समर्थन करता है। ओपनसीएल इंटेल, एएमडी, एNVIDIA  और एआरएम प्लेटफार्मों पर सक्रिय रूप से समर्थित है। ख्रोनोस ग्रुप ने SYCL को भी मानकीकृत और कार्यान्वित किया है, जो शुद्ध C++11 पर आधारित एकल-स्रोत डोमेन विशिष्ट एम्बेडेड भाषा के रूप में OpenCL के लिए एक उच्च-स्तरीय प्रोग्रामिंग मॉडल है।

प्रमुख स्वामित्व ढांचा एनवीडिया सीयूडीए है।[13] एनवीडिया ने 2006 में CUDA, एक सॉफ्टवेयर डेवलपमेंट किट (एसडीके) और अप्लिकेशन प्रोग्रामिंग अंतरफलक (एपीआई) लॉन्च किया, जो GeForce 8 श्रृंखला और बाद के जीपीयू पर निष्पादन के लिए एल्गोरिदम को कोड करने के लिए प्रोग्रामिंग भाषा सी (प्रोग्रामिंग भाषा) का उपयोग करने की अनुमति देता है।

2016 में लॉन्च किया गया ROCm, CUDA के लिए AMD की ओपन-सोर्स प्रतिक्रिया है। 2022 तक, सुविधाओं के मामले में यह CUDA के बराबर है, और इसमें अभी भी उपभोक्ता समर्थन का अभाव है।

OpenVIDIA को 2003-2005 के बीच टोरंटो विश्वविद्यालय में विकसित किया गया था,[14] एनवीडिया के सहयोग से।

Altimesh द्वारा बनाया गया Altimesh हाइब्रिडाइज़र सामान्य इंटरमीडिएट भाषा को CUDA बायनेरिज़ में संकलित करता है।[15][16] यह जेनरिक और वर्चुअल फ़ंक्शंस का समर्थन करता है।[17] डिबगिंग और प्रोफाइलिंग को विजुअल स्टूडियो और एनसाइट के साथ एकीकृत किया गया है।[18] यह विज़ुअल स्टूडियो मार्केटप्लेस पर विज़ुअल स्टूडियो एक्सटेंशन के रूप में उपलब्ध है।

Microsoft ने DirectCompute GPU कंप्यूटिंग API पेश किया, जिसे DirectX 11 API के साथ जारी किया गया।Alea GPU,[19] क्वांटएलिया द्वारा निर्मित,[20] Microsoft .NET भाषाओं के लिए देशी GPU कंप्यूटिंग क्षमताओं का परिचय F शार्प (प्रोग्रामिंग भाषा)|F#[21] और सी शार्प (प्रोग्रामिंग भाषा)|सी#। एलिया जीपीयू प्रतिनिधियों और स्वचालित मेमोरी प्रबंधन का उपयोग करके जीपीयू समानांतर-के लिए और समानांतर समुच्चय पर आधारित एक सरलीकृत जीपीयू प्रोग्रामिंग मॉडल भी प्रदान करता है।[22] MATLAB समानांतर कंप्यूटिंग टूलबॉक्स और MATLAB वितरित कंप्यूटिंग सर्वर का उपयोग करके GPGPU त्वरण का समर्थन करता है,[23] और जैकेट (सॉफ़्टवेयर) जैसे तृतीय-पक्ष पैकेज।

जीपीजीपीयू प्रसंस्करण का उपयोग भौतिकी इंजनों द्वारा न्यूटोनियन भौतिकी का अनुकरण करने के लिए भी किया जाता है,[24]और व्यावसायिक कार्यान्वयन में हॉक (सॉफ्टवेयर) | हॉक फिजिक्स, एफएक्स और फिजएक्स शामिल हैं, दोनों का उपयोग आमतौर पर कंप्यूटर और वीडियो गेम के लिए किया जाता है।

C++ एक्सेलेरेटेड मैसिव पैरेललिज्म (C++ AMP) एक लाइब्रेरी है जो GPU पर डेटा-समानांतर हार्डवेयर का उपयोग करके C++ कोड के निष्पादन को तेज करती है।

मोबाइल कंप्यूटर

मोबाइल जीपीयू की बढ़ती शक्ति की प्रवृत्ति के कारण, सामान्य प्रयोजन प्रोग्रामिंग प्रमुख मोबाइल ऑपरेटिंग सिस्टम चलाने वाले मोबाइल उपकरणों पर भी उपलब्ध हो गई है।

Google Android (ऑपरेटिंग सिस्टम) 4.2 ने मोबाइल डिवाइस GPU पर RenderScript कोड चलाने को सक्षम किया।[25] ऐप्पल इंक ने आईओएस अनुप्रयोगों के लिए मालिकाना धातु (एपीआई) एपीआई पेश किया, जो ऐप्पल के जीपीयू कंप्यूट शेडर्स के माध्यम से मनमाना कोड निष्पादित करने में सक्षम है।

हार्डवेयर समर्थन

कंप्यूटर वीडियो कार्ड विभिन्न विक्रेताओं, जैसे एनवीडिया, एएमडी द्वारा निर्मित किए जाते हैं। ऐसे विक्रेताओं के कार्ड पूर्णांक और तैरनेवाला स्थल प्रारूप (32-बिट और 64-बिट) जैसे डेटा-प्रारूप समर्थन को लागू करने में भिन्न होते हैं। ग्राफिक कार्ड की विभिन्न विशेषताओं को एक सरल शेडर मॉडल संस्करण संख्या (1.0, 2.0, 3.0, आदि) में रैंक करने में मदद करने के लिए माइक्रोसॉफ्ट ने एक उच्च-स्तरीय शेडिंग भाषा#शेडर मॉडल तुलना मानक पेश किया।

पूर्णांक संख्या

प्री-डायरेक्टएक्स 9 वीडियो कार्ड केवल पैलेट (कंप्यूटिंग) या पूर्णांक रंग प्रकारों का समर्थन करते हैं। विभिन्न प्रारूप उपलब्ध हैं, प्रत्येक में एक लाल तत्व, एक हरा तत्व और एक नीला तत्व शामिल है।[citation needed] कभी-कभी पारदर्शिता के लिए उपयोग करने के लिए एक और अल्फा मान जोड़ा जाता है। सामान्य प्रारूप हैं:

  • प्रति पिक्सेल 8 बिट्स - कभी-कभी पैलेट मोड, जहां प्रत्येक मान किसी अन्य प्रारूप में निर्दिष्ट वास्तविक रंग मान के साथ तालिका में एक सूचकांक होता है। कभी-कभी लाल के लिए तीन बिट, हरे के लिए तीन बिट और नीले के लिए दो बिट होते हैं।
  • 16 बिट प्रति पिक्सेल - आमतौर पर बिट्स को लाल के लिए पांच बिट्स, हरे के लिए छह बिट्स और नीले के लिए पांच बिट्स के रूप में आवंटित किया जाता है।
  • 24 बिट प्रति पिक्सेल - लाल, हरे और नीले प्रत्येक के लिए आठ बिट हैं।
  • 32 बिट प्रति पिक्सेल - लाल, हरा, नीला और अल्फा कंपोजिटिंग में से प्रत्येक के लिए आठ बिट हैं।

फ़्लोटिंग-पॉइंट नंबर

शुरुआती फिक्स्ड समारोह या सीमित प्रोग्रामयोग्यता ग्राफिक्स (यानी, डायरेक्टएक्स 8.1-अनुपालक जीपीयू तक और इसमें शामिल) के लिए यह पर्याप्त था क्योंकि यह डिस्प्ले में उपयोग किया जाने वाला प्रतिनिधित्व भी है। इस प्रतिनिधित्व की कुछ सीमाएँ हैं। पर्याप्त ग्राफ़िक्स प्रसंस्करण शक्ति को देखते हुए ग्राफ़िक्स प्रोग्रामर भी उच्च-गतिशील-रेंज इमेजिंग जैसे प्रभाव प्राप्त करने के लिए फ्लोटिंग पॉइंट डेटा प्रारूप जैसे बेहतर प्रारूपों का उपयोग करना चाहेंगे। कई GPGPU अनुप्रयोगों को फ़्लोटिंग पॉइंट सटीकता की आवश्यकता होती है, जो DirectX 9 विनिर्देश के अनुरूप वीडियो कार्ड के साथ आते हैं।

DirectX 9 शेडर मॉडल 2.x ने दो सटीक प्रकारों के समर्थन का सुझाव दिया: पूर्ण और आंशिक सटीकता। पूर्ण परिशुद्धता समर्थन या तो FP32 या FP24 (फ़्लोटिंग पॉइंट 32- या 24-बिट प्रति घटक) या इससे अधिक हो सकता है, जबकि आंशिक परिशुद्धता FP16 थी। ATI Technologies|ATI की Radeon R300 श्रृंखला के GPU ने केवल प्रोग्रामेबल फ्रैगमेंट पाइपलाइन में FP24 परिशुद्धता का समर्थन किया (हालाँकि FP32 वर्टेक्स प्रोसेसर में समर्थित था) जबकि Nvidia की GeForce FX श्रृंखला FP16 और FP32 दोनों का समर्थन करती थी; अन्य विक्रेताओं जैसे S3 ग्राफ़िक्स और XGI टेक्नोलॉजी ने FP24 तक के प्रारूपों के मिश्रण का समर्थन किया।

एनवीडिया जीपीयू पर फ़्लोटिंग पॉइंट का कार्यान्वयन अधिकतर IEEE फ़्लोटिंग-पॉइंट मानक के अनुरूप है; हालाँकि, यह सभी विक्रेताओं के लिए सच नहीं है।[26] इसका शुद्धता पर प्रभाव पड़ता है जिसे कुछ वैज्ञानिक अनुप्रयोगों के लिए महत्वपूर्ण माना जाता है। जबकि 64-बिट फ्लोटिंग पॉइंट वैल्यू (डबल प्रिसिजन फ्लोट) आमतौर पर सीपीयू पर उपलब्ध हैं, ये जीपीयू पर सार्वभौमिक रूप से समर्थित नहीं हैं। कुछ जीपीयू आर्किटेक्चर आईईईई अनुपालन का त्याग करते हैं, जबकि अन्य में दोहरी परिशुद्धता का अभाव होता है। जीपीयू पर दोहरे परिशुद्धता फ़्लोटिंग पॉइंट मानों का अनुकरण करने के प्रयास हुए हैं; हालाँकि, स्पीड ट्रेडऑफ़ पहली बार में कंप्यूटिंग को GPU पर लोड करने के किसी भी लाभ को नकार देता है।[27]


वेक्टरीकरण

जीपीयू पर अधिकांश ऑपरेशन वेक्टरकृत तरीके से संचालित होते हैं: एक ऑपरेशन एक साथ चार मानों पर किया जा सकता है। उदाहरण के लिए, यदि एक रंग ⟨R1, G1, B1⟩ को दूसरे रंग से संशोधित किया जाना है ⟨R2, G2, B2⟩, GPU परिणामी रंग उत्पन्न कर सकता है ⟨R1*R2, G1*G2, B1*B2⟩ एक ऑपरेशन में. यह कार्यक्षमता ग्राफ़िक्स में उपयोगी है क्योंकि लगभग हर बुनियादी डेटा प्रकार एक वेक्टर (या तो 2-, 3-, या 4-आयामी) है।[citation needed] उदाहरणों में शीर्ष, रंग, सामान्य वेक्टर और बनावट निर्देशांक शामिल हैं। कई अन्य एप्लिकेशन इसका अच्छा उपयोग कर सकते हैं, और उनके उच्च प्रदर्शन के कारण, वेक्टर निर्देश, जिसे एकल निर्देश, एकाधिक डेटा (एकल निर्देश, एकाधिक डेटा) कहा जाता है, लंबे समय से सीपीयू पर उपलब्ध हैं।[citation needed]

जीपीयू बनाम सीपीयू

मूल रूप से, डेटा को केवल एक केंद्रीय प्रसंस्करण इकाई (सीपीयू) से एक ग्राफिक्स प्रोसेसिंग इकाई (जीपीयू) तक, फिर एक प्रदर्शन उपकरण तक एक-तरफ़ा पारित किया जाता था। हालाँकि, जैसे-जैसे समय आगे बढ़ा, GPU के लिए पहले सरल, फिर डेटा की जटिल संरचनाओं को संग्रहीत करना मूल्यवान हो गया, जिसे CPU में वापस भेजा गया, जो एक छवि का विश्लेषण करता था, या 2D या 3D प्रारूप के रूप में प्रस्तुत वैज्ञानिक-डेटा का एक सेट जिसे एक वीडियो कार्ड समझ सकता है। क्योंकि GPU के पास प्रत्येक ड्रॉ ऑपरेशन तक पहुंच है, यह इन रूपों में डेटा का त्वरित रूप से विश्लेषण कर सकता है, जबकि CPU को प्रत्येक पिक्सेल या डेटा तत्व को बहुत धीमी गति से पोल करना चाहिए, क्योंकि CPU और उसके रैंडम-एक्सेस मेमोरी के बड़े पूल (या इससे भी बदतर स्थिति में, एक हार्ड ड्राइव) के बीच पहुंच की गति GPU और वीडियो कार्ड की तुलना में धीमी है, जिसमें आम तौर पर कम मात्रा में अधिक महंगी मेमोरी होती है जो एक्सेस करने के लिए बहुत तेज़ होती है। सक्रिय रूप से विश्लेषण किए जाने वाले डेटा सेट के हिस्से को बनावट या अन्य आसानी से पढ़ने योग्य जीपीयू रूपों के रूप में उस जीपीयू मेमोरी में स्थानांतरित करने से गति में वृद्धि होती है। जीपीजीपीयू डिज़ाइन की विशिष्ट विशेषता सूचना डुप्लेक्स (दूरसंचार) को जीपीयू से सीपीयू में वापस स्थानांतरित करने की क्षमता है; आम तौर पर दोनों दिशाओं में डेटा थ्रूपुट आदर्श रूप से उच्च होता है, जिसके परिणामस्वरूप एक विशिष्ट उच्च-उपयोग कलन विधि की गति पर गुणक (गुणक) प्रभाव पड़ता है। जीपीजीपीयू पाइपलाइन विशेष रूप से बड़े डेटा सेट और/या 2डी या 3डी इमेजरी वाले डेटा पर दक्षता में सुधार कर सकती हैं। इसका उपयोग जटिल ग्राफिक्स पाइपलाइनों के साथ-साथ वैज्ञानिक कंप्यूटिंग में भी किया जाता है; जीनोम मैपिंग जैसे बड़े डेटा सेट वाले क्षेत्रों में, या जहां दो- या तीन-आयामी विश्लेषण उपयोगी है, वहां और भी अधिक – विशेष रूप से वर्तमान में बायोमोलिक्यूल विश्लेषण, प्रोटीन अध्ययन और अन्य जटिल कार्बनिक रसायन विज्ञान में। ऐसी पाइपलाइनें अन्य क्षेत्रों के अलावा, छवि प्रसंस्करण और कंप्यूटर दृष्टि में दक्षता में भी काफी सुधार कर सकती हैं; साथ ही आम तौर पर समानांतर कंप्यूटिंग। कुछ अत्यधिक अनुकूलित पाइपलाइनों ने एक उच्च-उपयोग कार्य पर मूल सीपीयू-आधारित पाइपलाइन की गति में कई सौ गुना वृद्धि प्राप्त की है।

एक सरल उदाहरण एक जीपीयू प्रोग्राम होगा जो औसत प्रकाश मूल्यों के बारे में डेटा एकत्र करता है क्योंकि यह कैमरे या कंप्यूटर ग्राफिक्स प्रोग्राम से कुछ दृश्य को सीपीयू पर मुख्य प्रोग्राम में वापस प्रस्तुत करता है, ताकि सीपीयू समग्र स्क्रीन दृश्य में समायोजन कर सके। एक अधिक उन्नत उदाहरण संख्यात्मक जानकारी और एक संसाधित छवि दोनों को एक मोबाइल रोबोट को नियंत्रित करने वाले कंप्यूटर विज़न प्रोग्राम की रूपरेखा का प्रतिनिधित्व करने के लिए किनारे का पता लगाना का उपयोग कर सकता है। क्योंकि GPU के पास किसी छवि में प्रत्येक पिक्सेल या अन्य चित्र तत्व तक तेज़ और स्थानीय हार्डवेयर पहुंच होती है, यह इसका विश्लेषण और औसत कर सकता है (पहले उदाहरण के लिए) या सीपीयू की तुलना में बहुत अधिक गति के साथ सोबेल ऑपरेटर या अन्य कनवल्शन फ़िल्टर (दूसरे के लिए) लागू कर सकता है, जिसे आम तौर पर प्रश्न में ग्राफ़िक की धीमी रैंडम-एक्सेस मेमोरी प्रतियों तक पहुंच होनी चाहिए।

जीपीजीपीयू मूलतः एक सॉफ्टवेयर अवधारणा है, हार्डवेयर अवधारणा नहीं; यह एक प्रकार का एल्गोरिदम है, उपकरण का एक टुकड़ा नहीं। हालाँकि, विशिष्ट उपकरण डिज़ाइन GPGPU पाइपलाइनों की दक्षता को और भी बढ़ा सकते हैं, जो परंपरागत रूप से बहुत बड़ी मात्रा में डेटा पर अपेक्षाकृत कम एल्गोरिदम निष्पादित करते हैं। व्यापक रूप से समानांतर, विशाल-डेटा-स्तरीय कार्यों को रैक कंप्यूटिंग (रैक में निर्मित कई समान, उच्च अनुरूप मशीनें) जैसे विशेष सेटअपों के माध्यम से आगे भी समानांतर किया जा सकता है, जो एक तीसरी परत जोड़ता है – कई कंप्यूटिंग इकाइयां कई जीपीयू के अनुरूप कई सीपीयू का उपयोग करती हैं। कुछ Bitcoin खनिकों ने उच्च-मात्रा प्रसंस्करण के लिए ऐसे सेटअप का उपयोग किया।

कैश

ऐतिहासिक रूप से, सीपीयू ने हार्डवेयर-प्रबंधित सीपीयू कैश का उपयोग किया है, लेकिन पहले के जीपीयू केवल सॉफ्टवेयर-प्रबंधित स्थानीय यादें प्रदान करते थे। हालाँकि, जैसे-जैसे सामान्य प्रयोजन के अनुप्रयोगों के लिए जीपीयू का उपयोग बढ़ रहा है, अत्याधुनिक जीपीयू को हार्डवेयर-प्रबंधित बहु-स्तरीय कैश के साथ डिज़ाइन किया जा रहा है, जिसने जीपीयू को मुख्यधारा कंप्यूटिंग की ओर बढ़ने में मदद की है। उदाहरण के लिए, GeForce 200 श्रृंखला GT200 आर्किटेक्चर GPU में L2 कैश की सुविधा नहीं थी, Fermi (माइक्रोआर्किटेक्चर) GPU में 768 KiB अंतिम-स्तर कैश है, केप्लर (माइक्रोआर्किटेक्चर) GPU में 1.5 MiB अंतिम-स्तर कैश है,[28] मैक्सवेल (माइक्रोआर्किटेक्चर) GPU में 2 MiB अंतिम-स्तर कैश है, और पास्कल (माइक्रोआर्किटेक्चर) GPU में 4 MiB अंतिम-स्तर कैश है।

फ़ाइल पंजीकृत करें

जीपीयू में बहुत बड़ी रजिस्टर फ़ाइल होती है, जो उन्हें संदर्भ-स्विचिंग विलंबता को कम करने की अनुमति देती है। विभिन्न GPU पीढ़ियों के साथ रजिस्टर फ़ाइल का आकार भी बढ़ रहा है, उदाहरण के लिए, मैक्सवेल (GM200), पास्कल और वोल्टा GPU पर कुल रजिस्टर फ़ाइल का आकार क्रमशः 6 MiB, 14 MiB और 20 MiB है।[29][30] तुलनात्मक रूप से, प्रोसेसर रजिस्टर का आकार छोटा होता है, आमतौर पर दसियों या सैकड़ों किलोबाइट।

ऊर्जा दक्षता

जीपीयू का उच्च प्रदर्शन उच्च बिजली की खपत की कीमत पर आता है, जो कि पूर्ण लोड के तहत वास्तव में उतनी ही बिजली है जितनी बाकी पीसी प्रणाली संयुक्त है।[31] पास्कल श्रृंखला GPU (टेस्ला P100) की अधिकतम बिजली खपत 250W निर्दिष्ट की गई थी।[32]


स्ट्रीम प्रोसेसिंग

जीपीयू विशेष रूप से ग्राफिक्स के लिए डिज़ाइन किए गए हैं और इस प्रकार संचालन और प्रोग्रामिंग में बहुत प्रतिबंधात्मक हैं। अपने डिज़ाइन के कारण, GPU केवल उन समस्याओं के लिए प्रभावी होते हैं जिन्हें स्ट्रीम प्रोसेसिंग का उपयोग करके हल किया जा सकता है और हार्डवेयर का उपयोग केवल कुछ निश्चित तरीकों से किया जा सकता है।

शीर्षों, टुकड़ों और बनावटों का जिक्र करने वाली निम्नलिखित चर्चा मुख्य रूप से जीपीजीपीयू प्रोग्रामिंग के विरासत मॉडल से संबंधित है, जहां ग्राफिक्स एपीआई (ओपनजीएल या डायरेक्टएक्स) का उपयोग सामान्य प्रयोजन गणना करने के लिए किया जाता था। CUDA (एनवीडिया, 2007) और ओपनसीएल (विक्रेता-स्वतंत्र, 2008) सामान्य प्रयोजन कंप्यूटिंग एपीआई की शुरूआत के साथ, नए जीपीजीपीयू कोड में ग्राफिक्स प्राइमेटिव्स के लिए गणना को मैप करना अब आवश्यक नहीं है। उपयोग किए गए एपीआई की परवाह किए बिना जीपीयू की स्ट्रीम प्रोसेसिंग प्रकृति वैध रहती है। (उदाहरण देखें,[33])

जीपीयू केवल स्वतंत्र शीर्षों और टुकड़ों को संसाधित कर सकते हैं, लेकिन उनमें से कई को समानांतर में भी संसाधित कर सकते हैं। यह विशेष रूप से तब प्रभावी होता है जब प्रोग्रामर एक ही तरह से कई शीर्षों या टुकड़ों को संसाधित करना चाहता है। इस अर्थ में, GPU स्ट्रीम प्रोसेसर हैं – प्रोसेसर जो एक साथ एक स्ट्रीम में कई रिकॉर्ड पर एक कर्नेल चलाकर समानांतर में काम कर सकते हैं।

एक स्ट्रीम केवल रिकॉर्ड्स का एक सेट है जिसके लिए समान गणना की आवश्यकता होती है। धाराएँ डेटा समानता प्रदान करती हैं। कर्नेल की गणना करें वे फ़ंक्शन हैं जो स्ट्रीम में प्रत्येक तत्व पर लागू होते हैं। जीपीयू में, शीर्ष और टुकड़े स्ट्रीम में तत्व हैं और शीर्ष और टुकड़े शेडर उन पर चलने वाले कर्नेल हैं।[dubious ] प्रत्येक तत्व के लिए हम केवल इनपुट से पढ़ सकते हैं, उस पर संचालन कर सकते हैं और आउटपुट पर लिख सकते हैं। एकाधिक इनपुट और एकाधिक आउटपुट रखने की अनुमति है, लेकिन मेमोरी का एक टुकड़ा कभी भी पढ़ने योग्य और लिखने योग्य नहीं होता है।[vague]

अंकगणितीय तीव्रता को हस्तांतरित स्मृति के प्रति शब्द किए गए संचालन की संख्या के रूप में परिभाषित किया गया है। जीपीजीपीयू अनुप्रयोगों के लिए उच्च अंकगणितीय तीव्रता होना महत्वपूर्ण है अन्यथा मेमोरी एक्सेस विलंबता कम्प्यूटेशनल स्पीडअप को सीमित कर देगी।[34] आदर्श GPGPU अनुप्रयोगों में बड़े डेटा सेट, उच्च समानता और डेटा तत्वों के बीच न्यूनतम निर्भरता होती है।

जीपीयू प्रोग्रामिंग अवधारणाएं

कम्प्यूटेशनल संसाधन

GPU पर विभिन्न प्रकार के कम्प्यूटेशनल संसाधन उपलब्ध हैं:

  • प्रोग्राम करने योग्य प्रोसेसर - वर्टेक्स, प्रिमिटिव, फ्रैगमेंट और मुख्य रूप से कंप्यूट पाइपलाइन प्रोग्रामर को डेटा की स्ट्रीम पर कर्नेल निष्पादित करने की अनुमति देते हैं
  • रैस्टराइज़र - टुकड़े बनाता है और बनावट निर्देशांक और रंग जैसे प्रति-शीर्ष स्थिरांक को प्रक्षेपित करता है
  • बनावट इकाई - केवल पढ़ने योग्य मेमोरी इंटरफ़ेस
  • फ़्रेमबफ़र - केवल-लिखने योग्य मेमोरी इंटरफ़ेस

वास्तव में, एक प्रोग्राम फ़्रेमबफ़र के बजाय आउटपुट के लिए केवल लिखने वाली बनावट को प्रतिस्थापित कर सकता है। यह या तो फ़्रेमबफ़र ऑब्जेक्ट#यूज़ (आरटीटी), रेंडर-टू-बैकबफ़र-कॉपी-टू-टेक्सचर (आरटीबीसीटीटी), या हाल के माध्यम से किया जाता है मन की बात कह डालो।

धारा के रूप में बनावट

जीपीजीपीयू में स्ट्रीम के लिए सबसे आम रूप 2डी ग्रिड है क्योंकि यह स्वाभाविक रूप से जीपीयू में निर्मित रेंडरिंग मॉडल के साथ फिट बैठता है। कई संगणनाएँ स्वाभाविक रूप से ग्रिड में मैप होती हैं: मैट्रिक्स बीजगणित, छवि प्रसंस्करण, भौतिक आधारित सिमुलेशन, और इसी तरह।

चूंकि बनावट का उपयोग मेमोरी के रूप में किया जाता है, इसलिए बनावट लुकअप का उपयोग मेमोरी रीड के रूप में किया जाता है। इसके कारण कुछ ऑपरेशन GPU द्वारा स्वचालित रूप से किए जा सकते हैं।

गुठली

कंप्यूट कर्नेल को लूप (कंप्यूटिंग) के शरीर के रूप में माना जा सकता है। उदाहरण के लिए, सीपीयू पर ग्रिड पर काम करने वाले प्रोग्रामर के पास ऐसा कोड हो सकता है जो इस तरह दिखता है:

 
// Input and output grids have 10000 x 10000 or 100 million elements.
 
void transform_10k_by_10k_grid(float in[10000][10000], float out[10000][10000])
{
    for (int x = 0; x < 10000; x++) {
        for (int y = 0; y < 10000; y++) {
            // The next line is executed 100 million times
            out[x][y] = do_some_hard_work(in[x][y]);
        }
    }
}

जीपीयूपर, प्रोग्रामर केवल लूप की बॉडी को कर्नेल के रूप में निर्दिष्ट करता है और किस डेटा को इनवॉइस करके लूप करना है ज्यामिति प्रसंस्करण.

प्रवाह नियंत्रण

अनुक्रमिक कोड में यदि-तब-अन्यथा कथनों और लूप के विभिन्न रूपों का उपयोग करके प्रोग्राम के प्रवाह को नियंत्रित करना संभव है। ऐसी प्रवाह नियंत्रण संरचनाएँ हाल ही में जीपीयू में जोड़ी गई हैं।[35] अंकगणित/बिट संचालन की उचित रूप से तैयार की गई श्रृंखला का उपयोग करके सशर्त लेखन किया जा सकता है, लेकिन लूपिंग और सशर्त शाखा संभव नहीं थी।

हाल के जीपीयू ब्रांचिंग की अनुमति देते हैं, लेकिन आमतौर पर प्रदर्शन दंड के साथ। सामान्यतः आंतरिक लूपों में ब्रांचिंग से बचना चाहिए, चाहे वह सीपीयू या जीपीयू कोड में हो, और विभिन्न ,विधियों जैसे स्थैतिक शाखा रिज़ॉल्यूशन, पूर्व-गणना, पूर्वानुमान, लूप विभाजन,[36] और ज़ेड-कल्ल[37] हार्डवेयर समर्थन उपस्थित नहीं होने पर ब्रांचिंग प्राप्त करने के लिए इसका उपयोग किया जा सकता है।

जीपीयू विधियां

मानचित्र

मैप ऑपरेशन बस दिए गए फ़ंक्शन (कर्नेल) को स्ट्रीम के प्रत्येक तत्व पर लागू करता है। सरल उदाहरण स्ट्रीम में प्रत्येक मान को स्थिरांक ( छवि की चमक बढ़ाना) से गुणा करना है। मानचित्र संचालन को जीपीयू पर लागू करना सरल है। प्रोग्रामर स्क्रीन पर प्रत्येक पिक्सेल के लिए टुकड़ा उत्पन्न करता है और प्रत्येक पर टुकड़ा प्रोग्राम लागू करता है। समान आकार की परिणाम स्ट्रीम आउटपुट बफ़र में संग्रहीत होती है।

कम करें

कुछ गणनाओं के लिए बड़ी धारा से छोटी धारा (संभवतः केवल तत्व की धारा) की गणना करने की आवश्यकता होती है। इसे धारा का न्यूनीकरण कहते हैं। सामान्यतः , कमी कई चरणों में की जा सकती है। पिछले चरण के परिणामों को वर्तमान चरण के लिए इनपुट के रूप में उपयोग किया जाता है और जिस सीमा पर ऑपरेशन लागू किया जाता है वह तब तक कम हो जाता है जब तक कि केवल स्ट्रीम तत्व न रह जाए।

स्ट्रीम फ़िल्टरिंग

स्ट्रीम फ़िल्टरिंग मूलतः गैर-समान कमी है। फ़िल्टरिंग में कुछ मानदंडों के आधार पर स्ट्रीम से आइटम हटाना सम्मिलित है।

स्कैन

स्कैन ऑपरेशन, जिसे प्रीफ़िक्स सम#पैरेलल एल्गोरिथम भी कहा जाता है, डेटा तत्वों के वेक्टर (स्ट्रीम) और पहचान तत्व 'i' के साथ मोनोइड|(मनमाना) सहयोगी बाइनरी फ़ंक्शन '+' लेता है। यदि इनपुट [a0, a1, a2, a3, ...] है, तो विशेष स्कैन आउटपुट उत्पन्न करता है [i, a0, a0 + a1, a0 + a1 + a2, ...], जबकि समावेशी स्कैन आउटपुट उत्पन्न करता है आउटपुट [a0, a0 + a1, a0 + a1 + a2, a0 + a1 + a2 + a3, ...] और अर्धसमूह अस्तित्व में है। जबकि पहली नज़र में ऑपरेशन स्वाभाविक रूप से क्रमिक लग सकता है, कुशल समानांतर स्कैन एल्गोरिदम संभव हैं और ग्राफिक्स प्रोसेसिंग इकाइयों पर लागू किए गए हैं। स्कैन ऑपरेशन में उदाहरण के लिए, क्विकसॉर्ट और स्पार्स मैट्रिक्स-वेक्टर गुणन का उपयोग होता है।[33][38][39][40]

तितर बितर

स्कैटर (वेक्टर एड्रेसिंग) ऑपरेशन सबसे स्वाभाविक रूप से वर्टेक्स प्रोसेसर पर परिभाषित होता है। वर्टेक्स प्रोसेसर वर्टेक्स (ज्यामिति) की स्थिति को समायोजित करने में सक्षम है, जो प्रोग्रामर को यह नियंत्रित करने की अनुमति देता है कि ग्रिड पर जानकारी कहाँ जमा की जाती है। अन्य विस्तार भी संभव हैं, जैसे यह नियंत्रित करना कि शीर्ष कितने बड़े क्षेत्र को प्रभावित करता है।

टुकड़ा प्रोसेसर प्रत्यक्ष स्कैटर ऑपरेशन नहीं कर सकता क्योंकि ग्रिड पर प्रत्येक टुकड़े का स्थान टुकड़े के निर्माण के समय तय होता है और प्रोग्रामर द्वारा इसे बदला नहीं जा सकता है। हालाँकि, तार्किक स्कैटर ऑपरेशन को कभी-कभी किसी अन्य एकत्रित चरण के साथ पुनर्गठित या कार्यान्वित किया जा सकता है। स्कैटर कार्यान्वयन पहले आउटपुट मान और आउटपुट पता दोनों उत्सर्जित करेगा। इसके तुरंत बाद इकट्ठा किया जाने वाला ऑपरेशन यह देखने के लिए पता तुलना का उपयोग करता है कि आउटपुट मान वर्तमान आउटपुट स्लॉट से मेल खाता है या नहीं।

समर्पित कंप्यूट कर्नेल में, स्कैटर को अनुक्रमित लेखन द्वारा निष्पादित किया जा सकता है।

इकट्ठा करें

इकट्ठा करना (वेक्टर संबोधन) बिखराव का विपरीत है। स्कैटर मानचित्र के अनुसार तत्वों को पुन: व्यवस्थित करने के बाद, इकट्ठा किए गए मानचित्र स्कैटर के अनुसार तत्वों के क्रम को पुनर्स्थापित कर सकता है। समर्पित कंप्यूट कर्नेल में, अनुक्रमित रीड्स द्वारा इकट्ठा किया जा सकता है। अन्य शेडर्स में, इसे टेक्सचर-लुकअप के साथ प्रदर्शित किया जाता है।

क्रमबद्ध करें

सॉर्ट ऑपरेशन तत्वों के अव्यवस्थित सेट को तत्वों के क्रमबद्ध सेट में बदल देता है। जीपीयू पर सबसे आम कार्यान्वयन पूर्णांक और फ्लोटिंग पॉइंट डेटा के लिए रेडिक्स सॉर्ट और सामान्य तुलनीय डेटा के लिए मोटे-ग्रेन्ड मर्ज़ सॉर्ट और फाइन-ग्रेन्ड सॉर्टिंग नेटवर्क का उपयोग करना है।[41][42]

खोज

खोज ऑपरेशन प्रोग्रामर को स्ट्रीम के भीतर किसी दिए गए तत्व को ढूंढने की अनुमति देता है, या संभवतः किसी निर्दिष्ट तत्व के पड़ोसियों को ढूंढने की अनुमति देता है। जीपीयू का उपयोग किसी व्यक्तिगत तत्व की खोज को तेज़ करने के लिए नहीं किया जाता है, बल्कि इसका उपयोग समानांतर में कई खोजों को चलाने के लिए किया जाता है।

अधिकतर उपयोग की जाने वाली खोज विधि क्रमबद्ध तत्वों पर बाइनरी खोज है।

डेटा संरचनाएं

जीपीयू पर विभिन्न प्रकार की डेटा संरचनाओं का प्रतिनिधित्व किया जा सकता है:

  • सघन सारणी डेटा संरचना
  • विरल मैट्रिक्स (विरल सरणी)  – स्थिर या गतिशील
  • अनुकूली संरचनाएं (संघ प्रकार)

अनुप्रयोग

निम्नलिखित कुछ क्षेत्र हैं जहां सामान्य प्रयोजन कंप्यूटिंग के लिए जीपीयू का उपयोग किया गया है:

रेफरी>"जीपीयू के साथ कम्प्यूटेशनल भौतिकी: लुंड वेधशाला". www.astro.lu.se. Archived from the original on 12 July 2010.</ref>

  • जैव सूचना विज्ञान

रेफरी>Schatz, Michael C; Trapnell, Cole; Delcher, Arthur L; Varshney, Amitabh (2007). "ग्राफ़िक्स प्रोसेसिंग इकाइयों का उपयोग करके उच्च-थ्रूपुट अनुक्रम संरेखण". BMC Bioinformatics. 8: 474. doi:10.1186/1471-2105-8-474. PMC 2222658. PMID 18070356.</ref>[57]

इलेक्ट्रॉनिक डिज़ाइन स्वचालन स्वचालन[72][73]

जैव सूचना विज्ञान

जैव सूचना विज्ञान में जीपीजीपीयू का उपयोग:<संदर्भ नाम = हसन खोंडकर एस. 2014 पीपी. 612-17 />[78]

आवेदन विवरण समर्थित सुविधाएँ अपेक्षित गति† GPU‡ मल्टी-जीपीयू समर्थन रिलीज़ स्थिति
बाराकुडा डीएनए, एपिजेनेटिक्स, अनुक्रम मानचित्रण सॉफ्टवेयर सहित लघु अनुक्रमण का संरेखण पढ़ता है 6–10x T 2075, 2090, K10, K20, K20X Yes अब उपलब्ध है, संस्करण 2.0.8
CUDASW++ जीपीयू पर स्मिथ-वाटरमैन प्रोटीन डेटाबेस खोज के लिए ओपन सोर्स सॉफ्टवेयर स्मिथ-वाटरमैन डेटाबेस की समानांतर खोज 10–50x T 2075, 2090, K10, K20, K20X Yes अब उपलब्ध है, संस्करण 2.0.8
CUSHAW समानांतर लघु पठन संरेखक समानांतर, सटीक लंबे समय तक पढ़ा जाने वाला संरेखक – बड़े जीनोम के लिए गैप संरेखण 10x T 2075, 2090, K10, K20, K20X Yes अब उपलब्ध है, संस्करण 1.0.40
GPU-BLAST तेज़ के-ट्यूपल अनुमानी के साथ स्थानीय खोज ब्लास्टपी, मल्टी सीपीयू थ्रेड्स के अनुसार प्रोटीन संरेखण 3–4x T 2075, 2090, K10, K20, K20X Single only अब उपलब्ध है, संस्करण 2.2.26
GPU-HMMER प्रोफ़ाइल में छिपे मार्कोव मॉडल के साथ समानांतर स्थानीय और वैश्विक खोज छिपे हुए मार्कोव मॉडल की समानांतर स्थानीय और वैश्विक खोज 60–100x T 2075, 2090, K10, K20, K20X Yes अब उपलब्ध है, संस्करण 2.3.2
mCUDA-MEME MEME पर आधारित अल्ट्राफास्ट स्केलेबल मोटिफ डिस्कवरी एल्गोरिदम MEME पर आधारित स्केलेबल मोटिफ डिस्कवरी एल्गोरिदम 4–10x T 2075, 2090, K10, K20, K20X Yes अब उपलब्ध है, संस्करण 3.0.12
SeqNFind एक GPU त्वरित अनुक्रम विश्लेषण टूलसेट रेफरेंस असेंबली, ब्लास्ट, स्मिथ-वाटरमैन, हम्म, डे नोवो असेंबली 400x T 2075, 2090, K10, K20, K20X Yes अब उपलब्ध है
UGENE एसएसई/सीयूडीए के लिए ओपनसोर्स स्मिथ-वॉटरमैन, प्रत्यय सरणी आधारित रिपीट फाइंडर और डॉटप्लॉट एसएसई/सीयूडीए के लिए ओपनसोर्स स्मिथ-वॉटरमैन, प्रत्यय सरणी आधारित रिपीट फाइंडर और डॉटप्लॉट 6–8x T 2075, 2090, K10, K20, K20X Yes अब उपलब्ध है, संस्करण 0.1-1
WideLM एक निश्चित डिज़ाइन और प्रतिक्रिया के लिए कई रैखिक मॉडल फिट बैठता है एक निश्चित डिज़ाइन और प्रतिक्रिया के लिए कई रैखिक मॉडल फिट बैठता है 150x T 2075, 2090, K10, K20, K20X Yes अब उपलब्ध है, संस्करण 0.1-1

आण्विक गतिशीलता

आवेदन विवरण समर्थित सुविधाएँ अपेक्षित गति† GPU‡ मल्टी-जीपीयू समर्थन रिलीज़ स्थिति
ऐबालोन प्रोटीन, डीएनए और लिगेंड्स के सिमुलेशन के लिए बायोपॉलिमर की आणविक गतिशीलता के मॉडल स्पष्ट और अंतर्निहित विलायक, संकर मोंटे कार्लो 4–120x T 2075, 2090, K10, K20, K20X Single only अब उपलब्ध है, संस्करण 1.8.88
एसीईएमडी आणविक यांत्रिकी बल क्षेत्रों, अंतर्निहित और स्पष्ट विलायक का जीपीयू सिमुलेशन जीपीयू पर उपयोग के लिए लिखा गया 160 ns/day GPU version only T 2075, 2090, K10, K20, K20X Yes अब उपलब्ध है
एम्बर बायोमोलेक्यूल पर आणविक गतिशीलता का अनुकरण करने के लिए कार्यक्रमों का सुइट पीएमईएमडी: स्पष्ट और अंतर्निहित विलायक 89.44 ns/day JAC NVE T 2075, 2090, K10, K20, K20X Yes अब उपलब्ध है, संस्करण 12 बगफिक्स9
डीएल-पॉली एक वितरित मेमोरी समानांतर कंप्यूटर पर मैक्रोमोलेक्यूल्स, पॉलिमर, आयनिक सिस्टम आदि का अनुकरण करें दो-निकाय बल, लिंक-सेल जोड़े, इवाल्ड एसपीएमई बल, शेक वीवी 4x T 2075, 2090, K10, K20, K20X Yes अभी उपलब्ध है, केवल संस्करण 4.0 स्रोत
आकर्षण बायोमोलेक्यूल पर आणविक गतिशीलता का अनुकरण करने के लिए एमडी पैकेज। ओपनएमएम के माध्यम से निहित (5x), स्पष्ट (2x) विलायक TBD T 2075, 2090, K10, K20, K20X Yes विकास में Q4/12
GROMACS जटिल बंधन अंतःक्रियाओं के साथ जैव रासायनिक अणुओं का अनुकरण करें निहित (5x), स्पष्ट (2x) विलायक 165 ns/Day DHFR T 2075, 2090, K10, K20, K20X Single only अब उपलब्ध है, Q4/12 में संस्करण 4.6
HOOMD-Blue निहित (5x), स्पष्ट (2x) विलायक जीपीयू के लिए लिखा गया 2x T 2075, 2090, K10, K20, K20X Yes अब उपलब्ध है
LAMMPS शास्त्रीय आणविक गतिशीलता पैकेज लेनार्ड-जोन्स, मोर्स, बकिंघम, चार्म, सारणीबद्ध, पाठ्यक्रम अनाज एसडीके, अनिसोट्रोपिक गे-बर्न, आरई-स्क्वायर, "हाइब्रिड" संयोजन 3–18x T 2075, 2090, K10, K20, K20X Yes अब उपलब्ध है
NAMD बड़े आणविक प्रणालियों के उच्च-प्रदर्शन सिमुलेशन के लिए डिज़ाइन किया गया 100M परमाणु सक्षम 6.44 एनएस/दिन एसटीएमवी 585x 2050एस T 2075, 2090, K10, K20, K20X Yes अब उपलब्ध है, संस्करण 2.9
OpenMM जीपीयू के साथ एचपीसी के लिए आणविक गतिशीलता के लिए पुस्तकालय और अनुप्रयोग निहित और स्पष्ट विलायक, कस्टम बल निहित: 127-213 एनएस/दिन; स्पष्ट: 18-55 एनएस/दिन डीएचएफआर T 2075, 2090, K10, K20, K20X Yes अब उपलब्ध है, संस्करण 4.1.1

† अपेक्षित स्पीडअप सिस्टम कॉन्फ़िगरेशन पर अत्यधिक निर्भर हैं। मल्टी-कोर x86 सीपीयू सॉकेट की तुलना में जीपीयू प्रदर्शन। जीपीयू प्रदर्शन को जीपीयू समर्थित सुविधाओं पर बेंचमार्क किया गया है और कर्नेल प्रदर्शन तुलना के लिए कर्नेल (छवि प्रसंस्करण) हो सकता है। उपयोग किए गए कॉन्फ़िगरेशन के विवरण के लिए, एप्लिकेशन वेबसाइट देखें। एनवीडिया इन-हाउस परीक्षण या आईएसवी के दस्तावेज़ीकरण के अनुसार स्पीडअप।

‡ क्यू=क्वाड्रो जीपीयू, टी=एनवीडिया टेस्ला। एनवीडिया ने इस एप्लिकेशन के लिए जीपीयू की सिफारिश की। प्रमाणन जानकारी प्राप्त करने के लिए डेवलपर या आईएसवी से संपर्क कर सकता है।

यह भी देखें

संदर्भ

  1. Fung, James; Tang, Felix; Mann, Steve (7–10 October 2002). कंप्यूटर विज़न के लिए कंप्यूटर ग्राफ़िक्स हार्डवेयर का उपयोग करते हुए मध्यस्थ वास्तविकता (PDF). Proceedings of the International Symposium on Wearable Computing 2002 (ISWC2002). Seattle, Washington, USA. pp. 83–89. Archived from the original (PDF) on 2 April 2012.
  2. Aimone, Chris; Fung, James; Mann, Steve (2003). "पहनने योग्य कंप्यूटर मध्यस्थता वास्तविकता के लिए जाइरोस्कोपिक ट्रैकिंग द्वारा सहायता प्राप्त एक आई टैप वीडियो-आधारित फीचर रहित प्रक्षेप्य गति अनुमान". Personal and Ubiquitous Computing. 7 (5): 236–248. doi:10.1007/s00779-003-0239-6. S2CID 25168728.
  3. "Computer Vision Signal Processing on Graphics Processing Units", Proceedings of the IEEE International Conference on Acoustics, Speech, and Signal Processing (ICASSP 2004) Archived 19 August 2011 at the Wayback Machine: Montreal, Quebec, Canada, 17–21 May 2004, pp. V-93 – V-96
  4. Chitty, D. M. (2007, July). A data parallel approach to genetic programming using programmable graphics hardware Archived 8 August 2017 at the Wayback Machine. In Proceedings of the 9th annual conference on Genetic and evolutionary computation (pp. 1566-1573). ACM.
  5. "Using Multiple Graphics Cards as a General Purpose Parallel Computer: Applications to Computer Vision", Proceedings of the 17th International Conference on Pattern Recognition (ICPR2004) Archived 18 July 2011 at the Wayback Machine, Cambridge, United Kingdom, 23–26 August 2004, volume 1, pages 805–808.
  6. Hull, Gerald (December 1987). "ज़िंदगी". Amazing Computing. 2 (12): 81–84.
  7. Krüger, Jens; Westermann, Rüdiger (July 2003). "संख्यात्मक एल्गोरिदम के GPU कार्यान्वयन के लिए रैखिक बीजगणित ऑपरेटर". ACM Transactions on Graphics (in English). 22 (3): 908–916. doi:10.1145/882262.882363. ISSN 0730-0301.
  8. Bolz, Jeff; Farmer, Ian; Grinspun, Eitan; Schröder, Peter (July 2003). "Sparse matrix solvers on the GPU: conjugate gradients and multigrid". ACM Transactions on Graphics (in English). 22 (3): 917–924. doi:10.1145/882262.882364. ISSN 0730-0301.
  9. Tarditi, David; Puri, Sidd; Oglesby, Jose (2006). "Accelerator: using data parallelism to program GPUs for general-purpose uses" (PDF). ACM SIGARCH Computer Architecture News. 34 (5). doi:10.1145/1168919.1168898.
  10. Che, Shuai; Boyer, Michael; Meng, Jiayuan; Tarjan, D.; Sheaffer, Jeremy W.; Skadron, Kevin (2008). "CUDA का उपयोग करके ग्राफिक्स प्रोसेसर पर सामान्य प्रयोजन अनुप्रयोगों का प्रदर्शन अध्ययन". J. Parallel and Distributed Computing. 68 (10): 1370–1380. CiteSeerX 10.1.1.143.4849. doi:10.1016/j.jpdc.2008.05.014.
  11. Glaser, J.; Nguyen, T. D.; Anderson, J. A.; Lui, P.; Spiga, F.; Millan, J. A.; Morse, D. C.; Glotzer, S. C. (2015). "जीपीयू पर सामान्य प्रयोजन आणविक गतिशीलता सिमुलेशन की मजबूत स्केलिंग". Computer Physics Communications. 192: 97–107. arXiv:1412.3387. Bibcode:2015CoPhC.192...97G. doi:10.1016/j.cpc.2015.02.028.
  12. 12.0 12.1 Du, Peng; Weber, Rick; Luszczek, Piotr; Tomov, Stanimire; Peterson, Gregory; Dongarra, Jack (2012). "From CUDA to OpenCL: Towards a performance-portable solution for multi-platform GPU programming". Parallel Computing. 38 (8): 391–407. CiteSeerX 10.1.1.193.7712. doi:10.1016/j.parco.2011.10.002.
  13. "ओपनसीएल ने सीयूडीए पर बढ़त हासिल की". 28 February 2012. Archived from the original on 23 April 2012. Retrieved 10 April 2012. "As the two major programming frameworks for GPU computing, OpenCL and CUDA have been competing for mindshare in the developer community for the past few years."
  14. James Fung, Steve Mann, Chris Aimone, "OpenVIDIA: Parallel GPU Computer Vision Archived 23 December 2019 at the Wayback Machine", Proceedings of the ACM Multimedia 2005, Singapore, 6–11 November 2005, pages 849–852
  15. "हाइब्रिडाइज़र". हाइब्रिडाइज़र. Archived from the original on 17 October 2017.
  16. "होम पेज". Altimesh. Archived from the original on 17 October 2017.
  17. "हाइब्रिडाइज़र जेनेरिक और वंशानुक्रम". 27 July 2017. Archived from the original on 17 October 2017.
  18. "हाइब्रिडाइज़र के साथ डिबगिंग और प्रोफाइलिंग". 5 June 2017. Archived from the original on 17 October 2017.
  19. "परिचय". Alea GPU. Archived from the original on 25 December 2016. Retrieved 15 December 2016.
  20. "होम पेज". Quant Alea. Archived from the original on 12 December 2016. Retrieved 15 December 2016.
  21. "GPU प्रोग्रामिंग के लिए F# का उपयोग करें". F# Software Foundation. Archived from the original on 18 December 2016. Retrieved 15 December 2016.
  22. "एलिया जीपीयू विशेषताएं". Quant Alea. Archived from the original on 21 December 2016. Retrieved 15 December 2016.
  23. "MATLAB GPGPU समर्थन जोड़ता है". 20 September 2010. Archived from the original on 27 September 2010.
  24. 24.0 24.1 Joselli, Mark, et al. "A new physics engine with automatic process distribution between CPU-GPU[dead link]." Proceedings of the 2008 ACM SIGGRAPH symposium on Video games. ACM, 2008.
  25. "Android 4.2 APIs - Android Developers". developer.android.com. Archived from the original on 26 August 2013.
  26. Harris, Mark (2005). "Mapping computational concepts to GPUs". ACM SIGGRAPH 2005 Courses on - SIGGRAPH '05. pp. 50–es. doi:10.1145/1198555.1198768. ISBN 9781450378338. S2CID 8212423.
  27. Double precision on GPUs (Proceedings of ASIM 2005) Archived 21 August 2014 at the Wayback Machine: Dominik Goddeke, Robert Strzodka, and Stefan Turek. Accelerating Double Precision (FEM) Simulations with (GPUs). Proceedings of ASIM 2005 – 18th Symposium on Simulation Technique, 2005.
  28. "एनवीडिया-केप्लर-जीके110-आर्किटेक्चर-व्हाइटपेपर" (PDF). Archived (PDF) from the original on 21 February 2015.
  29. "Inside Pascal: Nvidia’s Newest Computing Platform Archived 7 May 2017 at the Wayback Machine"
  30. "Inside Volta: The World’s Most Advanced Data Center GPU Archived 1 January 2020 at the Wayback Machine"
  31. "https://www.tomshardware.com/reviews/geforce-radeon-power,2122.html How Much Power Does Your Graphics Card Need?"
  32. "https://images.nvidia.com/content/tesla/pdf/nvidia-tesla-p100-PCIe-datasheet.pdf Nvidia Tesla P100 GPU Accelerator Archived 24 July 2018 at the Wayback Machine"
  33. 33.0 33.1 "D. Göddeke, 2010. Fast and Accurate Finite-Element Multigrid Solvers for PDE Simulations on GPU Clusters. Ph.D. dissertation, Technischen Universität Dortmund". Archived from the original on 16 December 2014.
  34. Asanovic, K.; Bodik, R.; Demmel, J.; Keaveny, T.; Keutzer, K.; Kubiatowicz, J.; Morgan, N.; Patterson, D.; Sen, K.; Wawrzynek, J.; Wessel, D.; Yelick, K. (2009). "समानांतर कंप्यूटिंग परिदृश्य का एक दृश्य". Commun. ACM. 52 (10): 56–67. doi:10.1145/1562764.1562783.
  35. "GPU Gems – Chapter 34, GPU Flow-Control Idioms".
  36. Future Chips. "Tutorial on removing branches", 2011
  37. GPGPU survey paper Archived 4 January 2007 at the Wayback Machine: John D. Owens, David Luebke, Naga Govindaraju, Mark Harris, Jens Krüger, Aaron E. Lefohn, and Tim Purcell. "A Survey of General-Purpose Computation on Graphics Hardware". Computer Graphics Forum, volume 26, number 1, 2007, pp. 80–113.
  38. "S. Sengupta, M. Harris, Y. Zhang, J. D. Owens, 2007. Scan primitives for GPU computing. In T. Aila and M. Segal (eds.): Graphics Hardware (2007)". Archived from the original on 5 June 2015. Retrieved 16 December 2014.
  39. Blelloch, G. E. (1989). "आदिम समानांतर संचालन के रूप में स्कैन करता है" (PDF). IEEE Transactions on Computers. 38 (11): 1526–1538. doi:10.1109/12.42122. Archived from the original (PDF) on 23 September 2015. Retrieved 16 December 2014.
  40. "M. Harris, S. Sengupta, J. D. Owens. Parallel Prefix Sum (Scan) with CUDA. In Nvidia: GPU Gems 3, Chapter 39".[permanent dead link]
  41. Merrill, Duane. Allocation-oriented Algorithm Design with Application to GPU Computing. Ph.D. dissertation, Department of Computer Science, University of Virginia. Dec. 2011.
  42. Sean Baxter. Modern gpu Archived 7 October 2016 at the Wayback Machine, 2013.
  43. Leung, Alan, Ondřej Lhoták, and Ghulam Lashari. "Automatic parallelization for graphics processing units." Proceedings of the 7th International Conference on Principles and Practice of Programming in Java. ACM, 2009.
  44. Henriksen, Troels, Martin Elsman, and Cosmin E. Oancea. "Size slicing: a hybrid approach to size inference in futhark." Proceedings of the 3rd ACM SIGPLAN workshop on Functional high-performance computing. ACM, 2014.
  45. Baskaran, Muthu Manikandan; Bondhugula, Uday; Krishnamoorthy, Sriram; Ramanujam, J.; Rountev, Atanas; Sadayappan, P. (2008). "A compiler framework for optimization of affine loop nests for gpgpus". Proceedings of the 22nd annual international conference on Supercomputing - ICS '08. p. 225. doi:10.1145/1375527.1375562. ISBN 9781605581583. S2CID 6137960.
  46. "K. Crane, I. Llamas, S. Tariq, 2008. Real-Time Simulation and Rendering of 3D Fluids. In Nvidia: GPU Gems 3, Chapter 30".[permanent dead link]
  47. "M. Harris, 2004. Fast Fluid Dynamics Simulation on the GPU. In Nvidia: GPU Gems, Chapter 38". Archived from the original on 7 October 2017.
  48. Block, Benjamin; Virnau, Peter; Preis, Tobias (2010). "Multi-GPU accelerated multi-spin Monte Carlo simulations of the 2D Ising model". Computer Physics Communications. 181 (9): 1549–1556. arXiv:1007.3726. Bibcode:2010CoPhC.181.1549B. doi:10.1016/j.cpc.2010.05.005. S2CID 14828005.
  49. Sun, S.; Bauer, C.; Beichel, R. (2011). "Automated 3-D Segmentation of Lungs with Lung Cancer in CT Data Using a Novel Robust Active Shape Model Approach". IEEE Transactions on Medical Imaging. 31 (2): 449–460. doi:10.1109/TMI.2011.2171357. PMC 3657761. PMID 21997248.
  50. Jimenez, Edward S., and Laurel J. Orr. "Rethinking the union of computed tomography reconstruction and GPGPU computing." Penetrating Radiation Systems and Applications XIV. Vol. 8854. International Society for Optics and Photonics, 2013.
  51. Sørensen, Thomas Sangild, et al. "Accelerating the nonequispaced fast Fourier transform on commodity graphics hardware." IEEE Transactions on Medical Imaging 27.4 (2008): 538-547.
  52. Fast k-nearest neighbor search using GPU. In Proceedings of the CVPR Workshop on Computer Vision on GPU, Anchorage, Alaska, USA, June 2008. V. Garcia and E. Debreuve and M. Barlaud.
  53. M. Cococcioni, R. Grasso, M. Rixen, Rapid prototyping of high performance fuzzy computing applications using high level GPU programming for maritime operations support, in Proceedings of the 2011 IEEE Symposium on Computational Intelligence for Security and Defense Applications (CISDA), Paris, 11–15 April 2011
  54. Whalen, Sean. "Audio and the graphics processing unit." Author report, University of California Davis 47 (2005): 51.
  55. Wilson, Ron (3 September 2009). "DSP brings you a high-definition moon walk". EDN. Archived from the original on 22 January 2013. Retrieved 3 September 2009. Lowry is reportedly using Nvidia Tesla GPUs (graphics-processing units) programmed in the company's CUDA (Compute Unified Device Architecture) to implement the algorithms. Nvidia claims that the GPUs are approximately two orders of magnitude faster than CPU computations, reducing the processing time to less than one minute per frame.
  56. Alerstam, E.; Svensson, T.; Andersson-Engels, S. (2008). "फोटॉन माइग्रेशन के उच्च गति मोंटे कार्लो सिमुलेशन के लिए ग्राफिक्स प्रोसेसिंग इकाइयों के साथ समानांतर कंप्यूटिंग" (PDF). Journal of Biomedical Optics. 13 (6): 060504. Bibcode:2008JBO....13f0504A. doi:10.1117/1.3041496. PMID 19123645. Archived (PDF) from the original on 9 August 2011.
  57. Svetlin A. Manavski; Giorgio Valle (2008). "स्मिथ-वाटरमैन अनुक्रम संरेखण के लिए कुशल हार्डवेयर त्वरक के रूप में CUDA संगत GPU कार्ड". BMC Bioinformatics. 9 (Suppl. 2): S10. doi:10.1186/1471-2105-9-s2-s10. PMC 2323659. PMID 18387198.
  58. Olejnik, M; Steuwer, M; Gorlatch, S; Heider, D (15 November 2014). "gCUP: rapid GPU-based HIV-1 co-receptor usage prediction for next-generation sequencing". Bioinformatics. 30 (22): 3272–3. doi:10.1093/bioinformatics/btu535. PMID 25123901.
  59. Wang, Guohui, et al. "Accelerating computer vision algorithms using OpenCL framework on the mobile GPU-a case study." 2013 IEEE International Conference on Acoustics, Speech and Signal Processing. IEEE, 2013.
  60. GPU computing in OR Archived 13 January 2015 at the Wayback Machine Vincent Boyer, Didier El Baz. "Recent Advances on GPU Computing in Operations Research". Parallel and Distributed Processing Symposium Workshops & PhD Forum (IPDPSW), 2013 IEEE 27th International, on pages: 1778–1787
  61. Bukata, Libor; Sucha, Premysl; Hanzalek, Zdenek (2014). "CUDA प्लेटफ़ॉर्म के लिए डिज़ाइन किए गए समानांतर टैबू खोज का उपयोग करके संसाधन बाधित परियोजना शेड्यूलिंग समस्या का समाधान करना". Journal of Parallel and Distributed Computing. 77: 58–68. arXiv:1711.04556. doi:10.1016/j.jpdc.2014.11.005. S2CID 206391585.
  62. Bäumelt, Zdeněk; Dvořák, Jan; Šůcha, Přemysl; Hanzálek, Zdeněk (2016). "A Novel Approach for Nurse Rerostering based on a Parallel Algorithm". European Journal of Operational Research. 251 (2): 624–639. doi:10.1016/j.ejor.2015.11.022.
  63. CTU-IIG Archived 9 January 2016 at the Wayback Machine Czech Technical University in Prague, Industrial Informatics Group (2015).
  64. NRRPGpu Archived 9 January 2016 at the Wayback Machine Czech Technical University in Prague, Industrial Informatics Group (2015).
  65. Naju Mancheril. "PostgreSQL में GPU-आधारित सॉर्टिंग" (PDF). School of Computer Science – Carnegie Mellon University. Archived (PDF) from the original on 2 August 2011.
  66. Manavski, Svetlin A. "CUDA compatible GPU as an efficient hardware accelerator for AES cryptography Archived 7 May 2019 at the Wayback Machine." 2007 IEEE International Conference on Signal Processing and Communications. IEEE, 2007.
  67. Harrison, Owen; Waldron, John (2007). "AES Encryption Implementation and Analysis on Commodity Graphics Processing Units". Cryptographic Hardware and Embedded Systems - CHES 2007. Lecture Notes in Computer Science. Vol. 4727. p. 209. CiteSeerX 10.1.1.149.7643. doi:10.1007/978-3-540-74735-2_15. ISBN 978-3-540-74734-5.
  68. AES and modes of operations on SM4.0 compliant GPUs. Archived 21 August 2010 at the Wayback Machine Owen Harrison, John Waldron, Practical Symmetric Key Cryptography on Modern Graphics Hardware. In proceedings of USENIX Security 2008.
  69. Harrison, Owen; Waldron, John (2009). "Efficient Acceleration of Asymmetric Cryptography on Graphics Hardware". Progress in Cryptology – AFRICACRYPT 2009. Lecture Notes in Computer Science. Vol. 5580. p. 350. CiteSeerX 10.1.1.155.5448. doi:10.1007/978-3-642-02384-2_22. ISBN 978-3-642-02383-5.
  70. "Teraflop Troubles: The Power of Graphics Processing Units May Threaten the World's Password Security System". Georgia Tech Research Institute. Archived from the original on 30 December 2010. Retrieved 7 November 2010.
  71. "Want to deter hackers? Make your password longer". NBC News. 19 August 2010. Retrieved 7 November 2010.
  72. Lerner, Larry (9 April 2009). "Viewpoint: Mass GPUs, not CPUs for EDA simulations". EE Times. Retrieved 3 May 2009.
  73. "W2500 ADS Transient Convolution GT". accelerates signal integrity simulations on workstations that have Nvidia Compute Unified Device Architecture (CUDA)-based Graphics Processing Units (GPU)
  74. GrAVity: A Massively Parallel Antivirus Engine Archived 27 July 2010 at the Wayback Machine. Giorgos Vasiliadis and Sotiris Ioannidis, GrAVity: A Massively Parallel Antivirus Engine. In proceedings of RAID 2010.
  75. "Kaspersky Lab utilizes Nvidia technologies to enhance protection". Kaspersky Lab. 14 December 2009. Archived from the original on 19 June 2010. During internal testing, the Tesla S1070 demonstrated a 360-fold increase in the speed of the similarity-defining algorithm when compared to the popular Intel Core 2 Duo central processor running at a clock speed of 2.6 GHz.
  76. Gnort: High Performance Network Intrusion Detection Using Graphics Processors Archived 9 April 2011 at the Wayback Machine. Giorgos Vasiliadis et al., Gnort: High Performance Network Intrusion Detection Using Graphics Processors. In proceedings of RAID 2008.
  77. Regular Expression Matching on Graphics Hardware for Intrusion Detection Archived 27 July 2010 at the Wayback Machine. Giorgos Vasiliadis et al., Regular Expression Matching on Graphics Hardware for Intrusion Detection. In proceedings of RAID 2009.
  78. "जीपीयू-त्वरित अनुप्रयोग" (PDF). Archived (PDF) from the original on 25 March 2013. Retrieved 12 September 2013.