मल्टी-थ्रेसहोल्ड सीएमओएस
मल्टी-थ्रेशोल्ड सीएमओएस (एमटीसीएमओएस) सीएमओएसएकीकृत परिपथ तकनीक का एक रूप है जिसमें मल्टीपल सीमा वोल्टेज (V) वाले ट्रांजिस्टर होते हैंth) विलंब या शक्ति को अनुकूलित करने के लिए। वीth MOSFET का गेट वोल्टेज है जहां ट्रांजिस्टर की इंसुलेटिंग परत (ऑक्साइड) और सब्सट्रेट (बॉडी) के बीच इंटरफेस पर एक उलटा परत (अर्धचालक) बनता है। निम्न वीth डिवाइस तेजी से स्विच करते हैं, और इसलिए घड़ी की अवधि को कम करने के लिए महत्वपूर्ण विलंब पथों पर उपयोगी होते हैं[clarification needed]. जुर्माना वह कम वी हैth उपकरणों में स्थैतिक रिसाव शक्ति काफी अधिक होती है। उच्च वीth विलंब दंड के बिना स्थैतिक रिसाव शक्ति को कम करने के लिए उपकरणों का उपयोग गैर-महत्वपूर्ण पथों पर किया जाता है। विशिष्ट उच्च वीth डिवाइस निम्न V की तुलना में स्थैतिक रिसाव को 10 गुना कम कर देते हैंth उपकरण।[1]
एकाधिक थ्रेशोल्ड वोल्टेज वाले उपकरण बनाने की एक विधि ट्रांजिस्टर के बेस या बल्क टर्मिनल पर अलग-अलग पूर्वाग्रह वोल्टेज (वीबी) लागू करना है। अन्य तरीकों में गेट ऑक्साइड की मोटाई, गेट ऑक्साइड ढांकता हुआ स्थिरांक (सामग्री प्रकार), या गेट ऑक्साइड के नीचे चैनल क्षेत्र में डोपेंट एकाग्रता को समायोजित करना शामिल है।
मल्टी-थ्रेशोल्ड सीएमओएस के निर्माण की एक सामान्य विधि में बस अतिरिक्त फोटोलिथोग्राफी और आयन आरोपण चरणों को जोड़ना शामिल है।[2]किसी दी गई निर्माण प्रक्रिया के लिए, वीth गेट ऑक्साइड के नीचे चैनल क्षेत्र में डोपेंट परमाणुओं की सांद्रता को बदलकर समायोजित किया जाता है। आमतौर पर, सांद्रता को आयन आरोपण विधि द्वारा समायोजित किया जाता है। उदाहरण के लिए, फोटोरिस्टिस्ट के साथ पी-एमओएसएफईटी को छोड़कर सभी उपकरणों को कवर करने के लिए फोटोलिथोग्राफी विधियों को लागू किया जाता है। आयन प्रत्यारोपण तब पूरा हो जाता है, जिसमें चुने हुए डोपेंट प्रकार के आयन उन क्षेत्रों में गेट ऑक्साइड में प्रवेश करते हैं जहां कोई फोटोरेसिस्ट मौजूद नहीं है। फिर फोटोरेसिस्ट को हटा दिया जाता है। एन-एमओएसएफईटी को छोड़कर सभी उपकरणों को कवर करने के लिए फोटोलिथोग्राफी विधियों को फिर से लागू किया जाता है। फिर एक अलग डोपेंट प्रकार का उपयोग करके एक और आरोपण पूरा किया जाता है, जिसमें आयन गेट ऑक्साइड में प्रवेश करते हैं। फोटोरेसिस्ट छीन लिया गया है। बाद की निर्माण प्रक्रिया के दौरान किसी बिंदु पर, प्रत्यारोपित आयनों को ऊंचे तापमान पर एनीलिंग करके सक्रिय किया जाता है।
सिद्धांत रूप में, किसी भी संख्या में थ्रेशोल्ड वोल्टेज ट्रांजिस्टर का उत्पादन किया जा सकता है। दो थ्रेशोल्ड वोल्टेज वाले सीएमओएसके लिए, प्रत्येक p-MOSFET और n-MOSFET के लिए एक अतिरिक्त फोटोमास्किंग और इम्प्लांटेशन चरण की आवश्यकता होती है। सामान्य, निम्न और उच्च वी के निर्माण के लिएth सीएमओएस, पारंपरिक सिंगल-वी के सापेक्ष चार अतिरिक्त चरणों की आवश्यकता होती हैth सीएमओएस।
कार्यान्वयन
 | This section may be confusing or unclear to readers. (December 2011) (Learn how and when to remove this template message) |
विद्युत शक्ति को कम करने के लिए एमटीसीएमओएस का सबसे आम कार्यान्वयन स्लीप ट्रांजिस्टर का उपयोग करता है। तर्क की आपूर्ति एक आभासी विद्युत आपूर्ति रेल द्वारा की जाती है। निम्न वीth उपकरणों का उपयोग तर्क में किया जाता है जहां तेज़ स्विचिंग गति महत्वपूर्ण होती है। उच्च वीth पावर रेल और वर्चुअल पावर रेल को जोड़ने वाले उपकरण सक्रिय मोड में चालू होते हैं, स्लीप मोड में बंद होते हैं। उच्च वीth स्थैतिक रिसाव शक्ति को कम करने के लिए उपकरणों का उपयोग स्लीप ट्रांजिस्टर के रूप में किया जाता है।
पावर बदलना का डिज़ाइन जो तर्क द्वार ों पर बिजली की आपूर्ति को चालू और बंद करता है, एमटीसीएमओएस जैसी कम वोल्टेज, उच्च गति विद्युत नेटवर्क तकनीकों के लिए आवश्यक है। लॉजिक सर्किट की गति, क्षेत्र और शक्ति पावर स्विच की विशेषताओं से प्रभावित होती है।
मोटे दाने वाले दृष्टिकोण में, उच्च वीth स्लीप ट्रांजिस्टर संपूर्ण लॉजिक ब्लॉकों को शक्ति प्रदान करते हैं।[3]सक्रिय मोड के दौरान स्लीप सिग्नल निष्क्रिय हो जाता है, जिससे ट्रांजिस्टर चालू हो जाता है और निम्न V को वर्चुअल पावर (ग्राउंड) प्रदान करता हैth तर्क। स्लीप मोड के दौरान स्लीप सिग्नल पर जोर दिया जाता है, जिससे ट्रांजिस्टर बंद हो जाता है और निम्न V से पावर (ग्राउंड) डिस्कनेक्ट हो जाता हैth तर्क। इस दृष्टिकोण की कमियाँ ये हैं:
- यह निर्धारित करने के लिए कि किसी ब्लॉक को सुरक्षित रूप से कब बंद (चालू) किया जा सकता है, तर्क ब्लॉकों को विभाजित किया जाना चाहिए
- स्लीप ट्रांजिस्टर बड़े होते हैं और सर्किट ब्लॉक द्वारा आवश्यक करंट की आपूर्ति करने के लिए इनका आकार सावधानीपूर्वक होना चाहिए
- हमेशा सक्रिय (कभी भी स्लीप मोड में नहीं) पावर प्रबंधन सर्किट जोड़ा जाना चाहिए
सुक्ष्म दृष्टिकोण में, उच्च वीth प्रत्येक गेट के भीतर स्लीप ट्रांजिस्टर शामिल किए गए हैं। निम्न वीth ट्रांजिस्टर का उपयोग पुल-अप और पुल-डाउन नेटवर्क और एक उच्च वी के लिए किया जाता हैth ट्रांजिस्टर का उपयोग दो नेटवर्क के बीच लीकेज करंट को गेट करने के लिए किया जाता है। यह दृष्टिकोण लॉजिक ब्लॉक विभाजन और स्लीप ट्रांजिस्टर साइज़िंग की समस्याओं को समाप्त करता है। हालाँकि, प्रत्येक बूलियन बीजगणित गेट में अतिरिक्त ट्रांजिस्टर को शामिल करने और स्लीप सिग्नल वितरण ट्री बनाने के कारण बड़ी मात्रा में क्षेत्र ओवरहेड जोड़ा जाता है।
एक मध्यवर्ती दृष्टिकोण उच्च वी को शामिल करना हैth अधिक जटिल कार्य वाले थ्रेशोल्ड गेटों में स्लीप ट्रांजिस्टर। चूंकि बूलियन गेट्स की तुलना में किसी भी मनमाने फ़ंक्शन को लागू करने के लिए ऐसे कम थ्रेसहोल्ड गेट्स की आवश्यकता होती है, प्रत्येक गेट में एमटीसीएमओएस को शामिल करने के लिए कम क्षेत्र ओवरहेड की आवश्यकता होती है। अधिक जटिल कार्य वाले थ्रेशोल्ड गेट के उदाहरण अशक्त कन्वेंशन तर्क (एनसीएल) के साथ पाए जाते हैं[4]और स्लीप कन्वेंशन लॉजिक (एससीएल)।[3][5]गड़बड़ी या अन्य समस्याएं पैदा किए बिना एमटीसीएमओएस को लागू करने के लिए कुछ कला की आवश्यकता होती है।
संदर्भ
- ↑ Anis, Mohab; Areibi, Shawki; Mahmoud, Mohamed; Elmasry, Mohamed (2002-06-10). Written at Ontario, Canada. "Dynamic and Leakage Power Reduction in MTCMOS Circuits Using an Automated Efficient Gate Clustering Technique". Design Automation Conference. Proceedings. New Orleans, Louisiana, USA. 39: 480–485. CiteSeerX 10.1.1.11.9193. ISBN 1-58113-461-4. Archived from the original on 2023-05-18. Retrieved 2023-05-18.
- ↑ Oklobdzija, Vojin G. (1997). Digital Design and Fabrication. CRC Press. pp. 12–18. ISBN 978-0-8493-8602-2.
- ↑ 3.0 3.1 Smith, Scott; Di, Jia (2009). Designing Asynchronous Circuits using NULL Conventional Logic (NCL). Morgan & Claypool Publishers. pp. 61–73. ISBN 978-1-59829-981-6.
- ↑ Fant, Karl M. (2005). Logically determined design: clockless system design with NULL convention logic (NCL). Chichester, UK: John Wiley and Sons. ISBN 978-0-471-68478-7.
- ↑ Smith, Scott; Di, Jia. "U.S. 7,977,972 Ultra-Low Power Multi-threshold Asychronous Circuit Design". Retrieved 2011-12-12.
