डार्क सिलिकॉन
इलेक्ट्रॉनिक्स उद्योग में, डार्क सिलिकॉन एकीकृत सर्किट की सर्किटरी की मात्रा है जिसे किसी दिए गए थर्मल डिज़ाइन पावर (टीडीपी) बाधा के लिए नाममात्र ऑपरेटिंग वोल्टेज पर ऑपरेट नहीं किया जा सकता है।
डेनार्ड स्केलिंग का मानना है कि जैसे-जैसे ट्रांजिस्टर छोटे होते जाते हैं, वे किसी दिए गए क्षेत्र के लिए संख्या में वृद्धि के अनुपात में अधिक कुशल हो जाते हैं, किन्तु यह स्केलिंग वर्तमान के वर्षों में विभक्त हो गई है, जिसका अर्थ है कि छोटे ट्रांजिस्टर की दक्षता में वृद्धि आनुपातिक नहीं है उनकी संख्या में वृद्धि स्केलिंग के विवृत होने से विद्युत घनत्व में तीव्रता वृद्धि हुई है जो तापमान को सुरक्षित ऑपरेटिंग रेंज में रखते हुए सभी ट्रांजिस्टर प्रारम्भ करने में बाधा उत्पन्न करते है।[1]
2011 तक, विभिन्न समूहों के रिसर्चर्स ने अनुमान लगाया है कि, 8 एनएम टेक्नोलॉजी नोड्स पर, डार्क सिलिकॉन की मात्रा 50-80% तक पहुंच सकती है[2] प्रोसेसर आर्किटेक्चर, कूलिंग टेक्नोलॉजी और एप्लिकेशन वर्कलोड पर निर्भर करता है। इन्हेरेंट क्लाइंट रेक़ुएस्ट-लेवल परलालिस्म की प्रचुरता के साथ सर्वर (कंप्यूटिंग) वर्कलोड में भी डार्क सिलिकॉन अपरिहार्य हो सकता है।[3]
चैलेंजेस और अपॉर्चुनिटीस
डार्क सिलिकॉन का आर्किटेक्चर, इलेक्ट्रॉनिक डिजाइन ऑटोमेशन (ईडीए), और हार्डवेयर-सॉफ़्टवेयर सह-डिज़ाइन समुदायों के लिए कई चैलेंजेस प्रस्तुत करता है। इनमें यह प्रश्न सम्मिलित है कि पीक पावर और थर्मल कंस्ट्रेंट्स के अंडर ऊर्जा-कुशल ऑन-चिप मैंनी कोर प्रोसेसर को डिजाइन और प्रबंधित करते समय बड़ी संख्या में ट्रांजिस्टर (संभवतः डार्क) का उपयोग कैसे किया जाए। आर्किटेक्ट्स ने एप्लिकेशन-स्पेसिफिक और त्वरक-समृद्ध आर्किटेक्चर को डिजाइन करने में डार्क सिलिकॉन का लाभ उठाने के लिए कई प्रयास प्रारंभ किए हैं।[4][5][6]
वर्तमान में, रिसर्चर्स ने ज्ञात किया है कि कैसे डार्क सिलिकॉन ईडीए समुदाय के लिए नई चैलेंजेस और ओप्पोरचुनिटीएस को उजागर करता है।[7] विशेष रूप से, उन्होंने डार्क सिलिकॉन मल्टी-कोर प्रोसेसर के लिए थर्मल, विश्वसनीयता (सॉफ्ट एरर और एजिंग), और प्रक्रिया भिन्नता संबंधी आशंका का प्रदर्शन किया है।
संदर्भ
- ↑ Taylor, Michael B. (June 2012). "Is dark silicon useful? Harnessing the four horsemen of the coming dark silicon apocalypse". DAC Design Automation Conference 2012: 1131–1136.
- ↑ Esmaeilzadeh, Hadi; et al. (June 2011). "डार्क सिलिकॉन और मल्टीकोर स्केलिंग का अंत" (PDF). 2011 38th Annual International Symposium on Computer Architecture (ISCA): 365–376.
- ↑ Hardavellas, Nikos; Ferdman, Michael; Falsafi, Babak; Ailamaki, Anastasia (2011). "सर्वर में डार्क सिलिकॉन की ओर" (PDF). IEEE Micro. 31 (4): 6. doi:10.1109/MM.2011.77. ISSN 1937-4143. S2CID 2765349.
- ↑ Venkatesh, Ganesh; Sampson, Jack; Goulding, Nathan; Garcia, Saturnino; Bryksin, Vladyslav; Lugo-Martinez, Jose; Swanson, Steven; Taylor, Michael Bedford (2010-03-13). "Conservation cores: reducing the energy of mature computations" (PDF). ACM SIGPLAN Notices. 45 (3): 205–218. doi:10.1145/1735971.1736044. ISSN 0362-1340.
- ↑ Cong, Jason; Ghodrat, Mohammad Ali; Gill, Michael; Grigorian, Beayna; Reinman, Glenn (2012-06-03). "Architecture support for accelerator-rich CMPS". Proceedings of the 49th Annual Design Automation Conference. DAC '12. San Francisco, California: Association for Computing Machinery. pp. 843–849. doi:10.1145/2228360.2228512. ISBN 978-1-4503-1199-1. S2CID 15870762.
- ↑ Lyons, Michael J.; Hempstead, Mark; Wei, Gu-Yeon; Brooks, David (2012-01-26). "The accelerator store: A shared memory framework for accelerator-based systems". ACM Transactions on Architecture and Code Optimization. 8 (4): 48:1–48:22. CiteSeerX 10.1.1.226.994. doi:10.1145/2086696.2086727. ISSN 1544-3566.
- ↑ Shafique, Muhammad; Garg, Siddharth; Henkel, Jörg; Marculescu, Diana (2014-06-01). "The EDA Challenges in the Dark Silicon Era". Proceedings of the 51st Annual Design Automation Conference. DAC '14. San Francisco, CA, USA: Association for Computing Machinery. pp. 1–6. doi:10.1145/2593069.2593229. ISBN 978-1-4503-2730-5. S2CID 10686259.
