कोरबूट

From Vigyanwiki
Revision as of 23:25, 6 March 2023 by alpha>Ashirvad Verma
coreboot
Original author(s)Ronald G. Minnich, Eric Biederman, Li-Ta (Ollie) Lo, Stefan Reinauer, and the coreboot community
Initial release1999; 25 years ago (1999)
Stable release
4.19 / 13 February 2023; 19 months ago (2023-02-13)[1]
Written inMostly C, and about 1% in assembly. Optionally Ada
PlatformIA-32, x86-64, ARMv7,[2] ARMv8, MIPS, RISC-V, POWER8
TypeFirmware
LicenseGPLv2[3]

कोरबूट, जिसे पहले LinuxBIOS के नाम से जाना जाता था,[4] एक सॉफ़्टवेयर प्रोजेक्ट है जिसका उद्देश्य अधिकांश कंप्यूटरों में पाए जाने वाले मालिकाना फर्मवेयर (BIOS या UEFI) को बदलने के लिए एक हल्के फ़र्मवेयर के साथ डिज़ाइन किया गया है जो आधुनिक 32-बिट या 64-बिट ऑपरेटिंग सिस्टम को लोड करने और चलाने के लिए आवश्यक न्यूनतम कार्य करने के लिए डिज़ाइन किया गया है।

चूंकि कोरबूट नंगे हार्डवेयर को इनिशियलाइज़ करता है, इसलिए इसे हर चिपसेट और मदरबोर्ड पर पोर्ट किया जाना चाहिए जो इसे सपोर्ट करता है। नतीजतन, कोरबूट केवल सीमित संख्या में हार्डवेयर प्लेटफॉर्म और मदरबोर्ड मॉडल के लिए उपलब्ध है।

कोरबूट वेरिएंट में से एक लिब्रेबूट है, एक सॉफ्टवेयर वितरण पूरी तरह से बाइनरी ब्लॉब से मुक्त है, जिसका लक्ष्य अंतिम उपयोगकर्ताओं के लिए है।[5]

इतिहास

कोरबूट परियोजना 1999 की सर्दियों में लॉस अलामोस नेशनल लेबोरेटरी (LANL) में उन्नत कंप्यूटिंग प्रयोगशाला में शुरू हुई,[6] एक BIOS बनाने के लक्ष्य के साथ जो तेजी से शुरू होगा और त्रुटियों को बुद्धिमानी से संभालेगा।[7] यह जीएनयू जनरल पब्लिक लाइसेंस वर्जन 2 (GPLv2) की शर्तों के तहत लाइसेंस प्राप्त है। मुख्य योगदानकर्ताओं में लॉस अलामोस नेशनल लेबोरेटरी, सिलिकॉन एकीकृत प्रणाली , उन्नत लघु उपकरण, कोरसिस्टम्स और लिनक्स नेटवर्क्स, इंक, साथ ही मदरबोर्ड विक्रेता माइक्रो-स्टार इंटरनेशनल, गीगाबाइट प्रौद्योगिकी और टायन शामिल हैं, जो अपने मानक BIOS के साथ कोरबूट की पेशकश करते हैं या इसके विनिर्देश प्रदान करते हैं। उनके कुछ मदरबोर्ड के लिए हार्डवेयर इंटरफेस। Google कोरबूट प्रोजेक्ट को आंशिक रूप से प्रायोजित करता है।[8] सीएमई समूह, वायदा एक्सचेंजों का एक समूह, ने 2009 में कोरबूट परियोजना का समर्थन करना शुरू किया।[9]

Google समर ऑफ़ कोड के लिए लगातार सात वर्षों (2007-2014) में कोरबूट को स्वीकार किया गया था।[10][11] पहले तीन मॉडलों के अलावा, सभी Chrome बुक कोरबूट पर चलते हैं।[12][13] एआरएम वास्तुकला के आधार पर प्रोसेसर के लिए समर्थन को सक्षम करने के लिए पनडुब्बी से कोड को आत्मसात किया गया है।[14] जून 2019 में, कोरबूट ने फ़र्मवेयर पर अपने रिवर्स इंजीनियरिंग प्रयासों के लिए एनएसए सॉफ्टवेयर घिद्रा का उपयोग करना शुरू किया। मुक्त और खुला स्रोत सॉफ्टवेयर के रूप में सुइट की रिलीज़ के बाद फ़र्मवेयर-विशिष्ट समस्याएं।[15]

समर्थित प्लेटफॉर्म

कोरबूट द्वारा समर्थित एमआईपीएस आर्किटेक्चर में IA-32, x86-64, ARM आर्किटेक्चर, ARM64, MIPS आर्किटेक्चर और RISC-V शामिल हैं। समर्थित सिस्टम- on- एक चिप (एसओसी) प्लेटफॉर्म में एएमडी जिओड (प्रोसेसर) शामिल है, जो प्रति बच्चे एक लैपटॉप के लिए विकसित जिओड जीएक्स प्रोसेसर से शुरू होता है। Artec Group ने अपने ThinCan मॉडल DBE61 के लिए Geode LX सपोर्ट जोड़ा; उस कोड को एएमडी द्वारा अपनाया गया था और जिओड एलएक्स प्लेटफॉर्म पर अपग्रेड किए जाने के बाद ओएलपीसी के लिए और सुधार किया गया था, और अन्य जिओड वेरिएंट का समर्थन करने के लिए कोरबूट समुदाय द्वारा इसे और विकसित किया गया है। Coreboot को Flashrom का उपयोग करके एक जिओड प्लेटफॉर्म पर फ्लैश किया जा सकता है।

एएमडी जिओड आधारित प्लेटफॉर्म पर प्रारंभिक विकास से, कई एएमडी प्रोसेसर और चिपसेट पर कोरबूट समर्थन बढ़ाया गया है। प्रोसेसर सूची में परिवार 0Fh और 10h (AMD K8 कोर), और हाल ही में परिवार 14h (बनबिलाव (प्रोसेसर) कोर, AMD त्वरित प्रसंस्करण इकाई) शामिल हैं। कोरबूट समर्थन AMD चिपसेट तक भी विस्तारित है: AMD 690 चिपसेट श्रृंखला, AMD 700 चिपसेट श्रृंखला, AMD 580 चिपसेट श्रृंखला, और SB8xx।

एएमडी जेनेरिक एनकैप्सुलेटेड सॉफ्टवेयर आर्किटेक्चर (AGESA)‍—‌एक बूटस्ट्रैपिंग प्रोटोकॉल जिसके द्वारा AMD64 मेनबोर्ड पर सिस्टम डिवाइस को इनिशियलाइज़ किया जाता है‍—‌AMD64 हार्डवेयर पर कोरबूट सिस्टम इनिशियलाइज़ेशन के लिए आवश्यक कार्यक्षमता प्रदान करने के उद्देश्य से 2011 की शुरुआत में ओपन सोर्स किया गया था।[16] हालांकि, इस तरह की रिलीज कभी भी एएमडी द्वारा भविष्य के विकास का आधार नहीं बन पाई और बाद में इसे रोक दिया गया।[17] डिवाइस जिन्हें कोरबूट या इसके डेरिवेटिव में से एक के साथ प्रीलोड किया जा सकता है उनमें शामिल हैं

  • कुछ x86-आधारित Chrome बुक,[18][19]
  • लिब्रे T440p और X230 (क्रमशः रीब्रांडेड थिंकपैड T440p और X230, मिनीफ्री से उपलब्ध है, जिसे पहले ग्लूग्लग के नाम से जाना जाता था),[20][21],
  • प्रति बच्चा एक लैपटॉप पहल से ओएलपीसी एक्सओ,
  • ThinCan मॉडल DBE61, DBE62 और DBE63, और पीसी इंजन द्वारा निर्मित फैनलेस सर्वर/राउटर हार्डवेयर।[22] * सभी Purism (कंपनी) कामचलाऊ लैपटॉप कोरबूट के साथ आते हैं।[23] [24]
  • कुछ System76 पीसी कोरबूट TianoCore फर्मवेयर का उपयोग करते हैं, जिसमें ओपन सोर्स एम्बेडेड नियंत्रक फर्मवेयर शामिल है।
  • स्टारलैब्स सिस्टम एक विकल्प के रूप में कोरबूट फर्मवेयर का उपयोग करता है।[25]

डिजाइन

कोरबूट आमतौर पर एक लिनक्स कर्नेल को लोड करता है, लेकिन यह किसी भी अन्य स्टैंडअलोन कार्यक्रम को लोड कर सकता है। स्टैंड-अलोन निष्पादन योग्य और लिंक करने योग्य प्रारूप निष्पादन योग्य, जैसे कि iPXE, gPXE या एथरबूट जो लिनक्स कर्नेल संजाल बूट , या SeaBIOS को बूट कर सकता है।[26] जो एक लिनक्स कर्नेल, विंडोज 2000 और बाद में, और बीएसडी लोड कर सकता है; Windows 2000/Windows XP और OpenBSD समर्थन पहले ADLO द्वारा प्रदान किया गया था।[27][28] कोरबूट किसी भी समर्थित डिवाइस से कर्नेल को लोड कर सकता है, जैसे माइरिनेट, क्वाड्रिक्स, या एससीआई कंप्यूटर क्लस्टर इंटरकनेक्ट। अन्य कर्नेल (कंप्यूटर विज्ञान) को सीधे बूट करना भी संभव है, जैसे बेल लैब्स कर्नेल से प्लान 9। कर्नेल को सीधे लोड करने के बजाय, कोरबूट एक समर्पित बूट लोडर को नियंत्रण दे सकता है, जैसे GNU GRUB 2 का कोरबूट-सक्षम संस्करण।

Coreboot मुख्य रूप से C (प्रोग्रामिंग लैंग्वेज) में लिखा जाता है, जिसमें कम मात्रा में विधानसभा कोड होता है। सी को प्राथमिक सी (प्रोग्रामिंग भाषा) रूप में चुनना समकालीन पीसी BIOS की तुलना में आसान कोड ऑडिट सक्षम करता है जो आम तौर पर असेंबली में लिखा जाता था,[29] जिसके परिणामस्वरूप बेहतर सुरक्षा होती है। Ada (प्रोग्रामिंग लैंग्वेज) में कोरबूट के हिस्सों को लिखने के लिए बिल्ड और रनटाइम सपोर्ट है[30] सुरक्षा पट्टी को और बढ़ाने के लिए, लेकिन वर्तमान में इसका उपयोग केवल छिटपुट रूप से किया जाता है। स्रोत कोड जीपीएल संस्करण 2 लाइसेंस के तहत जारी किया गया है।

Coreboot हार्डवेयर इनिशियलाइज़ेशन की पूर्ण न्यूनतम मात्रा को निष्पादित करता है और फिर ऑपरेटिंग सिस्टम को नियंत्रण पास करता है। नतीजतन, ऑपरेटिंग सिस्टम के नियंत्रण में आने के बाद कोई कोरबूट कोड नहीं चल रहा है। कोरबूट की एक विशेषता यह है कि x86 आर्किटेक्चर संस्करण केवल दस निर्देशों को निष्पादित करने के बाद 32-बिट मोड में चलता है[31] (लगभग सभी अन्य x86 BIOS विशेष रूप से 16-बिट मोड में चलते हैं)। यह आधुनिक यूईएफआई फर्मवेयर के समान है, जिसका उपयोग नए पीसी हार्डवेयर पर किया जाता है।

अपने आप में, कोरबूट BIOS इंटरप्ट कॉल सेवाएं प्रदान नहीं करता है। SeaBIOS पेलोड (कंप्यूटिंग) का उपयोग BIOS कॉल प्रदान करने के लिए किया जा सकता है और इस प्रकार कोरबूट को उन ऑपरेटिंग सिस्टम को लोड करने की अनुमति देता है जिनके लिए Windows 2000/XP/Vista/7 और BSD जैसी सेवाओं की आवश्यकता होती है। हालाँकि, अधिकांश आधुनिक ऑपरेटिंग सिस्टम हार्डवेयर को दूसरे तरीके से एक्सेस करते हैं और BIOS कॉल का उपयोग केवल आरंभिक आरंभ के दौरान और फ़ॉलबैक तंत्र के रूप में करते हैं।

कोरबूट चरण

  1. बूटब्लॉक चरण: फ्लैश एक्सेस प्राप्त करने के लिए तैयार करें और उपयोग करने के लिए रोम चरण देखें
  2. ROM स्टेज: मेमोरी और अर्ली चिपसेट इनिट (UEFI में PEI जैसा थोड़ा सा)
  3. रैम स्टेज: सीपीयू, चिपसेट और मेनबोर्ड इनिट, पीसीआई रिसोर्स असाइनमेंट, एसीपीआई और एसएमबीआईओएस टेबल क्रिएशन, एसएमएम हैंडलर (यूईएफआई में डीएक्सई स्टेज जैसा थोड़ा सा)
  4. पेलोड।

डीआरएएम शुरू करना

सबसे कठिन हार्डवेयर जो कोरबूट आरंभ करता है वह है मेमोरी कंट्रोलर और डायनेमिक रैंडम-एक्सेस मेमोरी। कुछ मामलों में, इस विषय पर तकनीकी दस्तावेज गैर-प्रकटीकरण समझौता प्रतिबंधित या अनुपलब्ध है। RAM आरंभीकरण विशेष रूप से कठिन है क्योंकि RAM प्रारंभ होने से पहले इसका उपयोग नहीं किया जा सकता है। इसलिए, DRAM नियंत्रकों और DRAM को इनिशियलाइज़ करने के लिए, इनिशियलाइज़ेशन कोड में केवल CPU का प्रोसेसर रजिस्टर या अस्थायी स्टोरेज के रूप में Cache-as-RAM हो सकता है।

romcc, एक C (प्रोग्रामिंग लैंग्वेज) संकलक जो RAM के बजाय रजिस्टरों का उपयोग करता है, कार्य को आसान बनाता है। ROMCC का उपयोग करना, DRAM DIMM के सीरियल उपस्थिति का पता लगाने रोम तक सिस्टम प्रबंधन बस को एक्सेस करना अपेक्षाकृत आसान है, जो RAM का उपयोग करने की अनुमति देता है।

नए x86 प्रोसेसर के साथ, प्रोसेसर कैश का उपयोग RAM के रूप में तब तक किया जा सकता है जब तक DRAM प्रारंभ नहीं हो जाता। प्रोसेसर कैश को Cache-as-RAM में इनिशियलाइज़ करना होगा[32][33] मोड भी, लेकिन इसके लिए DRAM को इनिशियलाइज़ करने की तुलना में कम निर्देशों की आवश्यकता होती है। साथ ही, Cache-as-RAM मोड इनिशियलाइज़ेशन CPU आर्किटेक्चर के लिए विशिष्ट है, इस प्रकार DRAM इनिशियलाइज़ेशन की तुलना में अधिक सामान्य है, जो प्रत्येक चिपसेट और मेनबोर्ड के लिए विशिष्ट है।

अधिकांश आधुनिक x86 प्लेटफार्मों के लिए, विक्रेता द्वारा प्रदान किए गए बंद स्रोत बाइनरी-ओनली घटकों का उपयोग DRAM सेटअप के लिए किया जाता है। Intel सिस्टम के लिए, FSP-M आवश्यक है,[34] जबकि एएमडी के पास कोई मौजूदा समर्थन नहीं है। बाइनरी एजीईएसए वर्तमान में एएमडी सिस्टम पर मालिकाना यूईएफआई फर्मवेयर के लिए उपयोग किया जाता है, और इस मॉडल से भविष्य में एएमडी से संबंधित कोरबूट समर्थन को जारी रखने की उम्मीद है।[35]

कोरबूट का विकास और डिबगिंग

डेनवर 2008 शिखर सम्मेलन में कोरबूट को हैक करना।

चूंकि कोरबूट को नंगे हार्डवेयर को इनिशियलाइज़ करना चाहिए, इसे हर चिपसेट और मदरबोर्ड पर पोर्ट किया जाना चाहिए जो इसे सपोर्ट करता है। रैंडम एक्सेस मेमोरी को इनिशियलाइज़ करने से पहले, कोरबूट आनुक्रमिक द्वार (केवल कैश और रजिस्टरों को संबोधित करते हुए) को इनिशियलाइज़ करता है, इसलिए यह कनेक्टेड कंप्यूटर टर्मिनल पर डिबग टेक्स्ट भेज सकता है। यह 0x80 को पोर्ट करने के लिए बाइट कोड भी भेज सकता है जो कि कनेक्टेड पोस्ट कार्ड के दो-हेक्स-अंकीय डिस्प्ले पर प्रदर्शित होते हैं।

एक अन्य पोर्टिंग सहायता www.ioss.com.tw से वाणिज्यिक RD1 BIOS उद्धारकर्ता उत्पाद था, (www.iad.gov/ioss/ पर यूएस इंटरएजेंसी OPSEC सपोर्ट स्टाफ के साथ भ्रमित नहीं होना चाहिए) जो दो बूट मेमोरी उपकरणों का एक संयोजन था जो कि बूट मेमोरी सॉकेट में प्लग करता है और दो उपकरणों के बीच चयन करने के लिए मैन्युअल स्विच होता है। कंप्यूटर एक डिवाइस से बूट हो सकता है, और फिर कंप्यूटर को दूसरे डिवाइस को रीप्रोग्राम या फ्लैश करने की अनुमति देने के लिए स्विच को टॉगल किया जा सकता है। एक अधिक महंगा विकल्प बाहरी EEPROM/NOR फ़्लैश प्रोग्रामर है।

ऐसे सीपीयू एमुलेटर भी हैं जो या तो सेंट्रल प्रोसेसिंग यूनिट को बदल देते हैं या सेज स्मार्टप्रोब के साथ JTAG पोर्ट के माध्यम से जुड़ जाते हैं।[36][37] एक उदाहरण होने के नाते। कोड को BIOS डिवाइस को फ्लैश करने के बजाय BIOS एमुलेटर पर बनाया या डाउनलोड किया जा सकता है।

पेलोड

Lenovo ThinkPad X60 पर चलने वाला SeaBIOS पेलोड

कोरबूट पेलोड को लोड कर सकता है, जिसे libpayload हेल्पर लाइब्रेरी। मौजूदा पेलोड में निम्नलिखित शामिल हैं:

  • SeaBIOS, x86 BIOS का एक छोटा सा कार्यान्वयन, जिसे ज्यादातर 16-बिट C (प्रोग्रामिंग लैंग्वेज) में जीएनयू संकलक संग्रह का उपयोग करके लिखा गया है।
  • TianoCore, UEFI का एक स्वतंत्र और मुक्त-स्रोत कार्यान्वयन[38]
  • OpenBIOS, फर्मवेयर खोलें का एक मुफ़्त और ओपन-सोर्स कार्यान्वयन
  • GNU GRUB, एक बूटलोडर
  • FILO, USB बूट समर्थन के साथ एक GRUB जैसा बूटलोडर
  • ईथरबूट, यह नेटवर्क पर एक ऑपरेटिंग सिस्टम को बूट कर सकता है
  • gPXE/iPXE, Etherboot का उत्तराधिकारी, SeaBIOS या TianoCore के तहत चलने पर काम करता है
  • Google द्वारा ChromeOS के लिए डेप्थचार्ज का उपयोग किया जाता है[39]
  • अतीत में दास यू-बूट की एक शाखा का उपयोग Google द्वारा क्रोमियमओएस के लिए किया गया था[40]

यूरोपीय कोरबूट सम्मेलन

एक भौतिक बैठक यूरोपीय कोरबूट सम्मेलन है जो अक्टूबर 2017 में आयोजित की गई थी और तीन दिनों तक चली थी।

सम्मेलन इतिहास

Event and year Date Host city Venue Resources Themes
ECC2017 26.10. – 29.10 Bochum, Germany RUB Convention Center https://ecc2017.com

विक्रेता

कोरबूट खुला स्रोत है, और तीसरे पक्ष जैसे क्रोमबुक, पीसी इंजन,[41] स्टार लैब्स, System76 और Purism_ (कंपनी) अपने हार्डवेयर को कोरबूट के साथ शिप करते हैं।[42]

{{Anchor|LIBREBOOT}वेरिएंट

कोरबूट के अपने मूल कोड बेस से थोड़े अलग उद्देश्यों के साथ कई प्रकार हैं:

  • लिबरेकोर - सॉफ्टवेयर स्वतंत्रता , गैर-x86 निर्देश सेट वास्तुकला कंप्यूटर, और फर्मवेयर डेवलपमेंट फ्रेमवर्क पर अधिक ध्यान देने वाला एक वेरिएंट।
  • लिब्रेबूट - सभी बाइनरी ब्लब्स को हटाने के लिए प्राथमिक फोकस वाला एक संस्करण।
  • ओस्बूट - लिब्रेबूट के समान एक संस्करण जिसने हार्डवेयर समर्थन और स्थिरता को बढ़ाने के लिए अपनी नो बूँद नीति को समाप्त कर दिया।[43] नवंबर 2022 तक लिबरबूट के साथ विलय हो गया।[44]

लिब्रेबूट को मालिकाना बाइनरी ब्लॉब्स के बिना कोरबूट के वितरण के रूप में स्थापित किया गया है।[45][5] लिब्रेबूट कोरबूट का सीधा फोर्क (सॉफ्टवेयर विकास) नहीं है; इसके बजाय, यह एक समानांतर प्रयास है जो अपस्ट्रीम आपूर्तिकर्ता के रूप में नवीनतम कोरबूट पर बार-बार रिबेसिंग के साथ मिलकर काम करता है, जब भी संभव हो तो पैच अपस्ट्रीम में विलय हो जाते हैं। मालिकाना सॉफ़्टवेयर को हटाने के अलावा, लिबरबूट भी निर्माण और स्थापना प्रक्रियाओं को स्वचालित करके कोरबूट को उपयोग में आसान बनाने का प्रयास करता है।[46] लिब्रेबूट प्रोजेक्ट ने कुछ थिंकपैड, मैकबुक और एआरएम क्रोमबुक लैपटॉप के पूरी तरह से लिबर वेरिएंट के लिए आवश्यक संशोधनों को संभव बनाया।[47][48]

यह भी देखें

संदर्भ

  1. ↑ "Releases". coreboot. n.d.
  2. ↑ "ARM". coreboot. 15 October 2013. Retrieved 1 February 2014.
  3. ↑ "coreboot's licence". github.com. 1991. Retrieved 2018-10-13.
  4. ↑ "[LinuxBIOS] Welcome to coreboot". 12 January 2008.
  5. ↑ 5.0 5.1 "लिब्रेबूट". libreboot.org. Retrieved 31 July 2014.
  6. ↑ coreboot FAQ: Who is working on coreboot?
  7. ↑ Anton Borisov: The Open Source BIOS is Ten. An interview with the coreboot developers Archived 16 September 2012 at the Wayback Machine. The H, 2009.
  8. ↑ "Google Sponsors the LinuxBIOS project".
  9. ↑ "सीएमई समूह कोरबूट और अन्य लिनक्स ओपन सोर्स परियोजनाओं में गोता लगाता है". Wall Street & Technology. Archived from the original on 12 August 2010. Retrieved 23 September 2015.
  10. ↑ "जीएसओसी". coreboot.org. Retrieved 1 February 2014.
  11. ↑ "पिछली जीएसओसी परियोजनाएं". coreboot.org. Retrieved 1 February 2014.
  12. ↑ Larabel, Michael (22 April 2012). "कई FSF प्राथमिकता वाली परियोजनाएँ अभी भी प्रगति नहीं कर रही हैं". Phoronix. Retrieved 29 December 2014. The success out of Coreboot recently is Google providing Sandy/Ivy Bridge support for Coreboot. Google's planning to begin shipping new Intel "Chromebooks" that will use Coreboot. Google likes Coreboot for the faster start-up time, among other benefits.
  13. ↑ "क्रोमबुक". coreboot. 16 January 2014. Archived from the original on 8 May 2016. Retrieved 17 February 2014.
  14. ↑ "GSoC2011(Week 1): Analysis of U-boot ARM boot code | coreboot developer blogs". Retrieved 12 April 2014.
  15. ↑ "Coreboot Project फर्मवेयर रिवर्स इंजीनियरिंग - Phoronix के साथ मदद करने के लिए NSA सॉफ़्टवेयर का लाभ उठा रहा है". www.phoronix.com.
  16. ↑ "एएमडी के कोरबूट स्रोत कोड रिलीज पर तकनीकी विवरण". AMD. 28 February 2011. Archived from the original on 25 March 2014. Retrieved 1 February 2016.
  17. ↑ Griffith, Bruce (2014-11-05). "एएमडी की बाइनरी-ओनली एजीईएसए लाइब्रेरी". Retrieved 2017-05-08.
  18. ↑ "समर्थित मदरबोर्ड - कोरबूट". www.coreboot.org (in English). Retrieved 2017-04-03.
  19. ↑ "कई FSF प्राथमिकता वाली परियोजनाएँ अभी भी प्रगति नहीं कर रही हैं". Phoronix. 22 April 2012. Retrieved 22 September 2015.
  20. ↑ "मिनीफ्री". Retrieved 24 September 2015.
  21. ↑ "द ग्लूगलग". fsf.org. Archived from the original on 23 September 2015. Retrieved 23 September 2015.
  22. ↑ "pcengines/coreboot". Retrieved 16 September 2019.
  23. ↑ "Purism Librem उपकरणों पर coreboot फर्मवेयर". Retrieved 19 June 2020.
  24. ↑ "Purism Laptops To Use 'Heads' Firmware To Protect Against Rootkits, Tampering (Updated)". Retrieved 19 June 2020.
  25. ↑ Starbook mk v review - fossbytes
  26. ↑ SeaBIOS (previously known as LegacyBIOS) is an open-source legacy BIOS implementation
  27. ↑ "कोरबूट ऐड-ऑन लेयर (ADLO)". Archived from the original on 25 November 2010.
  28. ↑ SEBOS, Security Enhanced Bootloader for Operating Systems, Phase 2 Archived 19 June 2007 at the Wayback Machine, adding PC BIOS Services to coreboot via Bochs BIOS (Link noted to be defunct on 18 July 2008. See )
  29. ↑ Comparison of UEFI and legacy BIOS, pronouncing that same advantage for UEFI
  30. ↑ commit adding that support
  31. ↑ "coreboot v3 early startup code". Archived from the original on 10 July 2012. Retrieved 17 August 2008.
  32. ↑ Yinghai Lu; Li-Ta Lo; Gregory R. Watson; Ronald G. Minnich (15 January 2009). "CAR: Using Cache as RAM in Linux BIOS" (PDF). qmqm.pl. Archived from the original (PDF) on 3 March 2016. Retrieved 25 February 2014.
  33. ↑ "A Framework for Using Processor Cache as RAM (CAR)" (PDF).
  34. ↑ "The Mission Of Coreboot - Is It About Open-Source Or Appeasing Hardware Vendors?". Phoronix Forums (in English). Retrieved 2019-09-08.
  35. ↑ Griffith, Bruce (5 November 2014). "[coreboot] AMD's binary-only AGESA libraries". Retrieved 2019-09-08.
  36. ↑ "हड़प ली उपाधि". www.se-eng.com. Archived from the original on 15 March 2011.{{cite web}}: CS1 maint: unfit URL (link)
  37. ↑ "सेज स्मार्टप्रोब एफएक्यू". S.Datskovskiy. Retrieved 30 April 2021.
  38. ↑ "Google "प्रोजेक्ट पियानो" को कोरबूट में धकेलता है - Phoronix". phoronix.com. Retrieved 23 September 2015.
  39. ↑ "Depthcharge: The ChromeOS bootloader". docs.google.com. Retrieved 26 October 2015.
  40. ↑ "Modify u-boot code to allow building coreboot payload. [chromiumos/third_party/u-boot-next : chromeos-v2011.03]". 24 July 2011.
  41. ↑ "पीसी इंजन". Retrieved 5 May 2022.
  42. ↑ "वितरण". Retrieved 5 May 2022.
  43. ↑ "osboot – osboot project". osboot – osboot project (in English). Retrieved 2022-11-06.
  44. ↑ Rowe, Leah (2022-11-15). "Libreboot – Osboot is now part of Libreboot". Libreboot – Osboot is now part of Libreboot (in English). Retrieved 2022-11-16.
  45. ↑ "लिब्रेबूट". Free Software Foundation. Retrieved 31 July 2014.
  46. ↑ "लिबरबूट परियोजना के बारे में". libreboot.org. Retrieved 25 April 2015.
  47. ↑ Gay, Joshua (9 October 2012). "आपके फ्रीडम हार्डवेयर उत्पाद प्रमाणन का सम्मान करता है". Free Software Foundation. Retrieved 25 February 2015.
  48. ↑ "हार्डवेयर संगतता सूची". libreboot.org. Retrieved 25 February 2015.

अग्रिम पठन

बाहरी संबंध

Retrieved from ‘https://www.vigyanwiki.in/index.php?title=कोरबूट&oldid=106751’