प्रत्यक्ष डिजिटल संश्लेषण
डायरेक्ट डिजिटल सिंथेसिस (DDS) आवृत्ति सिंथेसाइज़र द्वारा नियोजित एक विधि है जिसका उपयोग एकल, निश्चित-आवृत्ति संदर्भ घड़ी से मनमाना तरंग बनाने के लिए किया जाता है। DDS का उपयोग संकेतक उत्पादक , संचार प्रणालियों में स्थानीय ऑसिलेटर, फ़ंक्शन जनरेटर, मिक्सर, न्यूनाधिक जैसे अनुप्रयोगों में किया जाता है।[1]सिंथेसाइज़र और एक डिजिटल चरण बंद लूप के हिस्से के रूप में।[2]
सिंहावलोकन
एक बुनियादी डायरेक्ट डिजिटल सिंथेसाइज़र में एक आवृत्ति संदर्भ (अक्सर एक क्रिस्टल थरथरानवाला या सतह ध्वनिक तरंग ऑसिलेटर), एक संख्यात्मक रूप से नियंत्रित ऑसिलेटर (NCO) और एक डिज़िटल से एनालॉग कन्वर्टर (DAC) होता है। [5] जैसा कि चित्र एक में दिखाया गया है।
संदर्भ थरथरानवाला प्रणाली के लिए एक स्थिर समय आधार प्रदान करता है और डीडीएस की आवृत्ति सटीकता निर्धारित करता है। यह एनसीओ को घड़ी प्रदान करता है, जो अपने आउटपुट पर वांछित आउटपुट वेवफॉर्म (अक्सर एक साइन लहर ) का असतत-समय, परिमाणीकरण (सिग्नल प्रोसेसिंग) संस्करण उत्पन्न करता है, जिसकी अवधि फ्रीक्वेंसी कंट्रोल रजिस्टर में निहित डिजिटल शब्द द्वारा नियंत्रित होती है। सैंपल किए गए, डिजिटल वेवफ़ॉर्म को DAC द्वारा एनालॉग वेवफ़ॉर्म में बदला जाता है। आउटपुट पुनर्निर्माण फ़िल्टर एनालॉग रूपांतरण प्रक्रिया में निहित शून्य-क्रम होल्ड द्वारा निर्मित वर्णक्रमीय प्रतिकृतियों को अस्वीकार करता है।
प्रदर्शन
एक डीडीएस के अपने एनालॉग समकक्ष, चरण-लॉक लूप (पीएलएल) पर कई फायदे हैं, जिनमें बेहतर आवृत्ति चपलता, बेहतर चरण शोर और आवृत्ति स्विचिंग संक्रमणों में आउटपुट चरण का सटीक नियंत्रण शामिल है। नुकसान में मुख्य रूप से डिजिटल-से-एनालॉग कनवर्टर के कारण उच्च आवृत्ति (>1) Nyquist छवियों, और उच्च आवृत्ति ऑफसेट पर एक उच्च शोर मंजिल से उत्पन्न न्यूमेरिक रूप से नियंत्रित ऑसिलेटर में ट्रंकेशन प्रभाव के कारण नकली प्रतिक्रियाएं शामिल हैं।[6]
क्योंकि DDS एक Nyquist-Shannon नमूनाकरण प्रमेय है, आउटपुट आवृत्ति F पर वांछित तरंग के अतिरिक्तoutNyquist आवृत्ति भी उत्पन्न होती है (प्राथमिक छवि F पर हैclk-एफout, जहां एफclk संदर्भ घड़ी आवृत्ति है)। इन अवांछित छवियों को अस्वीकार करने के लिए, एक डीडीएस आमतौर पर एक एनालॉग पुनर्निर्माण फ़िल्टर के संयोजन के साथ प्रयोग किया जाता है जैसा चित्रा 1 में दिखाया गया है।[7]
आवृत्ति चपलता
डीडीएस की आउटपुट फ्रीक्वेंसी फ्रीक्वेंसी कंट्रोल रजिस्टर (एफसीआर) (चित्र 1 देखें) में संग्रहीत मूल्य द्वारा निर्धारित की जाती है, जो बदले में संख्यात्मक रूप से नियंत्रित ऑसीलेटर के चरण संचायक चरण आकार को नियंत्रित करती है। क्योंकि एनसीओ असतत-समय के डोमेन में काम करता है, यह एफसीआर में संग्रहीत मूल्य में बदलाव के साथ-साथ क्लॉक एज पर तुरंत आवृत्ति को बदलता है। DDS आउटपुट फ़्रीक्वेंसी सेटलिंग समय मुख्य रूप से पुनर्निर्माण फ़िल्टर की चरण प्रतिक्रिया द्वारा निर्धारित किया जाता है। एक रेखीय चरण प्रतिक्रिया के साथ एक आदर्श पुनर्निर्माण फ़िल्टर (जिसका अर्थ है कि आउटपुट केवल इनपुट सिग्नल का विलंबित संस्करण है) इसके आउटपुट पर तात्कालिक आवृत्ति प्रतिक्रिया की अनुमति देगा क्योंकि एक रेखीय प्रणाली अपने इनपुट पर मौजूद आवृत्तियों को नहीं बना सकती है।[8]
चरण शोर और घबराना
डीडीएस का बेहतर क्लोज-इन फेज शोर प्रदर्शन इस तथ्य से उपजा है कि यह एक फीड-फॉरवर्ड सिस्टम है। एक पारंपरिक चरण बंद लूप (PLL) में, फीडबैक पथ में आवृत्ति विभक्त संदर्भ ऑसिलेटर के फेज शोर को गुणा करने के लिए कार्य करता है और, PLL लूप बैंडविड्थ के भीतर, VCO आउटपुट पर इस अतिरिक्त शोर को प्रभावित करता है। दूसरी ओर, डीडीएस अनुपात द्वारा संदर्भ घड़ी चरण शोर को कम करता है क्योंकि घड़ी का भिन्नात्मक विभाजन इसके आउटपुट को प्राप्त करता है। रेफरेंस क्लॉक घबराना सीधे आउटपुट में अनुवाद करता है, लेकिन यह जिटर आउटपुट अवधि का एक छोटा प्रतिशत है (ऊपर के अनुपात से)। चूंकि अधिकतम आउटपुट फ्रीक्वेंसी तक सीमित है , क्लोज-इन ऑफ़सेट पर आउटपुट चरण शोर हमेशा संदर्भ घड़ी चरण शोर से कम से कम 6dB नीचे होता है।[6]
वाहक से दूर ऑफसेट पर, डीडीएस का चरण-शोर तल डीएसी क्वांटिज़ेशन (सिग्नल प्रोसेसिंग) शोर तल और संदर्भ घड़ी चरण शोर तल की शक्ति योग द्वारा निर्धारित किया जाता है।
यह भी देखें
- संख्यात्मक रूप से नियंत्रित ऑसिलेटर
- डिज़िटल से एनालॉग कन्वर्टर
- पुनर्निर्माण फिल्टर
- क्रिस्टल ऑसिलेटर
- वेवटेबल संश्लेषण
- मल्टीपल तालिका-लुकअप संश्लेषण
- डिजिटल सिंथेसाइज़र
संदर्भ
- ↑ "DDS Controls Waveforms in Test, Measurement, and Communications". Analog Devices Corporation.
- ↑ Paul Kern (July 2007). "Direct digital synthesis enables digital PLLs" (PDF). RFDesign.
- ↑ "Numerically Controlled Oscillator". Lattice Semiconductor Corporation. 2009.
- ↑ Jane Radatz, The IEEE Standard Dictionary of Electrical and Electronics Terms, IEEE Standards Office, New York, NY, 1997
- ↑ While some authors use the terms DDS and NCO interchangeably,[3] by convention an NCO refers to the digital (i.e. the discrete-time, discrete amplitude) portion of a DDS[4]
- ↑ 6.0 6.1 "Single-Chip Direct Digital Synthesis vs. the Analog PLL". Analog Devices Corporation.
- ↑ Kroupa,Venceslav F.,Direct Digital Frequency Synthesizers, IEEE Press, 1999, ISBN 0-7803-3438-8
- ↑ Chen, C.T. (1970). Introduction to Linear System Theory. Holt, Rinehart and Winston, Inc. ISBN 978-0-03-077155-2.
बाहरी कड़ियाँ और आगे पढ़ना
- डिजिटल सिग्नल संश्लेषण पर ट्यूटोरियल (एनालॉग उपकरणों से)
- ल. Cordesses, डायरेक्ट डिजिटल सिंथेसिस: ए टूल फॉर पीरियोडिक वेव जेनरेशन (पार्ट 1) IEEE सिग्नल प्रोसेसिंग मैगज़ीन, DSP टिप्स एंड ट्रिक्स कॉलम, पीपी. 50– 54, वॉल्यूम। 21, नंबर 4 जुलाई 2004।
- ल. कॉर्डेसेस, डायरेक्ट डिजिटल सिंथेसिस: ए टूल फॉर पीरियोडिक वेव जेनरेशन (पार्ट 2) IEEE सिग्नल प्रोसेसिंग मैगज़ीन, DSP टिप्स एंड ट्रिक्स कॉलम, पीपी. 110– 117, वॉल्यूम। 21, नंबर 5, सितंबर 2004।
- Jouko Vankka & Kari A.I. Halonen (2010). प्रत्यक्ष डिजिटल सिंथेसाइज़र: सिद्धांत, डिजाइन और अनुप्रयोग. The Kluwer international series in Engineering and Computer Science. Boston, MA: Kluwer Academic Publishers. ISBN 978-1-4419-4895-3.
श्रेणी:डिजिटल सिग्नल प्रोसेसिंग
श्रेणी:इलेक्ट्रॉनिक ऑसिलेटर्स
