फ्लैट नो-लीड पैकेज
फ्लैट नो-लीड पैकेज जैसे क्वाड-फ्लैट नो-लीड (क्यूएफएन) और डुअल-फ्लैट नो-लीड (डीएफएन) भौतिक रूप से और विद्युत रूप से एकीकृत सर्किट को मुद्रित सर्किट बोर्ड से जोड़ते हैं। फ्लैट नो-लीड्स, जिसे माइक्रो लीडफ्रेम (MLF) और SON (स्मॉल-आउटलाइन नो लीड्स) के रूप में भी जाना जाता है, एक सतह-माउंट तकनीक है, जो कई पैकेज तकनीकों में से एक है जो एकीकृत सर्किट को मुद्रित सर्किट बोर्डों की सतहों से जोड़ती है। बिना थ्रू-होल तकनीक के | थ्रू-होल। फ्लैट नो-लेड एक नियर चिप पैमाने पैकेज प्लास्टिक एनकैप्सुलेटेड पैकेज है जो प्लानर कॉपर कंडक्टर लेड फ्रेम सब्सट्रेट के साथ बनाया गया है। पैकेज के तल पर परिधि भूमि मुद्रित सर्किट बोर्ड को विद्युत कनेक्शन प्रदान करती है।[1] फ्लैट नो-लीड पैकेज आमतौर पर, लेकिन हमेशा नहीं, एकीकृत सर्किट (पीसीबी में) से गर्मी हस्तांतरण में सुधार करने के लिए एक खुला थर्मल प्रवाहकीय पैड शामिल होता है। थर्मल पैड में मेटल वाया (इलेक्ट्रॉनिक्स) द्वारा हीट ट्रांसफर को और सुगम बनाया जा सकता है।[2] क्यूएफएन पैकेज क्वाड-फ्लैट पैकेज (क्यूएफपी) और बॉल ग्रिड ऐरे (बीजीए) के समान है।
फ्लैट नो-लीड क्रॉस-सेक्शन
यह आंकड़ा एक फ्लैट नो-लीड पैकेज के क्रॉस सेक्शन को नेतृत्व फ्रेम और तार का जोड़ के साथ दिखाता है। बॉडी डिज़ाइन दो प्रकार के होते हैं, पंच सिंगुलेशन और सॉ सिंगुलेशन।[3] सॉ सिंगुलेशन पैकेज के एक बड़े सेट को भागों में काट देता है। पंच सिंगुलेशन में, एकल पैकेज को आकार में ढाला जाता है। क्रॉस सेक्शन एक संलग्न थर्मल हेड पैड के साथ एक सॉ-सिंगुलेटेड बॉडी दिखाता है। लीड फ्रेम तांबे मिश्र धातु से बना है और थर्मल पैड को सिलिकॉन डाई को जोड़ने के लिए एक थर्मल प्रवाहकीय चिपकने वाला उपयोग किया जाता है। सिलिकॉन डाई एक इंच व्यास वाले वायर बॉन्डिंग के 1–2 हजारवें हिस्से से विद्युत रूप से लीड फ्रेम से जुड़ा होता है।
सॉ-सिंगुलेटेड पैकेज के पैड या तो पूरी तरह से एकीकृत सर्किट पैकेजिंग प्रकारों की सूची के अंतर्गत हो सकते हैं, या वे पैकेज के किनारे के चारों ओर मोड़ सकते हैं।
विभिन्न प्रकार
दो प्रकार के QFN पैकेज आम हैं: एयर-कैविटी QFNs, पैकेज में डिज़ाइन किए गए एयर कैविटी के साथ, और प्लास्टिक-मोल्डेड QFNs पैकेज में हवा के साथ कम से कम।
कम खर्चीले प्लास्टिक-मोल्ड वाले QFN आमतौर पर ~2–3 GHz तक के अनुप्रयोगों तक सीमित होते हैं। यह आमतौर पर सिर्फ 2 भागों, एक प्लास्टिक यौगिक और कॉपर लेड फ्रेम से बना होता है, और ढक्कन के साथ नहीं आता है।
इसके विपरीत, एयर-कैविटी QFN आमतौर पर तीन भागों से बना होता है; एक कॉपर लेडफ्रेम, प्लास्टिक-मोल्डेड बॉडी (खुला, और सील नहीं), और या तो एक सिरेमिक या प्लास्टिक का ढक्कन। इसके निर्माण के कारण यह आमतौर पर अधिक महंगा होता है, और इसका उपयोग 20–25 GHz तक के माइक्रोवेव अनुप्रयोगों के लिए किया जा सकता है।
QFN संकुल में संपर्कों की एक पंक्ति या संपर्कों की दोहरी पंक्ति हो सकती है।
लाभ
यह पैकेज विभिन्न प्रकार के लाभ प्रदान करता है जिसमें कम लीड इंडक्शन, चिप स्केल फुटप्रिंट के पास एक छोटा आकार, पतली प्रोफ़ाइल और कम वजन शामिल है। यह पीसीबी ट्रेस रूटिंग को आसान बनाने के लिए परिधि I/O पैड का भी उपयोग करता है, और एक्सपोज़्ड कॉपर डाई-पैड तकनीक अच्छा थर्मल और इलेक्ट्रिकल प्रदर्शन प्रदान करती है। ये विशेषताएं क्यूएफएन को कई नए अनुप्रयोगों के लिए एक आदर्श विकल्प बनाती हैं जहां आकार, वजन, थर्मल और इलेक्ट्रिकल प्रदर्शन महत्वपूर्ण हैं।
डिजाइन, निर्माण, और विश्वसनीयता चुनौतियां
बेहतर पैकेजिंग प्रौद्योगिकियां और घटक लघुकरण अक्सर नए या अप्रत्याशित डिजाइन, निर्माण और विश्वसनीयता के मुद्दों को जन्म दे सकते हैं। क्यूएफएन पैकेज के मामले में ऐसा ही रहा है, खासकर जब नए गैर-उपभोक्ता इलेक्ट्रॉनिक ओईएम द्वारा अपनाने की बात आती है।
डिजाइन और निर्माण
कुछ प्रमुख क्यूएफएन डिजाइन विचार पैड और स्टैंसिल डिजाइन हैं। जब बॉन्ड पैड डिज़ाइन की बात आती है तो दो दृष्टिकोण अपनाए जा सकते हैं: मिलाप मास्क परिभाषित (एसएमडी) या गैर-सोल्डर मास्क परिभाषित (एनएसएमडी)। एक एनएसएमडी दृष्टिकोण आमतौर पर अधिक विश्वसनीय जोड़ों की ओर जाता है, क्योंकि सोल्डर तांबे के पैड के ऊपर और किनारों दोनों के लिए बंधन में सक्षम होता है।[4] तांबे की नक़्क़ाशी प्रक्रिया में आमतौर पर सोल्डर मास्किंग प्रक्रिया की तुलना में सख्त नियंत्रण होता है, जिसके परिणामस्वरूप अधिक सुसंगत जोड़ होते हैं।[5] इसमें जोड़ों के थर्मल और इलेक्ट्रिकल प्रदर्शन को प्रभावित करने की क्षमता है, इसलिए इष्टतम प्रदर्शन पैरामीटर के लिए पैकेज निर्माता से परामर्श करना सहायक हो सकता है। एसएमडी पैड का उपयोग सोल्डर ब्रिजिंग की संभावना को कम करने के लिए किया जा सकता है, हालांकि यह जोड़ों की समग्र विश्वसनीयता को प्रभावित कर सकता है। क्यूएफएन डिजाइन प्रक्रिया में स्टैंसिल डिजाइन एक अन्य प्रमुख पैरामीटर है। उचित एपर्चर डिज़ाइन और स्टैंसिल की मोटाई उचित मोटाई के साथ अधिक सुसंगत जोड़ों (यानी न्यूनतम शून्यकरण, आउटगैसिंग और फ्लोटिंग पार्ट्स) का उत्पादन करने में मदद कर सकती है, जिससे बेहतर विश्वसनीयता प्राप्त होती है।[6] विनिर्माण पक्ष पर भी मुद्दे हैं। बड़े क्यूएफएन घटकों के लिए, इलेक्ट्रॉनिक उपकरणों में एक लेप लगाकर टाँका लगाना के दौरान नमी का अवशोषण एक चिंता का विषय हो सकता है। यदि पैकेज में बड़ी मात्रा में नमी का अवशोषण होता है, तो रिफ्लो के दौरान गर्म होने से अत्यधिक घटक वारपेज हो सकता है। यह अक्सर मुद्रित सर्किट बोर्ड से घटक के कोनों को उठाने के परिणामस्वरूप होता है, जिससे अनुचित संयुक्त गठन होता है। रिफ्लो के दौरान वारपेज के जोखिम को कम करने के लिए 3 या अधिक की नमी संवेदनशीलता स्तर की सिफारिश की जाती है।[7] QFN निर्माण के साथ कई अन्य मुद्दों में शामिल हैं: केंद्र थर्मल पैड के तहत अत्यधिक सोल्डर पेस्ट के कारण फ्लोटिंग पार्ट, बड़े सोल्डर वॉयडिंग, खराब पुन: कार्य करने योग्य विशेषताएं, और सोल्डर रिफ्लो प्रोफाइल का अनुकूलन।[8]
विश्वसनीयता
घटक पैकेजिंग अक्सर उपभोक्ता इलेक्ट्रॉनिक्स बाजार द्वारा संचालित होती है, जिसमें ऑटोमोटिव और एविएशन जैसे उच्च विश्वसनीयता वाले उद्योगों पर कम ध्यान दिया जाता है। इसलिए क्यूएफएन जैसे घटक पैकेज परिवारों को उच्च विश्वसनीयता वाले वातावरण में एकीकृत करना चुनौतीपूर्ण हो सकता है। क्यूएफएन घटकों को सोल्डर थकान के मुद्दों के लिए अतिसंवेदनशील माना जाता है, विशेष रूप से तापमान चक्रण के कारण थर्मोमैकेनिकल थकान। लीडेड पैकेजों की तुलना में थर्मल एक्सपेंशन (सीटीई) बेमेल के गुणांक के कारण क्यूएफएन पैकेजों में काफी कम स्टैंडऑफ उच्च थर्मोमैकेनिकल स्ट्रेन का कारण बन सकता है। उदाहरण के लिए, -40 डिग्री सेल्सियस से 125 डिग्री सेल्सियस के बीच त्वरित थर्मल साइकलिंग स्थितियों के तहत, विभिन्न क्वाड फ्लैट पैकेज (क्यूएफपी) घटक 10,000 से अधिक थर्मल चक्रों तक चल सकते हैं जबकि क्यूएफएन घटक लगभग 1,000-3,000 चक्रों में विफल हो जाते हैं।[7]
ऐतिहासिक रूप से, विश्वसनीयता परीक्षण मुख्य रूप से JEDEC द्वारा संचालित किया गया है,[9][10][11][12] हालांकि इसने मुख्य रूप से डाई और प्रथम स्तर के इंटरकनेक्ट पर ध्यान केंद्रित किया है। आईपीसी (इलेक्ट्रॉनिक्स) -9071ए[13] दूसरे स्तर के इंटरकनेक्ट्स (यानी पीसीबी सब्सट्रेट के लिए पैकेज) पर ध्यान केंद्रित करके इसे संबोधित करने का प्रयास किया। इस मानक के साथ चुनौती यह है कि इसे घटक निर्माताओं की तुलना में ओईएम द्वारा अधिक अपनाया गया है, जो इसे एक एप्लिकेशन-विशिष्ट समस्या के रूप में देखते हैं। परिणामस्वरूप उनकी विश्वसनीयता और सोल्डर थकान व्यवहार को चिह्नित करने के लिए विभिन्न क्यूएफएन पैकेज प्रकारों में बहुत अधिक प्रयोगात्मक परीक्षण और परिमित तत्व विधि रही है।[14][15][16][17][18][19][20] सेरेब्रेनी एट अल।[21] थर्मल साइकलिंग के तहत विश्वसनीयता क्यूएफएन सोल्डर जोड़ों का आकलन करने के लिए एक अर्ध-विश्लेषणात्मक मॉडल प्रस्तावित किया। यह मॉडल क्यूएफएन पैकेज के लिए प्रभावी यांत्रिक गुण उत्पन्न करता है, और चेन और नेल्सन द्वारा प्रस्तावित मॉडल का उपयोग करके कतरनी तनाव और विरूपण (यांत्रिकी) की गणना करता है।[22] छितरा हुआ तनाव ऊर्जा घनत्व तब इन मूल्यों से निर्धारित किया जाता है और 2-पैरामीटर वीबुल वितरण का उपयोग करके विशेषता चक्रों की विफलता की भविष्यवाणी करने के लिए उपयोग किया जाता है।
अन्य पैकेजों की तुलना
क्यूएफएन पैकेज क्वाड फ्लैट पैकेज के समान है, लेकिन लीड्स पैकेज पक्षों से बाहर नहीं निकलती हैं। इसलिए किसी क्यूएफएन पैकेज को हाथ से सोल्डर करना, सोल्डर ज्वाइंट की गुणवत्ता का निरीक्षण करना, या लीड की जांच करना मुश्किल है।
वेरिएंट
अलग-अलग निर्माता इस पैकेज के लिए अलग-अलग नामों का उपयोग करते हैं: एमएल (माइक्रो-लीडफ्रेम) बनाम एफएन (फ्लैट नो-लेड), इसके अलावा चारों तरफ पैड वाले संस्करण (क्वाड) और सिर्फ दो तरफ पैड (दोहरी) हैं, मोटाई अलग-अलग है सामान्य पैकेज के लिए 0.9–1.0 मिमी और अत्यधिक पतले के लिए 0.4 मिमी के बीच। संक्षेप में शामिल हैं:
| Package | Manufacturer | |
|---|---|---|
| DFN | dual flat no-lead package | Atmel |
| DQFN | dual quad flat no-lead package | Atmel |
| cDFN | iC-Haus | |
| TDFN | thin dual flat no-lead package | |
| UTDFN | ultra-thin dual flat no-lead package | |
| XDFN | extremely thin dual flat no-lead package | |
| QFN | quad flat no-lead package | Amkor Technology |
| QFN-TEP | quad flat no-lead package with top-exposed pad | |
| TQFN | thin quad flat no-lead package | |
| LLP | leadless leadframe package | National Semiconductor |
| LPCC | leadless plastic chip carrier | ASAT Holdings |
| MLF | micro-leadframe | Amkor Technology and Atmel |
| MLPD | micro-leadframe package dual | |
| MLPM | micro-leadframe package micro | |
| MLPQ | micro-leadframe package quad | |
| DRMLF | dual-row micro-leadframe package | Amkor Technology |
| DRQFN | dual-row quad flat no-lead | Microchip Technology |
| VQFN/WQFN | very thin quad flat no-lead | Texas Instruments and others (such as Atmel) |
| HVQFN | Heatsink Very-thin Quad Flat package | |
| UDFN | ultra dual flat no-lead | Microchip Technology |
| UQFN | ultrathin quad flat no-lead | Texas Instruments and Microchip Technology |
माइक्रो लीड फ्रेम पैकेज (MLP) इंटीग्रेटेड सर्किट QFN पैकेज का एक परिवार है, जिसका उपयोग भूतल पर्वत प्रौद्योगिकी इलेक्ट्रानिक्स सर्किट डिजाइन में किया जाता है। यह 3 संस्करणों में उपलब्ध है जो MLPQ (Q का अर्थ क्वाड है), MLPM (M का अर्थ माइक्रो है), और MLPD (D का अर्थ 'डुअल है)। थर्मल प्रदर्शन को बेहतर बनाने के लिए इन पैकेजों में आम तौर पर एक खुला डाई अटैच पैड होता है। यह पैकेज निर्माण में चिप स्केल पैकेज (सीएसपी) के समान है। MLPD को छोटे-रूपरेखा एकीकृत सर्किट (SOIC) पैकेजों के लिए पदचिह्न-संगत प्रतिस्थापन प्रदान करने के लिए डिज़ाइन किया गया है।
माइक्रो लेड फ्रेम (MLF) कॉपर लेडफ्रेम सब्सट्रेट के साथ चिप स्केल पैकेज प्लास्टिक एनकैप्सुलेटेड पैकेज के पास है। यह पैकेज मुद्रित सर्किट बोर्ड को विद्युत संपर्क प्रदान करने के लिए पैकेज के तल पर परिधि भूमि का उपयोग करता है। डाई अटैच पैडल को पैकेज की सतह के नीचे उजागर किया जाता है ताकि सर्किट बोर्ड को सीधे सोल्डर करने पर एक कुशल ताप पथ प्रदान किया जा सके। यह डाउन बॉन्ड के उपयोग या प्रवाहकीय डाई अटैच सामग्री के माध्यम से विद्युत कनेक्शन द्वारा स्थिर जमीन को भी सक्षम बनाता है।
एक और हालिया डिज़ाइन भिन्नता जो उच्च घनत्व कनेक्शन की अनुमति देती है वह है 'दोहरी पंक्ति माइक्रो लीड फ़्रेम' (DRMLF) पैकेज। यह एक MLF पैकेज है जिसमें 164 I/O तक की आवश्यकता वाले उपकरणों के लिए भूमि की दो पंक्तियाँ हैं। विशिष्ट अनुप्रयोगों में हार्ड डिस्क ड्राइव, यूएसबी नियंत्रक और वायरलेस लैन शामिल हैं।
यह भी देखें
- चिप वाहक चिप पैकेजिंग और पैकेज प्रकार सूची
- क्वाड फ्लैट पैकेज
संदर्भ
- ↑ Design requirements for outlines of solid state and related products, JEDEC PUBLICATION 95, DESIGN GUIDE 4.23
- ↑ Bonnie C. Baker, Smaller Packages = Bigger Thermal Challenges, Microchip Technology Inc.
- ↑ "संग्रहीत प्रति" (PDF). Archived from the original (PDF) on 2006-08-28. Retrieved 2008-09-26.
- ↑ http://www.dfrsolutions.com/hubfs/Resources/services/Manufacturing-and-Reliability-Challenges-With-QFN.pdf?t=1503583170559[bare URL PDF]
- ↑ https://www.microsemi.com/document-portal/doc_view/130006-qfn-an[bare URL PDF]
- ↑ http://www.dfrsolutions.com/hubfs/Resources/services/Understanding-Criticality-of-Stencil-Aperture-Design-and-Implementation-QFN-Package.pdf[bare URL PDF]
- ↑ 7.0 7.1 http://www.dfrsolutions.com/hubfs/Resources/services/The-Reliability-Challenges-of-QFN-Packaging.pdf?t=1502980151115[bare URL PDF]
- ↑ http://www.aimsolder.com/sites/default/files/overcoming_the_challenges_of_the_qfn_package_rev_2013.pdf, Seelig, K., and Pigeon, K. "Overcoming the Challenges of the QFN Package," Proceedings of SMTAI, October, 2011.
- ↑ JEDEC JESD22-A104D, May 2005, Tempurature Cycling
- ↑ JEDEC JESD22-A105C, January 2011, Power and Tempurature Cycling
- ↑ JEDEC JESD22-A106B, June 2004, Thermal Shock
- ↑ JEDEC JESD22B113, March 2006, Board Level Cycling Bend Test Method for Interconnect Reliability Characterization of Components for Handheld Electronic Products
- ↑ IPC IPC-9701A, February 2006, Performance Test Methods and Qualification Requirements for Surface Mount Solder Attachments
- ↑ Syed, A. and Kang, W. "Board level assembly and reliability considerations for QFN type packages." SMTA International Conference, 2003
- ↑ Yan Tee, T., et al. "Comprehensive board-level solder joint reliability modeling and testing of QFN and PowerQFN packages." Microelectronics Reliability 43 (2003): 1329–1338.
- ↑ Vianco, P. and Neilsen, M. K. "Thermal mechanical fatigue of a 56 I/O plastic quad-flat nolead (PQFN) package." SMTA International Conference, 2015.
- ↑ Wilde, J., and Zukowski, E. "Comparative Analysis for μBGA and QFN Reliability." 8th. Int. Conf. on Thermal, Mechanical and Multiphysics Simulation and Experiments in Micro-Electronics and Micro-Systems, 2007 IEEE, 2007.
- ↑ De Vries, J., et al. "Solder-joint reliability of HVQFN-packages subjected to thermal cycling." Microelectronics Reliability 49 (2009): 331-339.
- ↑ 17. Li, L. et al. "Board level reliability and assembly process of advanced QFN packages." SMTA International Conference, 2012.
- ↑ Birzer, C., et al. "Reliability Investigations of Leadless QFN Packages until End-of-Life with Application-Specific Board-Level Stress Tests." Electronics Components and Technology Conference, 2006.
- ↑ Serebreni, M., Blattau, N., Sharon, G., Hillman, C., Mccluskey, P. "Semi-analytical fatigue life model for reliability assessment of solder joints in qfn packages under thermal cycling". SMTA ICSR, 2017. Toronto, ON.
- ↑ Chen, W. T., and C. W. Nelson. "Thermal stress in bonded joints." IBM Journal of Research and Development 23.2 (1979): 179-188.
बाहरी संबंध
- Board mounting notes for QFN packages
- MicroLeadFrame® from Amkor Technology
- Edge Protection Technology for QFN Packages from Amkor Technology
- ChipScale Review Archived 2011-09-30 at the Wayback Machine magazine, July - August 2000.]
- Linear Technology - QFN Package Users Guide
