सुरंग क्षेत्र-प्रभाव ट्रांजिस्टर
टनल फील्ड-इफेक्ट ट्रांजिस्टर (TFET) एक प्रायोगिक प्रकार का ट्रांजिस्टर है। भले ही इसकी संरचना मेटल-ऑक्साइड-सेमीकंडक्टर फील्ड-इफेक्ट ट्रांजिस्टर (एमओएसएफईटी) के समान है, मौलिक स्विचिंग तंत्र अलग है, जिससे यह डिवाइस कम कम बिजली इलेक्ट्रॉनिक्स के लिए एक आशाजनक उम्मीदवार बन जाता है। पारंपरिक एमओएसएफईटी के रूप में बाधा पर थर्मोनिक उत्सर्जन को संशोधित करने के बजाय बाधा के माध्यम से क्वांटम टनलिंग को संशोधित करके टीएफईटी स्विच करते हैं। इस वजह से, TFETs थर्मल मैक्सवेल-बोल्ट्ज़मैन सांख्यिकी | मैक्सवेल-बोल्ट्ज़मैन टेल ऑफ़ कैरियर्स द्वारा सीमित नहीं हैं, जो कमरे के तापमान पर MOSFET ड्रेन करंट सबथ्रेशोल्ड ढलान को लगभग 60 mV/दशक (लॉग स्केल) तक सीमित करता है।
टीएफईटी अध्ययनों का पता स्टुएट्ज़र को लगाया जा सकता है, जिन्होंने 1952 में एक गेटेड पी-एन जंक्शन, टीएफईटी के मूल तत्वों वाले एक ट्रांजिस्टर की पहली जांच प्रकाशित की थी। हालाँकि, सूचित सतह चालकता नियंत्रण नहीं था सुरंग खोदने से संबंधित।[1] पहला टीएफईटी 1965 में रिपोर्ट किया गया था।[2] आईबीएम में जोर्ज एपेंज़ेलर और उनके सहयोगियों ने सबसे पहले प्रदर्शित किया था कि एमओएसएफईटी की 60-एमवी-प्रति-दशक सीमा के नीचे वर्तमान स्विंग संभव थे। 2004 में, उन्होंने बताया कि उन्होंने कार्बन नैनोट्यूब चैनल के साथ एक टनल ट्रांजिस्टर बनाया है और प्रति दशक सिर्फ 40 mV का एक सबथ्रेशोल्ड स्विंग है।[3] सैद्धांतिक कार्य ने संकेत दिया है कि लॉजिक सर्किट में MOSFETs के स्थान पर लो-वोल्टेज TFETs का उपयोग करके महत्वपूर्ण बिजली बचत प्राप्त की जा सकती है।[4]
शास्त्रीय MOSFET उपकरणों में, 60 mV/दशक पावर स्केलिंग की एक मूलभूत सीमा है। ऑन-करंट और ऑफ-करंट (विशेष रूप से सबथ्रेशोल्ड लीकेज - बिजली की खपत का एक प्रमुख योगदानकर्ता) के बीच का अनुपात थ्रेशोल्ड वोल्टेज और सबथ्रेशोल्ड स्लोप के बीच के अनुपात द्वारा दिया जाता है, उदाहरण के लिए:
ट्रांजिस्टर की गति ऑन-करंट के समानुपाती होती है: ऑन-करंट जितना अधिक होगा, उतनी ही तेजी से एक ट्रांजिस्टर अपने फैन-आउट (लगातार कैपेसिटिव लोड) को चार्ज करने में सक्षम होगा। दी गई ट्रांजिस्टर गति और अधिकतम स्वीकार्य सबथ्रेशोल्ड लीकेज के लिए, सबथ्रेशोल्ड स्लोप इस प्रकार एक निश्चित न्यूनतम थ्रेशोल्ड वोल्टेज को परिभाषित करता है। निरंतर फ़ील्ड स्केलिंग के विचार के लिए थ्रेसहोल्ड वोल्टेज को कम करना एक आवश्यक हिस्सा है। 2003 के बाद से, प्रमुख प्रौद्योगिकी डेवलपर्स थ्रेसहोल्ड वोल्टेज स्केलिंग में लगभग फंस गए और इस प्रकार आपूर्ति वोल्टेज को स्केल नहीं कर सके (जो तकनीकी कारणों से उच्च प्रदर्शन उपकरणों के लिए थ्रेसहोल्ड वोल्टेज से कम से कम 3 गुना होना चाहिए)। परिणामस्वरूप, प्रोसेसर की गति 2003 से पहले जितनी तेजी से विकसित नहीं हुई थी (देखें CMOS से परे)। 60 एमवी/दशक से काफी कम ढलान वाले बड़े पैमाने पर उत्पादन योग्य टीएफईटी उपकरण के आगमन से उद्योग को 1990 के दशक से स्केलिंग प्रवृत्तियों को जारी रखने में मदद मिलेगी, जहां प्रोसेसर आवृत्ति हर 3 साल में दोगुनी हो जाती थी।
संरचना
मूल टीएफईटी संरचना एक एमओएसएफईटी के समान है, सिवाय इसके कि एक टीएफईटी के स्रोत और नाली टर्मिनलों को विपरीत प्रकार से डोप किया जाता है (चित्र देखें)। एक सामान्य TFET डिवाइस संरचना में एक P-I-N (पी-प्रकार अर्धचालक|p-टाइप, आंतरिक अर्धचालक, N-टाइप सेमीकंडक्टर|n-टाइप) जंक्शन होता है, जिसमें आंतरिक क्षेत्र की इलेक्ट्रोस्टैटिक क्षमता को गेट (ट्रांजिस्टर) द्वारा नियंत्रित किया जाता है। टर्मिनल।
डिवाइस ऑपरेशन
डिवाइस को गेट बायस लगाकर संचालित किया जाता है ताकि एन-टाइप टीएफईटी के लिए आंतरिक क्षेत्र में इलेक्ट्रॉन संचय हो। पर्याप्त गेट पूर्वाग्रह पर, बैंड-टू-बैंड टनलिंग (BTBT) तब होता है जब आंतरिक क्षेत्र का चालन बैंड P क्षेत्र के संयोजी बंध के साथ संरेखित होता है। पी-टाइप रीजन टनल के वैलेंस बैंड से आंतरिक क्षेत्र के कंडक्शन बैंड में इलेक्ट्रॉन और डिवाइस में करंट प्रवाहित हो सकता है।[5] जैसे ही गेट पूर्वाग्रह कम हो जाता है, बैंड गलत हो जाते हैं और करंट प्रवाहित नहीं हो सकता है।
प्रोटोटाइप डिवाइस
IBM का एक समूह सबसे पहले यह प्रदर्शित करने वाला था कि MOSFET की 60-mV-प्रति-दशक की सीमा से नीचे का वर्तमान परिवर्तन संभव है। 2004 में, उन्होंने कार्बन नैनोट्यूब चैनल के साथ एक टनल ट्रांजिस्टर और प्रति दशक सिर्फ 40 mV के सबथ्रेशोल्ड स्विंग की सूचना दी।[6] 2010 तक, कई TFETs को विभिन्न सामग्री प्रणालियों में निर्मित किया गया है,[4]लेकिन कोई भी अभी तक मुख्यधारा के अनुप्रयोगों के लिए आवश्यक ड्राइव धाराओं पर खड़ी सबथ्रेशोल्ड ढलान प्रदर्शित करने में सक्षम नहीं हुआ है। IEDM' 2016 में, लुंड विश्वविद्यालय के एक समूह ने एक वर्टिकल नैनोवायर InAs/GaAsSb/GaSb TFET का प्रदर्शन किया,[7] जो 0.3 V के सप्लाई वोल्टेज पर 1 nA/μm के ऑफ-करंट के लिए 48 mV/दशक का सबथ्रेशोल्ड स्विंग, ऑन-करंट 10.6 μA/μm प्रदर्शित करता है, जो इससे कम आपूर्ति वोल्टेज पर Si MOSFETs के बेहतर प्रदर्शन की क्षमता दर्शाता है। 0.3 वी।
सिद्धांत और सिमुलेशन
डबल गेट थिन-बॉडी क्वांटम अच्छी तरह से -टू-क्वांटम वेल टीएफईटी संरचनाओं को पार्श्व टीएफईटी संरचना से जुड़ी कुछ चुनौतियों से निपटने के लिए प्रस्तावित किया गया है, जैसे कि अल्ट्रा शार्प डोपिंग प्रोफाइल के लिए इसकी आवश्यकता; हालांकि, डिवाइस संरचना में बड़े लंबवत क्षेत्रों के कारण ऐसे डिवाइस गेट रिसाव से ग्रस्त हो सकते हैं।[8] 2013 में सिमुलेशन से पता चला है कि इंडियम आर्सेनाइड-गैलियम एंटीमोनाइड का उपयोग करने वाले टीएफईटी में आदर्श परिस्थितियों में 33 एमवी/दशक का सबथ्रेशोल्ड स्विंग हो सकता है।[9] 2016 में TFETs के लिए वैन डेर वाल्स हेटरोस्ट्रक्चर का उपयोग प्रस्तावित किया गया था।[10]
यह भी देखें
संदर्भ
- ↑ Stuetzer, O.M. (1952). "जंक्शन फील्डिस्टर्स". Proceedings of the IRE. 40 (11): 1377–81. doi:10.1109/JRPROC.1952.273965. S2CID 51659160.
- ↑ Hofstein, S.R.; Warfield, G. (1965). "इंसुलेटेड गेट टनल जंक्शन ट्रायोड". IEEE Transactions on Electron Devices. 12 (2): 66–76. Bibcode:1965ITED...12...66H. doi:10.1109/T-ED.1965.15455.
- ↑ Appenzeller, J. (2004-01-01). "कार्बन नैनोट्यूब फील्ड-इफेक्ट ट्रांजिस्टर में बैंड-टू-बैंड टनलिंग". Physical Review Letters. 93 (19): 196805. Bibcode:2004PhRvL..93s6805A. doi:10.1103/PhysRevLett.93.196805. PMID 15600865. S2CID 17240712.
- ↑ 4.0 4.1 Seabaugh, A. C.; Zhang, Q. (2010). "सीएमओएस लॉजिक से परे लो-वोल्टेज टनल ट्रांजिस्टर". Proceedings of the IEEE. 98 (12): 2095–2110. doi:10.1109/JPROC.2010.2070470. S2CID 7847386.
- ↑ Zhang, Lining; Chan, Mansun, eds. (2016). सुरंग क्षेत्र प्रभाव ट्रांजिस्टर प्रौद्योगिकी (in English). Cham: Springer International Publishing. doi:10.1007/978-3-319-31653-6. ISBN 978-3-319-31651-2.
- ↑ Seabaugh (September 2013). "टनलिंग ट्रांजिस्टर". IEEE Spectrum. IEEE.
- ↑ Memisevic, E.; Svensson, J.; Hellenbrand, M.; Lind, E.; Wernersson, L.-E. (2016). "Vertical InAs/GaAsSb/GaSb tunneling field-effect transistor on Si with S = 48 mV/decade and Ion = 10 μA/μm for Ioff = 1 nA/μm at Vds = 0.3 V". 2016 IEEE International Electron Devices Meeting (IEDM): 19.1.1–4. doi:10.1109/IEDM.2016.7838450. S2CID 34315968.
- ↑ Teherani, J. T.; Agarwal, S.; Yablonovitch, E.; Hoyt, J. L.; Antoniadis, D. A. (2013). "बाइलेयर टनलिंग ट्रांजिस्टर में क्वांटाइजेशन एनर्जी और गेट लीकेज का प्रभाव". IEEE Electron Device Letters. 34 (2): 298. Bibcode:2013IEDL...34..298T. doi:10.1109/LED.2012.2229458. S2CID 6216978.
- ↑ Huang, David; Fang, Hui; Javey, Ali (2013). "टनल फील्ड इफेक्ट ट्रांजिस्टर (TFET) का डिवाइस सिमुलेशन" (PDF). University of California.
- ↑ Cao, Jiang; Logoteta, Demetrio; Ozkaya, Sibel; Biel, Blanca; Cresti, Alessandro; Pala, Marco G.; Esseni, David (2016). "Operation and Design of van der Waals Tunnel Transistors: A 3-D Quantum Transport Study". IEEE Transactions on Electron Devices. 63 (11): 4388–94. Bibcode:2016ITED...63.4388C. doi:10.1109/TED.2016.2605144. S2CID 7929512.
