पावर नेटवर्क डिजाइन (आईसी)
 | This article needs additional citations for verification. (December 2021) (Learn how and when to remove this template message) |
शक्ति जालतंत्र संरचना, एकीकृत परिपथ संरचना में चिप पर स्थित चालकों के जालतंत्र का विश्लेषण और संरचना है, जो एक चिप पर विद्युत शक्ति का वितरण करती है। सभी अभियांत्रिकियों के समान इसमें भी एक ट्रेडऑफ़ सम्मिलित होता है, जिसमें जालतंत्र का पर्याप्त प्रदर्शन और पर्याप्त विश्वसनीयता होनी चाहिए, लेकिन आवश्यकता से अधिक संसाधनों का उपयोग नहीं करना चाहिए।
कार्य
विद्युत वितरण जालतंत्र, एक संरचना में सभी उपकरणों के लिए तार बंधन स्थानों से विद्युत और ग्राउंड विभवान्तर वितरित करता है। उपकरण के सिकुड़ते आयाम, तेज स्विचिंग आवृत्ति और गहन उप-माइक्रोमीटर प्रौद्योगिकियों में विद्युत की खपत बढ़ने से शक्ति और ग्राउंड जालतंत्र में बड़ी स्विचिंग धाराएँ प्रवाहित होती हैं, जो प्रदर्शन और विश्वसनीयता को कम करती हैं। एक चिप पर परिपथों के विश्वसनीय संचालन को सुनिश्चित करने के लिए एक सुदृढ़ विद्युत वितरण जालतंत्र आवश्यक है। विद्युत आपूर्ति अखंडता सत्यापन, उच्च प्रदर्शन वाली संरचनाओं में चिंता का महत्वपूर्ण विषय है।
रचना विवेचन
नेटवर्क बनाने वाले इंटरकनेक्ट्स के प्रतिरोध के कारण, पूरे नेटवर्क में वोल्टेज ड्रॉप होता है, जिसे आमतौर पर आईआर-ड्रॉप के रूप में जाना जाता है। पैकेज पावर ग्रिड के पैड को या तो वायर-बॉन्ड चिप्स में पैकेज लीड के माध्यम से या फ्लिप चिप तकनीक में C4 बम्प एरेज़ के माध्यम से धाराओं की आपूर्ति करता है। हालांकि पैकेज का प्रतिरोध काफी छोटा है, पैकेज लीड का इंडक्शन महत्वपूर्ण है जो पैड के स्थानों पर वोल्टेज ड्रॉप का कारण बनता है, जो कि उपकरणों द्वारा डाई पर खींचे जाने वाले समय में भिन्नता के कारण होता है। इस वोल्टेज ड्रॉप को di/dt-drop के रूप में जाना जाता है। इसलिए, उपकरणों पर देखा जाने वाला वोल्टेज आपूर्ति वोल्टेज घटा IR-ड्रॉप और di/dt-ड्रॉप है।
पावर ग्रिड में अत्यधिक वोल्टेज ड्रॉप सर्किट की स्विचिंग गति और शोर मार्जिन को कम करता है, और शोर को इंजेक्ट करता है जिससे कार्यात्मक विफलता हो सकती है। उच्च औसत वर्तमान घनत्व इलेक्ट्रोमाइग्रेशन (ईएम) के कारण धातु के तारों के अवांछनीय पहनने का कारण बनते हैं। इसलिए, बिजली वितरण नेटवर्क के डिजाइन में चुनौती खपत बिंदुओं पर उत्कृष्ट वोल्टेज विनियमन प्राप्त करने में है, भले ही चिप में बिजली की मांग में व्यापक उतार-चढ़ाव हो, और धातु परतों के न्यूनतम क्षेत्र का उपयोग करके ऐसे नेटवर्क का निर्माण करना। माइक्रोप्रोसेसरों जैसे उच्च प्रदर्शन चिप्स में ये मुद्दे प्रमुख हैं, क्योंकि बड़ी मात्रा में बिजली को कई धातु परतों के पदानुक्रम के माध्यम से वितरित किया जाना है। प्रदर्शन गारंटी को पूरा करने और विश्वसनीय संचालन सुनिश्चित करने के लिए एक मजबूत बिजली वितरण नेटवर्क महत्वपूर्ण है।
पावर और ग्राउंड डिस्ट्रीब्यूशन नेटवर्क के बीच कैपेसिटेंस, जिसे डिकूपिंग कैपेसिटर या डिकैप्स कहा जाता है, स्थानीय चार्ज स्टोरेज के रूप में कार्य करता है और आपूर्ति बिंदुओं पर वोल्टेज ड्रॉप को कम करने में सहायक होता है। आपूर्ति लाइनों के धातु के तारों के बीच परजीवी समाई, गैर-स्विचिंग उपकरणों के उपकरण समाई, और एन-वेल और सब्सट्रेट के बीच समाई, एक बिजली वितरण नेटवर्क में निहित decoupling समाई के रूप में होते हैं। दुर्भाग्य से, यह निहित decoupling समाई कभी-कभी सुरक्षित सीमा के भीतर वोल्टेज ड्रॉप को बाधित करने के लिए पर्याप्त नहीं होती है और डिजाइनरों को अक्सर रणनीतिक स्थानों पर मरने पर जानबूझकर स्पष्ट decoupling समाई संरचनाओं को जोड़ना पड़ता है। ये स्पष्ट रूप से जोड़े गए डिकूपिंग कैपेसिटेंस मुक्त नहीं हैं और चिप के क्षेत्र और रिसाव बिजली की खपत को बढ़ाते हैं। परजीवी इंटरकनेक्ट प्रतिरोध, डिकूपिंग कैपेसिटेंस और पैकेज/इंटरकनेक्ट इंडक्शन एक जटिल आरएलसी सर्किट बनाते हैं जिसकी अपनी अनुनाद आवृत्ति होती है। यदि अनुनाद आवृत्ति डिजाइन की ऑपरेटिंग आवृत्ति के करीब होती है, तो ग्रिड में बड़ी वोल्टेज की बूंदें विकसित हो सकती हैं।
पावर ग्रिड को डिजाइन करने में समस्या की जड़ यह है कि डिजाइन चक्र के अंत तक कई अज्ञात हैं। फिर भी, पावर ग्रिड की संरचना, आकार और लेआउट के बारे में निर्णय बहुत शुरुआती चरणों में किया जाना है, जब चिप डिजाइन का एक बड़ा हिस्सा भी शुरू नहीं हुआ है। दुर्भाग्य से, अधिकांश व्यावसायिक उपकरण पावर ग्रिड के पोस्ट-लेआउट सत्यापन पर ध्यान केंद्रित करते हैं जब संपूर्ण चिप डिज़ाइन पूर्ण होता है और पावर और ग्राउंड लाइनों के परजीवी और ट्रांजिस्टर द्वारा खींची गई धाराओं के बारे में विस्तृत जानकारी ज्ञात होती है। इस स्तर पर सामने आई पावर ग्रिड की समस्याएं आमतौर पर बहुत मुश्किल या महंगी होती हैं, इसलिए पसंदीदा तरीके प्रारंभिक पावर ग्रिड को डिजाइन करने और इसे विभिन्न डिजाइन चरणों में उत्तरोत्तर परिष्कृत करने में मदद करते हैं।
बिजली की खपत में वृद्धि और आधुनिक उच्च प्रदर्शन माइक्रोप्रोसेसरों की स्विचिंग गति के कारण, उच्च गति वाले डिजाइनों में di/dt प्रभाव एक बढ़ती हुई चिंता बन रहे हैं। क्लॉक गेटिंग, जो उच्च प्रदर्शन डिजाइनों के पावर प्रबंधन के लिए एक पसंदीदा योजना है, मैक्रो-ब्लॉक की वर्तमान मांगों में तेजी से वृद्धि कर सकती है और di/dt प्रभाव बढ़ा सकती है। डिज़ाइनर ऑन-चिप परजीवी धारिता पर भरोसा करते हैं और वोल्टेज में di/dt भिन्नताओं का प्रतिकार करने के लिए जानबूझकर जोड़े गए decoupling कैपेसिटर पर भरोसा करते हैं। लेकिन पैकेज और चिप के इंडक्शन और कैपेसिटेंस को सटीक रूप से मॉडल करना और ऐसे मॉडल के साथ ग्रिड का विश्लेषण करना आवश्यक है, अन्यथा जोड़े जाने वाले डिकूपिंग की मात्रा को कम करके आंका जा सकता है या कम करके आंका जा सकता है। साथ ही इन विस्तृत मॉडलों को शामिल करते हुए भी विश्लेषण की दक्षता बनाए रखना आवश्यक है।
विश्लेषण
पावर ग्रिड के विश्लेषण में जालतंत्र का बड़ा आकार (सामान्यतः अत्याधुनिक माइक्रोप्रोसेसर में लाखों नोड्स) एक महत्वपूर्ण मुद्दा है। एक चिप के सभी अरैखिक उपकरणों को पावर ग्रिड के साथ अनुरूपित करना गणकीय रूप से संभव नहीं है। इसके आकार को प्रबंधनीय बनाने के लिए अनुरूपता को दो चरणों में पूर्ण किया जाता है। सर्वप्रथम अरैखिक उपकरणों को पूर्ण आपूर्ति विभवान्तर मानकर अनुरूपित किया जाता है और उपकरणों द्वारा रेखांकित धाराओं को मापा जाता है। इसके बाद इन उपकरणों को पावर ग्रिड के अनुरूप बनाने के लिए स्वतंत्र समय-परिवर्तित धारा स्रोतों के रूप में व्यवस्थित किया जाता है और फिर ट्रांजिस्टर पर विभव-पातों को मापा जाता है। चूंकि विभव-पात सामान्यतः विद्युत आपूर्ति विभवान्तर के 10% से कम होते हैं, इसलिए उपकरण धाराओं और आपूर्ति विभवान्तर की पारस्परिक-क्रिया को अनदेखा करते हुए होने वाली त्रुटि छोटी होती है। एक रैखिक जालतंत्र को हल करने के लिए पावर ग्रिड विश्लेषण की समस्या इन दो चरणों के क्रियान्वयन से कम हो जाती है जो अभी भी काफी बड़ा जालतंत्र है। जालतंत्र आकार को और कम करने के लिए विद्युत वितरण मॉडल में पदानुक्रम का लाभ उठाया जा सकता है।
ब्लॉकों के बीच सिग्नल सहसंबंधों के कारण सर्किट धाराएं स्वतंत्र नहीं हैं। इसे चिप-वाइड इनपुट पैटर्न के एक सामान्य सेट का उपयोग करके तर्क सिमुलेशन के परिणामों से चिप के अलग-अलग ब्लॉक के लिए इनपुट प्राप्त करके संबोधित किया जाता है। पावर ग्रिड विश्लेषण में एक महत्वपूर्ण मुद्दा यह निर्धारित करना है कि ये इनपुट पैटर्न क्या होने चाहिए। आईआर-ड्रॉप विश्लेषण के लिए, अधिकतम तात्कालिक धाराओं का उत्पादन करने वाले पैटर्न की आवश्यकता होती है, जबकि इलेक्ट्रोमाइग्रेशन उद्देश्यों के लिए, बड़े निरंतर (औसत) धाराओं का उत्पादन करने वाले पैटर्न रुचि के होते हैं।
पावर ग्रिड विश्लेषण को इनपुट वेक्टर आश्रित[1][2] [1] [2] विधियों और वेक्टर रहित[3] [3] विधियों में वर्गीकृत किया जा सकता है। इनपुट वेक्टर पैटर्न पर निर्भर तरीके इनपुट पैटर्न के एक सेट को खोजने के लिए खोज तकनीकों को नियोजित करते हैं जो ग्रिड में सबसे खराब गिरावट का कारण बनते हैं। साहित्य में कई तरीके प्रस्तावित किए गए हैं जो आनुवंशिक एल्गोरिदम या अन्य खोज तकनीकों का उपयोग वैक्टर या वैक्टर के एक पैटर्न को खोजने के लिए करते हैं जो आपूर्ति नेटवर्क से खींची गई कुल धारा को अधिकतम करते हैं। इनपुट वेक्टर-पैटर्न निर्भर दृष्टिकोण कम्प्यूटेशनल रूप से गहन हैं और पूर्ण-चिप विश्लेषण के बजाय सर्किट ब्लॉक तक सीमित हैं। इसके अलावा, ये दृष्टिकोण स्वाभाविक रूप से आशावादी हैं, वोल्टेज ड्रॉप को कम करके आंकते हैं और इस प्रकार आपूर्ति शोर की कुछ समस्याओं पर किसी का ध्यान नहीं जाता है। दूसरी ओर, वेक्टर रहित दृष्टिकोण, एक कुशल तरीके से सबसे खराब स्थिति में ऊपरी सीमा की गणना करना है। इन दृष्टिकोणों में तेज और रूढ़िवादी होने का लाभ है, लेकिन कभी-कभी बहुत रूढ़िवादी होते हैं, जिससे ओवरडिजाइन होता है।[4] [4]
पावर नेटवर्क विश्लेषण पर अधिकांश साहित्य पावर नेटवर्क में सबसे खराब वोल्टेज ड्रॉप की गणना के मुद्दे से संबंधित है। इलेक्ट्रोमाइग्रेशन एक समान रूप से गंभीर चिंता है, लेकिन लगभग समान तरीकों से हमला किया जाता है। प्रत्येक नोड पर वोल्टेज के बजाय, ईएम विश्लेषण प्रत्येक शाखा में वर्तमान के लिए हल करता है, और वोल्टेज सीमा के बजाय, इसकी परत और चौड़ाई के आधार पर प्रति तार एक वर्तमान सीमा होती है।
अन्य IC अनुप्रयोग यहाँ उल्लिखित प्रवाह के केवल एक भाग का उपयोग कर सकते हैं। एक गेट ऐरे या फील्ड प्रोग्रामेबल गेट ऐरे (एफपीजीए) डिजाइनर, उदाहरण के लिए, केवल डिजाइन चरण ही करेगा, क्योंकि इन भागों का विस्तृत उपयोग ज्ञात नहीं है कि बिजली की आपूर्ति कब डिजाइन की जानी चाहिए। इसी तरह, FPGAs या गेट सरणियों का उपयोगकर्ता केवल विश्लेषण भाग का उपयोग करेगा, क्योंकि डिज़ाइन पहले से तय है।
यह भी देखें
संदर्भ
- Electronic Design Automation For Integrated Circuits Handbook, by Lavagno, Martin, and Scheffer, ISBN 0-8493-3096-3 A survey of the field of electronic design automation. This summary was derived (with permission) from Vol II, Chapter 20, Design and Analysis of Power Supply Networks, by David Blaauw, Sanjay Pant, Rajat Chaudhry, and Rajendran Panda.
==
