बेलमैक 32

From Vigyanwiki
Revision as of 16:50, 3 July 2023 by alpha>Shivanidubey (→‎रजिस्टर)

बेलमैक 32 माइक्रोप्रोसेसर है जिसे 1980 में बेल लैब्स के एटी एंड टी कंप्यूटर सिस्टम्स द्वारा विकसित किया गया था, जिसे सीएमओएस पद्धति का उपयोग करके प्रदर्शित किया गया था और यह पहला माइक्रोप्रोसेसर था जो एक घड़ी चक्र में 32 बिट्स को स्थानांतरित कर सकता था। माइक्रोप्रोसेसर में 150,000 ट्रांजिस्टर होते हैं और डोमिनो सर्किट का उपयोग करके सीएमओएस डिजाइन की गति में सुधार हुआ है। इसे सी प्रोग्रामिंग भाषा को ध्यान में रखकर डिजाइन किया गया था। इसके निर्माण के बाद, बेलमैक 32A नामक उन्नत संस्करण का उत्पादन किया गया, फिर इसके अनुक्रमिक "हॉबिट" सी-लैंग्वेज रिड्यूस्ड इंस्ट्रक्शन सेट प्रोसेसर (सीआरआईएसपी) के साथ हटा दिया गया था।

इतिहास

बेलमैक 32 प्रोसेसर को एटी&टी इंजीनियरों द्वारा तीन अलग-अलग बेल लैब्स स्थानों : इंडियन हिल, होल्मडेल, और मुर्रे हिल में विकसित किया गया था।[1]

जैसा कि डिजाइनरों के पास ऑटोमेशन टूल नहीं थे, प्रत्येक चिप डिजाइनर को प्रारंभिक डिजाइन को पूरा करने के लिए रंगीन पेंसिल का उपयोग करना पड़ता था।[1]बाद में, स्टीव लॉ ने कंप्यूटर प्रोग्राम विकसित किया जो प्रारंभिक डिजाइनों के डिजिटलीकरण में सहायता करता था।

बेलमैक 32 के विकास ने डोमिनो लॉजिक नामक नए सर्किट डिजाइन तकनीक का उत्पादन किया, जिसे माइक्रोप्रोसेसर के उत्पादन के लिए सफलता माना जाता हैं। निर्माण के समय किए गए परीक्षणों ने संकेत दिया कि 4 मेगाहर्ट्ज लक्ष्य गति से भी अधिक घड़ी की आवृत्ति संभव थी। यद्यपि की, कंट्रोल लॉजिक को कार्यान्वित करना अप्रत्याशित रूप से कठिन सिद्ध हुआ था। इन जटिलताओं ने, जब पूरी चिप समाप्त हो गई और परीक्षण किया गया, 2 मेगाहर्ट्ज तक की अंतिम गति को सीमित कर दिया था।[1]टीम ने इसे प्रगति के रूप में माना, लेकिन उतना सफल नहीं, क्योंकि यह प्रारंभिक एटी एंड टी डिजाइन लक्ष्यों को पूरा नहीं कर सका था।

बेलमैक माइक्रोप्रोसेसर की दूसरी पीढ़ी के रूप में फॉलोअप डिज़ाइन मीटिंग्स के परिणामस्वरूप बेलमैक 32A प्रोजेक्ट हुआ था। परियोजना ने एक बार पुनः सीएम्ओएस तकनीक का चयन किया और लक्ष्य घड़ी की आवृत्ति 6.2 मेगाहर्ट्ज तय किया था। विशिष्टताओं को पूरा करने में ट्रांजिस्टर और प्रतिरोधों के आकार को अधिकतम करने और कम करने के लिए इंटरकनेक्शन मौलिक थे। इंजीनियरों ने एक बड़े कमरे के फर्श पर चिप लेआउट का 20 फुट बट्टा 20 फुट का इंजीनियरिंग ड्राइंग रखा था।[2] पूर्ण सर्किट से उत्पादित चिप्स का परीक्षण डिजाइन की गति से अधिक हो गया, और 7, 8, और यहां तक ​​कि 9 मेगाहर्ट्ज की घड़ी आवृत्ति तक पहुंच गया था।[1]

एटी एंड टी के टूटने के बाद, बेल लैब्स पश्चिमी विद्युत् का घटक बन गया था। इस परिवर्तन के साथ, बेलमैक 32 का नाम बदलकर डब्ल्यू इ 32000 कर दिया गया था। चिप के अद्यतन संस्करणों में डब्ल्यू इ 32100 और डब्ल्यू इ 32200 सम्मलित था, जिसकी घोषणा जून 1984 में की गई थी।[3]

संरचना

बेलमैक 32 में इंस्ट्रक्शन फेच यूनिट के साथ पाइपलाइन संरचना है जो मुख्य मेमोरी तक एक्सेस को नियंत्रित करने का काम करती है, और एक एक्जीक्यूशन यूनिट है जो प्रक्रिया की निरिक्षण और डेटा में परिवर्तन करने का काम करती है।

निर्देश पंक्ति मेमोरी से प्राप्त निर्देशों से भरी होती है। एड्रेस अंकगणितीय इकाई एड्रेस गणना के लिए कार्य करती है।

प्रोग्रामिंग भाषा समर्थन

बेलमैक 32 संरचित प्रोग्रामिंग भाषा इम्प्लिमेंटर्स के लिए कई तरह की सुविधाएं प्रदान करता है। प्रक्रिया उत्क्रियण में चार रजिस्टरों - प्रोग्राम काउंटर, स्टैक पॉइंटर, फ्रेम पॉइंटर और आर्गुमेंट पॉइंटर - प्रोग्राम प्रक्रियाओं के बीच नियंत्रण स्थानांतरित करने के लिए, प्रोग्राम स्टैक के उपयोग के साथ-साथ रजिस्टर सामग्री को संरक्षित करने और आर्ग्यूमेंट्स को संप्रेषित करने और मूल्यों को वापस करने के लिए परिवर्तन सम्मलित है। इस तरह की प्रक्रिया लिंकेज का समर्थन करने के लिए चार निर्देश दिए गए हैं: कॉल रिटर्न एड्रेस और आर्ग्युमेंट पॉइंटर को स्टैक में संरक्षित करता हैं, R3 से R8 समावेशी रेंज में चयनित रजिस्टरों को संरक्षित करता हैं, किसी भी पहले से संरक्षित किये गए रजिस्टरों को पुनर्स्थापित करता है, और रिटर्न से पहले स्टैक फ्रेम प्राप्त करता है, उत्क्रियण और संरक्षित किये गए रिटर्न एड्रेस पर नियंत्रण वापस करता हैं। एड्रेसिंग मोड प्रदान किए जाते हैं जो आर्ग्युमेंट पॉइंटर और फ्रेम पॉइंटर के सापेक्ष स्टैक एक्सेस प्रदान करते हैं।[4]


प्रक्रिया प्रबंधन

प्रक्रिया प्रबंधन के एक विशेष मॉडल का समर्थन करता है, जहां एक प्रक्रिया एकल निष्पादन स्टैक को नियोजित करती है, और जहां एक प्रक्रिया नियंत्रण ब्लॉक (पीसीबी) प्रत्येक प्रक्रिया के निष्पादन संदर्भ को बनाए रखता है, प्रक्रिया के रजिस्टर मूल्यों की प्रतियां रखने के साथ-साथ ब्लॉक मूव डेटा का वर्णन करता है। प्रक्रिया की वर्चुअल मेमोरी कॉन्फ़िगरेशन। ऑपरेटिंग सिस्टम कार्यान्वयनकर्ताओं के लिए एक सुविधा के रूप में, प्रक्रिया स्विचिंग के लिए वास्तुशिल्प समर्थन में पारंपरिक जंप-टू-सबरूटीन और रिटर्न-फ्रॉम-सबरूटीन निर्देशों के अनुरूप दो समर्पित निर्देश शामिल हैं। कॉल-प्रोसेस निर्देश विशेषाधिकार प्राप्त प्रक्रिया नियंत्रण ब्लॉक पॉइंटर (पीसीबीपी) रजिस्टर के माध्यम से उपयोगकर्ता और नियंत्रण रजिस्टरों को किसी दिए गए प्रक्रिया के पीसीबी में सहेजता है, इस प्रकार वर्तमान प्रक्रिया की निष्पादन स्थिति को कैप्चर करता है और इसे निलंबित करने की अनुमति देता है, इसके बाद ऐसे रजिस्टरों को लोड किया जाता है। किसी अन्य प्रक्रिया के पीसीबी से, इस प्रकार दी गई प्रक्रिया की निष्पादन स्थिति को पुनर्स्थापित करना। इस बीच, रिटर्न-टू-प्रोसेस निर्देश किसी दिए गए पीसीबी से प्रोसेस स्टेट को लोड करता है। ब्लॉक चालें करके, प्रक्रिया स्विचिंग निर्देश ऑपरेटिंग सिस्टम द्वारा आगे के हस्तक्षेप के बिना सक्रिय वर्चुअल मेमोरी लेआउट को स्वचालित रूप से पुन: कॉन्फ़िगर करने में सक्षम होते हैं, और इस पुन: कॉन्फ़िगरेशन को प्रोसेसर रजिस्टरों के अपडेट के साथ जोड़कर, ये निर्देश प्रक्रिया के निष्पादन वातावरण को आसानी से बहाल करने की अनुमति देते हैं .[4]

इंटरप्ट हैंडलिंग

पीसीबीपी रजिस्टर के साथ, इंटरप्ट स्टैक पॉइंटर (आईएसपी) रजिस्टर का उपयोग सामान्य इंटरप्ट स्टैक पर स्थिति को संदर्भित करने के लिए किया जाता है, जिसका उपयोग बाधित प्रक्रियाओं की संग्रहीत स्थिति को संदर्भित करने वाले पीसीबी पॉइंटर्स को रिकॉर्ड करने के लिए किया जाता है। जब इंटरप्ट पहुंचाई जाती है, तो रनिंग प्रोसेस को निलंबित करने के लिए समर्पित कॉल-प्रोसेस निर्देश नियोजित किया जाता है, जिसका पीसीबी एड्रेस इंटरप्ट स्टैक पर संग्रहीत होता है, और तालिका से चुने गए इंटरप्ट हैंडलर पर स्विच करता हैं। इंटरप्ट अलग-अलग प्रक्रियाओं की तरह व्यवहार करते हैं और इसलिए उन्हें अपने स्वयं के विशिष्ट निष्पादन स्टैक के साथ प्रदान किया जाता है। इंटरप्ट हैंडलिंग के पूरा होने के बाद, रिटर्न-टू-प्रोसेस निर्देश का उपयोग निलंबित प्रक्रिया को पुनः प्रारम्भ करने के लिए किया जाता है। एक उपयुक्त इंटरप्ट हैंडलर के चयन में निश्चित वर्चुअल मेमोरी लोकेशन में पीसीबी पॉइंटर्स की तालिका सम्मलित होती है।[4]


विशेषाधिकार, सिस्टम कॉल और एक्सेप्शन हैंडलिंग

बेलमैक 32 संरचना द्वारा चार विशेषाधिकार स्तरों का समर्थन किया जाता है। विशेषाधिकार स्तरों के बीच स्विच करने के लिए, नियंत्रित स्थानांतरण तंत्र प्रदान किया जाता है, प्रोसेसर स्टेटस वर्ड (पीएसडब्ल्यू) रजिस्टर का उपयोग करके विशेषाधिकार स्तर को परिभाषित करने के लिए दो-स्तरीय तालिका पदानुक्रम पर निर्भर करता है और प्रत्येक प्रक्रिया या हैंडलर के स्थान को नियंत्रित कॉल द्वारा क्रियान्वित किया जाता है। इस प्रकार सिस्टम कॉल तंत्र प्रदान करता है। एक्सेप्शन हैंडलिंग इस नियंत्रित कॉल तंत्र को उपयुक्त हैंडलर के निष्पादन को निर्देशित करने के लिए नियोजित करती है, जो एक सामान्य एक्सेप्शन के लिए विशेष द्वितीय-स्तरीय तालिका के माध्यम से पाई जाती है, जिसकी प्रविष्टियाँ विशेष इंटरनल स्टेट कोड (आईएससी) से मिलती हैं, जिसे पीएसडब्ल्यू रजिस्टर में परिभाषित किया गया है। कार्य करने के लिए बेलमैक 32 की एक्सेप्शन-संबंधित सुविधाओं के लिए, एक ऑपरेटिंग सिस्टम कर्नेल को भी प्रत्येक प्रक्रिया के वर्चुअल एड्रेस स्पेस में रहने की आशा है क्योंकि एक्सेप्शन, एक नियंत्रित स्थानांतरण पर निर्भर, वर्चुअल मेमोरी कॉन्फ़िगरेशन को नहीं बदलता हैं।[4]


सी भाषा का समर्थन करने वाले निर्देश

यद्यपि की बेलमैक 32 संरचना द्वारा प्रदान किए गए विभिन्न संचालन साधारण तौर पर उच्च-स्तरीय भाषाओं का समर्थन करते हैं, विशिष्ट निर्देश प्रदान किए जाते हैं जो सी भाषा प्रोग्राम्स का समर्थन करते हैं, विशेष रूप से स्ट्रिंग कॉपी और स्ट्रिंग एंड निर्देश जो शून्य बाइट के साथ वर्ण स्ट्रिंग को समाप्त करने के सी भाषा प्रतिनिधित्व पर निर्भर होते हैं। एक सामान्य ब्लॉक कॉपी संचालन भी प्रदान किया जाता है जो स्थानों के बीच कॉपी किए जाने वाले डेटा की मात्रा को परिभाषित करने के लिए स्पष्ट ब्लॉक लंबाई मानदंड का उपयोग करता है।[4]


रजिस्टर

WE 32100 registers
31 ... 23 ... 15 ... 07 ... 00 (bit position)
General registers
R0 Register 0
R1 Register 1
R2 Register 2
R3 Register 3
R4 Register 4
R5 Register 5
R6 Register 6
R7 Register 7
R8 Register 8
R9 / FP Frame Ptr
R10 / AP Argument Ptr
R11 / PSW (See below) Processor Status Word
R12 / SP Stack Ptr
R13 / PCBP Process Control Bock Ptr
R14 / ISP Interrupt Stack Ptr
R15 / PC Program Counter

बेलमैक 32 में सोलह 32-बिट रजिस्टर हैं। इनमें से तीन (आईएसपी, पीसीबीपी, पीएसडब्ल्यू) विशेषाधिकार प्राप्त हैं, जिनका उपयोग ऑपरेटिंग सिस्टम की सहायता करने के लिए किया जाता है और केवल तभी लिखा जा सकता है जब माइक्रोप्रोसेसर कर्नेल मोड में होता हैं। तीन अन्य रजिस्टर (एसपी, एपी, एफपी) हैं जिनका उपयोग कुछ निर्देशों द्वारा स्टैक पॉइंटर्स के रूप में किया जाता है। निष्पादन स्तर, प्रोसेसर स्थिति शब्द में निर्धारित, चार अवस्थाओ : कर्नेल, एग्जीक्यूटिव, सुपरवाइजर, यूजर में से एक हो सकता है।[5]

WE 32200 में अतिरिक्त सोलह रजिस्टर हैं,[6]इन्हें आठ रजिस्टरों के दो समूहों में विभाजित किया जा रहा है: R16 से R23 उपयोगकर्ता रजिस्टर होने के कारण, किसी भी प्रोसेसर मोड में पढ़ने योग्य और लिखने योग्य, वैश्विक चर और अस्थायी भंडारण के लिए अभिप्रेत है; R24 से R31 कर्नेल, या विशेषाधिकार प्राप्त होने के कारण, रजिस्टर करता है जो केवल कर्नेल मोड में लिखने योग्य हैं, किसी अन्य मोड में पढ़ने योग्य हैं। इन अतिरिक्त रजिस्टरों को उच्च-स्तरीय भाषा संकलक को कोड उत्पन्न करने की अनुमति देने के लिए प्रदर्शित किया गया था जो उन्हें प्रायः उपयोग किए जाने वाले डेटा को संग्रहीत करने के लिए उपयोग कर सकता है, इस प्रकार ऐसी भाषाओं के निष्पादन प्रदर्शन में सुधार होता है।[7]

प्रोसेसर स्थिति शब्द

Processor Status Word
31 ... 26 25 24 23 22 21 20 19 18 17 16 ... 13 12 11 10 09 08 07 06 ... 03 02 01 00 (bit position)
Unused CFD QIE CD OE N Z V C TE IPL CM PM RI ISC TM ET PSW

प्रोसेस स्टेटस वर्ड रजिस्टर फ़ाइल का हिस्सा है और इसे R11 के रूप में अलिया किया गया है।


|वर्ग= विकिटेबल ! बिट्स ! अर्थ |- | 31:26 | अप्रयुक्त |- | 25 | कैश फ्लश अक्षम |- | 24 | त्वरित-व्यवधान सक्षम करें |- | 23 | कैश अक्षम करें |- | 22 | ओवरफ्लो ट्रैप सक्षम करें |- | 21 | नकारात्मक झंडा |- | 20 | शून्य ध्वज |- | 19 | अतिप्रवाह झंडा |- | 18 | झंडा लेकर |- | 17 | ट्रेस सक्षम करें |- | 16:13 | बाधित प्राथमिकता स्तर |- | 12:11 | वर्तमान निष्पादन स्तर |- | 10:9 | पिछला निष्पादन स्तर |- | 8:7 | रजिस्टर-प्रारंभिक संदर्भ |- | 6:3 | आंतरिक राज्य कोड |- | 2 | ट्रेस मास्क |- | 1:0 | अपवाद प्रकार |}

निर्देश

इस माइक्रोप्रोसेसर में 169 निर्देश हैं, जो सी प्रोग्रामिंग भाषा में लिखे गए प्रोग्रामों को निष्पादित करने के लिए अनुकूलित हैं। तदनुसार, चरित्र स्ट्रिंग्स का प्रारूप सी भाषा विनिर्देशों के लिए अनुकूलित किया गया है, उदाहरण के लिए।

निर्देशों में अधिकतम तीन ऑपरेंड हो सकते हैं। प्रोसेसर के पास कोई फ़्लोटिंग-पॉइंट या दशमलव अंकगणितीय निर्देश नहीं है, जो बाद में कोप्रोसेसर WE 32106 और WE 32206 द्वारा प्रदान किए गए थे।

मेमोरी

बेलमैक 32 कई प्रकार की मेमोरी एड्रेसिंग को लागू करता है, जैसे कि रैखिक, तत्काल 8, 16 या 32 बिट्स, पंजीकरण, अप्रत्यक्ष, लघु बदलाव, 8, 16 या 32 बिट्स का पूर्ण और अप्रत्यक्ष विस्थापन।

उपयोग

WE 32x00 प्रोसेसर का उपयोग AT&T कंप्यूटर सिस्टम्स की 3B श्रृंखला के कंप्यूटरों में किया गया था, जिसे वसंत 1984 कॉमडेक्स शो में 3B2, 3B5 और 3B20 श्रेणियों के रूप में व्यावसायिक रूप से उपलब्ध उत्पादों के रूप में अनावरण किया गया था।[8] 1985 के मध्य में, AT&T ने अन्य निर्माताओं को WE 32100 और संबद्ध चिपसेट, बोर्ड-स्तरीय मूल्यांकन प्रणालियों के साथ पेश करना शुरू किया।[9]

सहायक चिप्स

AT&T के पास WE 32x00 सपोर्टिंग चिप्स और पेरिफेरल्स का लाइनअप था,[6] शामिल:

  • हम 32101/32201 मेमोरी मैनेजमेंट यूनिट
  • हम 32102 घड़ी (10, 14, 18, या 24 मेगाहर्ट्ज)
  • हम 32103 घूंट नियंत्रक
  • हम 32104/32204 डीएमए नियंत्रक
  • हम 32106/32206 गणित त्वरण इकाई
  • हम 321SB VMEbus सिंगल बोर्ड कंप्यूटर
  • हम 321EB मूल्यांकन बोर्ड

संदर्भ

  1. ↑ 1.0 1.1 1.2 1.3 Dr. Sung Mo (Steve) Kang (13 January 2015). "First-Hand:The AT&T BELLMAC-32 Microprocessor Development". Engineering and Technology History Wiki.
  2. ↑ http://greg.org/archive/2011/12/09/on_the_bellmac-32_and_perhaps_the_worlds_largest_plotter_pen_drawing.html
  3. ↑ "32-बिट माइक्रोप्रोसेसर आईसी समाचार". Microsystems. June 1984. p. 12. Retrieved 25 March 2023.
  4. ↑ 4.0 4.1 4.2 4.3 4.4 Berenbaum, Alan D.; Condry, Michael W.; Lu, Priscilla M. (March 1982). "The Operating System and Language Support Features of the BELLMAC-32 Microprocessor". The Proceedings of the Symposium on Architectural Support for Programming Languages and Operating Systems. Association for Computing Machinery: 30–38. Retrieved 24 March 2023.
  5. ↑ "WE 32100 Microprocessor Information Manual" (PDF). AT&T. January 1985.
  6. ↑ 6.0 6.1 "AT&T WE 32-Bit Microprocessors and Peripherals" (PDF). AT&T. August 1987.
  7. ↑ Huang, Victor K. L.; Seery, James W.; Wu, William S.; Altabet, Saul K.; Killian, Michael J.; Aymeloglu, Simeon; Gabara, Thaddeus J.; Fisher, Aaron L.; Hwang, Inseok S.; Thompson, David W. (April 1989). "एटी एंड टी WE32200 डिजाइन चैलेंज". IEEE Micro. pp. 14–25. Retrieved 19 March 2023.
  8. ↑ {{ cite magazine | url=https://archive.org/details/microsystems_84_06/page/n121/mode/2up | title=AT&T माइक्रो/मिनी मार्केट में प्रवेश करता है| magazine=Microsystems | last1=Hunter | first1=Bruce | date=June 1984 | access-date=25 March 2023 | pages=114–116,118 }
  9. ↑ "एटी एंड टी अन्य कंपनियों को 32-बिट प्रोसेसर प्रदान करता है". Byte. July 1985. p. 9. Retrieved 25 March 2023.


बाहरी संबंध

Retrieved from ‘https://www.vigyanwiki.in/index.php?title=बेलमैक_32&oldid=214068’