इंटेलिजेंट वेरिफिकेशन
इंटेलिजेंट टेस्टबेंच ऑटोमेशन सहित इंटेलिजेंट वेरिफिकेशन, इलेक्ट्रॉनिक हार्डवेयर डिज़ाइनों के कार्यात्मक सत्यापन का एक रूप है, जिसका उपयोग यह सत्यापित करने के लिए किया जाता है कि डिज़ाइन डिवाइस निर्माण से पहले विनिर्देश के अनुरूप है। बुद्धिमान सत्यापन सेमीकंडक्टर_इंटेलेक्चुअल_प्रॉपर्टी_कोर में और उसके बीच बग को उजागर करने के लिए डिज़ाइन और विनिर्देश (ओं) से प्राप्त जानकारी का उपयोग करता है। टेस्टबेंच प्रोग्राम लिखने के मानक दृष्टिकोण को पूरा करने या उससे अधिक होने वाले सत्यापन परिणामों को प्राप्त करने के लिए बुद्धिमान सत्यापन उपकरण को काफी कम इंजीनियरिंग प्रयास और उपयोगकर्ता मार्गदर्शन की आवश्यकता होती है।
बुद्धिमान सत्यापन उपकरणों की पहली पीढ़ी ने सत्यापन प्रक्रिया के एक हिस्से को अनुकूलित किया, जिसे प्रतिगमन परीक्षण के रूप में जाना जाता है, जिसमें स्वचालित कवरेज फीडबैक नामक सुविधा होती है। स्वचालित कवरेज फीडबैक के साथ, परीक्षण विवरण स्वचालित रूप से लक्षित डिजाइन कार्यक्षमता के लिए समायोजित किया जाता है जिसे अन्य परीक्षणों के मौजूदा परीक्षणों द्वारा पहले सत्यापित (या कवर) नहीं किया गया है। स्वचालित कवरेज फीडबैक की एक प्रमुख संपत्ति यह है कि, समान परीक्षण वातावरण दिए जाने पर, सॉफ़्टवेयर स्वचालित रूप से डिज़ाइन में परिवर्तन के जवाब में कार्यात्मक डिज़ाइन कवरेज को बेहतर बनाने के लिए परीक्षणों को बदल देगा।
नए बुद्धिमान सत्यापन उपकरण एक एकल, कॉम्पैक्ट, उच्च-स्तरीय मॉडल से टेस्टबेंच (प्रोत्साहन, कवरेज, और जाँच) की अपेक्षा करने वाले आवश्यक कार्यों को प्राप्त करने में सक्षम हैं। एक एकल मॉडल का उपयोग करना जो मूल विनिर्देश का प्रतिनिधित्व करता है और जैसा दिखता है, टेस्टबेंच विकास प्रक्रिया में मानवीय त्रुटि की संभावना को बहुत कम कर देता है जिससे चूक बग और झूठी विफलता दोनों हो सकती हैं।
बुद्धिमान सत्यापन के अन्य गुणों में शामिल हो सकते हैं:
- टेस्टबेंच प्रोग्राम के बराबर या उससे ऊपर के सत्यापन परिणाम प्रदान करना लेकिन एक कॉम्पैक्ट उच्च-स्तरीय मॉडल द्वारा संचालित
- टेस्टबेंच कार्यक्रमों पर निर्भरता कम करने के लिए सिमुलेशन के सभी स्तरों पर प्रयोज्यता
- प्रोग्रामिंग त्रुटियों और विशिष्टताओं की अलग-अलग व्याख्याओं के अवसरों को खत्म करना, esp। IP और SoC टीमों के बीच
- दिशा प्रदान करना कि कुछ कवरेज बिंदुओं का पता क्यों नहीं चला।
- स्वचालित रूप से नए परीक्षण बनाने के लिए, कवरेज बिंदुओं के लिए डिज़ाइन संरचना के माध्यम से पथों को ट्रैक करना।
- यह सुनिश्चित करना कि डिज़ाइन के विभिन्न पहलुओं को एक ही परीक्षण सेट में केवल एक बार सत्यापित किया जाता है।
- सिस्टम के विभिन्न हार्डवेयर और सॉफ्टवेयर कॉन्फ़िगरेशन के लिए स्वचालित रूप से परीक्षण स्केलिंग।
- विवश यादृच्छिक, निर्देशित, ग्राफ-आधारित, एक ही उपकरण में आधारित उपयोग-मामले जैसी विभिन्न सत्यापन पद्धतियों के लिए समर्थन।
बुद्धिमान सत्यापन मौजूदा तर्क सिमुलेशन टेस्टबेंच का उपयोग करता है, और स्वचालित रूप से निम्न प्रकार के डिज़ाइन कवरेज को लक्षित करता है और अधिकतम करता है:
- कोड कवरेज़
- शाखा कवरेज
- अभिव्यक्ति कवरेज
- कार्यात्मक कवरेज
- अभिकथन कवरेज
इतिहास
यह विश्वास प्राप्त करना कि कोई डिज़ाइन कार्यात्मक रूप से सही है, अधिक कठिन होता जा रहा है। इन समस्याओं का मुकाबला करने के लिए, 1980 के दशक के अंत में तेज तर्क अनुकरण और विशेष हार्डवेयर विवरण भाषाएं जैसे Verilog और वीएचडीएल लोकप्रिय हो गईं। 1990 के दशक में, वेरा जैसी हार्डवेयर सत्यापन भाषाओं का उपयोग करते हुए विवश यादृच्छिक सिमुलेशन पद्धतियां उभरीं[1] और e (सत्यापन भाषा), साथ ही SystemVerilog (2002 में), सत्यापन गुणवत्ता और समय को और बेहतर बनाने के लिए।
इंटेलिजेंट वेरिफिकेशन एप्रोच विवश रैंडम सिमुलेशन मेथडोलॉजी को पूरक करती है, जो डिजाइन संरचना के बजाय बाहरी इनपुट पर टेस्ट जनरेशन को आधार बनाती है।[2] इंटेलिजेंट वेरिफिकेशन का उद्देश्य सिमुलेशन के दौरान डिजाइन ज्ञान का स्वचालित रूप से उपयोग करना है, जो पिछले एक दशक में डिजाइन के आकार और जटिलता में वृद्धि के कारण तेजी से महत्वपूर्ण हो गया है, और इंजीनियरिंग टीम के बीच अलगाव जिसने एक डिजाइन बनाया है और टीम इसके सही संचालन की पुष्टि कर रही है।[1] बुद्धिमान सत्यापन क्षेत्र में पर्याप्त शोध किया गया है, और इस तकनीक का लाभ उठाने वाले व्यावसायिक उपकरण अभी उभरने लगे हैं।
यह भी देखें
- औपचारिक सत्यापन
- कार्यात्मक सत्यापन
बुद्धिमान सत्यापन की पेशकश करने वाले विक्रेता
- लॉजिक रिफाइनरी, इंक।
- मेंटर ग्राफिक्स
- Synopsys (NuSym का अधिग्रहण)
- ब्रेकर
- स्प्रिंगसॉफ्ट (सर्टिफिकेट का अधिग्रहण)
- वाल्ट्रिक्स सिस्टम्स
फुटनोट्स
- ↑ 1.0 1.1 "Leveraging Design Insight for Intelligent Verification Methodologies", Embedded, June 2008.
- ↑ "Constrained random test struggles to live up to promises" SCDSource, March 2008.
संदर्भ
- "Mentor offers 'intelligent' testbench generation tool", SDCSource, Feb 18, 2008.
- "Nusym focuses on intelligent verification" EETimes, May 2008.
- "Lifting the Fog on Intelligent Verification", SCDSource, May 2008.
