7 एनएम प्रक्रिया

From Vigyanwiki
Revision as of 11:05, 28 May 2023 by alpha>Sureshchandra
Semiconductor
device
fabrication
4-fach-NAND-C10.JPG
MOSFET scaling
(process nodes)
Future

अर्धचालक निर्माण में, अर्धचालक के लिए अंतर्राष्ट्रीय प्रौद्योगिकीय रोडमैप में 7 एनएम प्रक्रिया को 10 एनएम नोडों के बाद मॉसफेट प्रौद्योगिकीय नोड के रूप में परिभाषित किया गया है। यह फिनफेट (फिन फील्ड-इफेक्ट ट्रांजिस्टर) प्रौद्योगिकीय पर आधारित होती है, जो एक प्रकार की मल्टी गेट मॉसफेट प्रौद्योगिकीय के रूप में होती है।

ताइवान अर्धचालक निर्माण कंपनी (टीएसएमसी) ने जून 2016 में N7 नामक 7 नैनोमीटर प्रक्रिया का उपयोग करके 256 एमबीटी स्टैटिक रैंडम-एक्सेस मेमोरी (एसआरएएम) चिप्स का उत्पादन प्रारंभ किया था,[1] सैमसंग ने अपने 7 एनएम प्रक्रिया का बड़े पैमाने पर उत्पादन शुरू करने से पहले 2018 में 7LPP डिवाइस के रूप में जाना जाता है।[2] सार्वजनिक बाजार के लिए बनाई गई पहली मुख्यधारा की 7 एनएम मोबाइल प्रोसेसर एप्पल A 12 बायोनिक, एप्पल के सितंबर 2018 में आयोजित किया गया था।[3] चूँकि, हुवावे ने एप्पल A 12 बायोनिक के पहले अपने 7 एनएम प्रोसेसर की घोषणा की और इस प्रकार 31 अगस्त 2018 को किरिन 980 को एपल A 12 बायोनिक को सार्वजनिक करने के लिए आयोजित किया गया था, लेकिन इसने किरिन 980 से पहले उपभोक्ताओं के लिए बड़े पैमाने पर बाजार का उपयोग किया था। दोनों चिप्स टीएसएमसी द्वारा निर्मित होते है।[4]

वर्ष 2017 में, एएमडी ने अपने "रोम" (इपीवाईसी 2) प्रोसेसर को सर्वरों और डाटासेंटरों के लिए जारी किया था, जो टीएसएमसी के N7 नोड पर आधारित होते है[5] और 64 कोर और 128 थ्रेड्स तक फीचर सुविधा प्रदान करता है। उन्होंने अपने 'मैटिसस' कंज्यूमर डेस्कटॉप प्रोसेसरों को 16 कोर और 32 थ्रेड्स के साथ जारी किया था।चूंकि, रोम मल्टी-चिप मॉड्यूल (एमसीएम) पर I/O डाई ग्लोबल फाउंड्रीज मॉड्यूल के 14 एनएम (14एचपी) की प्रक्रिया का निर्माण किया जाता है, जबकि मैटिस की I/O डाई ग्लोबल फाउंड्रीज की 12 एनएम (12 एलपी +) प्रक्रिया का उपयोग करती है और इस प्रकार रेडियन आरएक्स 5000 श्रृंखला भी टीएसएमसी की N7 प्रक्रिया पर आधारित होती है।

चूंकि, कम से कम 1997 के बाद से नोड विपणन उद्देश्यों के लिए नोड एक व्यावसायिक नाम बन गया है, https://www.eejournal.com/article/no-more-nanometers/ जो गेट की लंबाई, मेटल पिच या गेट पिच से किसी भी संबंध के बिना प्रक्रिया प्रौद्योगिकियों की नई पीढ़ी को इंगित करता है। शुक्ला, प्रियंक. "प्रक्रिया नोड विकास का एक संक्षिप्त इतिहास". डिजाइन का पुन: उपयोग. Retrieved July 9, 2019.[6][7] टीएसएमसी और सैमसंग की 10 एनएम (10 एलपीई) प्रक्रियाएँ ट्रांजिस्टर घनत्व में इंटेल की 14 एनएम और 10 एनएम प्रक्रियाओं के बीच कहीं होती हैं।

इतिहास

प्रौद्योगिकीय डेमो

2000 के दशक की शुरुआत में शोधकर्ताओं द्वारा पहली बार 7 एनएम स्केल मॉसफेट का प्रदर्शन किया गया था। 2002 में, ब्रूस डोरिस, ओमर डोकुमासी, मीकी इओंग और एंडा मोकुटा सहित एक आईबीएम शोध दल ने एक 6 एनएम सिलिकॉन-पर-इन्सुलेटर (एसओआई) मॉसफेट तैयार किया।[8][9] 2003 में, शिगेहरु यामागामी के विज्ञान विभाग द्वारा तैयार किए गए हितोशी वाकाबयाशी द्वारा मूल्य सी की शोध परियोजना।[10][11] जुलाई 2015 में, आईबीएम ने घोषणा की कि उन्होंने सिलिकॉन जर्मेनियम प्रक्रिया का उपयोग करके 7 एनएम प्रौद्योगिकीय के साथ पहला कार्यात्मक ट्रांजिस्टर बनाया है।[12][13][14][15] जून 2016 में, टीएसएमसी ने अपनी 7nm प्रक्रिया में 256 Mbit स्टैटिक रैंडम-एक्सेस मेमोरी मेमोरी सेल का उत्पादन किया था,[1] 0.027 वर्ग माइक्रोमीटर के सेल क्षेत्र के साथ (550 एफ2)[spelling?] उचित जोखिम उत्पादन उपज के साथ।[16]


अपेक्षित व्यावसायीकरण और प्रौद्योगिकियां

अप्रैल 2016 में, टीएसएमसी ने घोषणा की कि 7 एनएम परीक्षण उत्पादन 2017 की पहली छमाही में प्रारंभ हो जाएगा।[17] अप्रैल 2017 में, टीएसएमसी ने 7nm (N7FF+) प्रक्रिया का उपयोग करके 256 Mbit SRAM मेमोरी चिप्स का जोखिम उत्पादन प्रारंभ किया,[1]अत्यधिक पराबैंगनी लिथोग्राफी (ईयूवी) के साथ।[18] टीएसएमसी की 7 nm उत्पादन योजना, 2017 की शुरुआत में, इस प्रक्रिया नोड (N7FF) पर प्रारंभ में गहरी पराबैंगनी (DUV) विसर्जन लिथोग्राफी का उपयोग करने के लिए थी, और Q2 2017 से Q2 2018 तक जोखिम से व्यावसायिक मात्रा निर्माण में संक्रमण। साथ ही, उनकी बाद की पीढ़ी 7 nm (N7FF+) उत्पादन की योजना EUV मल्टीपल पैटर्निंग का उपयोग करने और 2018 और 2019 के बीच जोखिम से वॉल्यूम निर्माण के लिए अनुमानित संक्रमण के लिए बनाई गई है।[19] सितंबर 2016 में, GlobalFoundries ने 2017 की दूसरी छमाही में परीक्षण उत्पादन और 2018 की शुरुआत में जोखिम उत्पादन की घोषणा की, जिसमें परीक्षण चिप्स पहले से ही चल रहे थे।[20] फरवरी 2017 में, इंटेल ने चांडलर, एरिजोना में फैब 42 की घोषणा की, जो 7 एनएम (इंटेल 4) का उपयोग करके माइक्रोप्रोसेसर का उत्पादन करेगा।[21] निर्माण प्रक्रिया, निर्माण कार्यविधि।[22] कंपनी ने इस प्रक्रिया नोड पर फीचर लंबाई के लिए कोई अपेक्षित मान प्रकाशित नहीं किया है।

अप्रैल 2018 में, टीएसएमसी ने 7 एनएम (CLN7FF, N7) चिप्स के बड़े पैमाने पर उत्पादन की घोषणा की। जून 2018 में, कंपनी ने बड़े पैमाने पर उत्पादन रैंप अप की घोषणा की।[2]

मई 2018 में, सैमसंग ने इस साल 7 nm (7LPP) चिप्स के उत्पादन की घोषणा की। एएसएमएल होल्डिंग एनवी ईयूवी लिथोग्राफी मशीनों का उनका मुख्य आपूर्तिकर्ता है।[23] अगस्त 2018 में, GlobalFoundries ने लागत का हवाला देते हुए 7 एनएम चिप्स के विकास को रोकने की घोषणा की।[24] 28 अक्टूबर, 2018 को, सैमसंग ने घोषणा की कि उनकी दूसरी पीढ़ी की 7 एनएम प्रक्रिया (7LPP) ने जोखिम उत्पादन में प्रवेश कर लिया है और 2019 में बड़े पैमाने पर उत्पादन में प्रवेश करना चाहिए।

17 जनवरी, 2019 को 2018 की चौथी तिमाही के आय कॉल के लिए, टीएसएमसी ने उल्लेख किया कि भिन्न -भिन्न ग्राहकों के पास दूसरी पीढ़ी के 7 एनएम के भिन्न -भिन्न स्वाद होंगे।[25] 16 अप्रैल, 2019 को, टीएसएमसी ने अपनी 6 एनएम प्रक्रिया (CLN6FF, N6) की घोषणा की, जिसके 2021 से बड़े पैमाने पर उत्पादों में आने की उम्मीद है।[26] N6 अपनी N7+ प्रक्रिया में 4 परतों की तुलना में 5 परतों तक EUVL का उपयोग करता है।[27] 28 जुलाई, 2019 को, टीएसएमसी ने N7P नामक अपनी दूसरी पीढ़ी की 7 nm प्रक्रिया की घोषणा की, जो उनकी N7 प्रक्रिया की तरह ही DUV-आधारित है।[28] चूंकि N7P मूल 7 nm के साथ पूरी तरह से IP-संगत है, जबकि N7+ (जो EUV का उपयोग करता है) नहीं है, N7+ (जिसे पहले '7 nm+' के रूप में घोषित किया गया था) '7 nm' से भिन्न प्रक्रिया है। N6 ('6 nm'), एक अन्य EUV-आधारित प्रक्रिया है, जिसे N7 के साथ IP-संगतता के साथ टीएसएमसी की 5 nm (N5) प्रक्रिया के बाद भी रिलीज़ करने की योजना है। 2019 की पहली तिमाही के आय कॉल में, टीएसएमसी ने 2018 की चौथी तिमाही के अपने बयान को दोहराया[25]कि N7+ 2019 में $1 बिलियन TWD से कम राजस्व उत्पन्न करेगा।[29] 5 अक्टूबर, 2019 को, AMD ने अपने Epyc रोडमैप की घोषणा की, जिसमें टीएसएमसी की N7+ प्रक्रिया का उपयोग करके निर्मित मिलान चिप्स की विशेषता है।[30] 7 अक्टूबर, 2019 को, टीएसएमसी ने घोषणा की कि उन्होंने बाजार में उच्च मात्रा में N7+ उत्पादों की डिलीवरी प्रारंभ कर दी है।[31] 26 जुलाई, 2021 को, इंटेल ने अपने भविष्य के सभी प्रोसेस नोड्स का नाम बदलकर अपने नए निर्माण रोडमैप की घोषणा की।[21] Intel का 10 nm एन्हांस्ड सुपरफ़िन (10ESF), जो मोटे तौर पर टीएसएमसी की N7 प्रक्रिया के समतुल्य है, अब Intel 7 के नाम से जाना जाएगा, जबकि उनकी पहले की 7 nm प्रक्रिया को अब Intel 4 कहा जाएगा।[21][32] इसका मतलब है कि नए 7 एनएम पर आधारित उनका पहला प्रोसेसर 2022 की दूसरी छमाही तक शिपिंग प्रारंभ कर देगा। इंटेल ने पहले घोषणा की थी कि वे 2023 में 7 एनएम प्रोसेसर लॉन्च करेंगे।[33]


प्रौद्योगिकीय व्यावसायीकरण

जून 2018 में, उन्नत माइक्रो डिवाइसेस ने 2018 की दूसरी छमाही में 7 एनएम Radeon वृत्ति जीपीयू लॉन्च करने की घोषणा की।[34] अगस्त 2018 में, कंपनी ने जीपीयू आयोजित करने की पुष्टि की।[35] 21 अगस्त, 2018 को, हुआवेई ने अपने HiSilicon#Kirin 980 SoC को टीएसएमसी की 7 nm (N7) प्रक्रिया का उपयोग करके निर्मित अपने हुवावे Mate 20 में उपयोग करने की घोषणा की।

12 सितंबर, 2018 को, Apple Inc. ने टीएसएमसी की 7 nm (N7) प्रक्रिया का उपयोग करके निर्मित iPhone XS और iPhone XR में उपयोग की गई अपनी Apple A12 चिप की घोषणा की। A12 प्रोसेसर बड़े पैमाने पर बाजार में उपयोग के लिए पहली 7 एनएम चिप बन गया, जैसा कि यह हुवावे Mate 20 से पहले आयोजित किया गया था।[36][37] 30 अक्टूबर, 2018 को, Apple ने टीएसएमसी की 7 nm (N7) प्रक्रिया का उपयोग करके निर्मित iPad Pro में उपयोग की गई अपनी Apple A12X चिप की घोषणा की।[38] 4 दिसंबर, 2018 को, क्वालकॉम ने कुयल्कोम्म अजगर का चित्र सिस्टम-ऑन-चिप #स्नैपड्रैगन 855 और 8cx (2019) की अपनी क्वालकॉम स्नैपड्रैगन सूची की घोषणा की, जिसे टीएसएमसी की 7 nm (N7) प्रक्रिया का उपयोग करके बनाया गया है।[39] स्नैपड्रैगन 855 की विशेषता वाला पहला सामूहिक उत्पाद Lenovo Z5 Pro GT था, जिसकी घोषणा 18 दिसंबर, 2018 को की गई थी।[40] 29 मई, 2019 को मीडियाटेक ने टीएसएमसी 7 nm प्रक्रिया का उपयोग करके निर्मित अपने 5G SoC की घोषणा की।[41] 7 जुलाई, 2019 को, AMD ने आधिकारिक तौर पर टीएसएमसी 7 nm प्रक्रिया और Zen 2 माइक्रोआर्किटेक्चर पर आधारित केंद्रीय प्रसंस्करण इकाइयों की अपनी Ryzen 3000 श्रृंखला लॉन्च की।

6 अगस्त, 2019 को, सैमसंग इलेक्ट्रॉनिक्स ने अपने Exynos 9825 SoC की घोषणा की, जो उनकी 7LPP प्रक्रिया का उपयोग करके निर्मित पहली चिप है। Exynos 9825 एक्सट्रीम अल्ट्रावायलेट लिथोग्राफी की विशेषता वाला पहला मास मार्केट चिप है।[42] 6 सितंबर, 2019 को, हुआवेई ने अपने HiSilicon#Kirin 990 4G और 990 5G|HiSilicon Kirin 990 4G और 990 5G SoCs की घोषणा की, जिसे टीएसएमसी के N7 और N7+ प्रक्रियाओं का उपयोग करके बनाया गया है।[43] 10 सितंबर, 2019 को, Apple ने टीएसएमसी की दूसरी पीढ़ी की N7P प्रक्रिया का उपयोग करके निर्मित iPhone 11 और iPhone 11 Pro में उपयोग की गई Apple A13 चिप की घोषणा की।[44] 2020 की दूसरी तिमाही में टीएसएमसी के राजस्व में 7 nm (N7 नोड्स) की हिस्सेदारी 36% रही।[45] 17 अगस्त, 2020 को IBM ने अपने Power10 प्रोसेसर की घोषणा की।[44]

26 जुलाई, 2021 को इंटेल ने घोषणा की कि उनके एल्डर झील (माइक्रोप्रोसेसर) प्रोसेसर को उनकी नई रीब्रांडेड इंटेल 7 प्रक्रिया का उपयोग करके निर्मित किया जाएगा, जिसे पहले 10 एनएम एन्हांस्ड सुपरफिन के रूप में जाना जाता था।[21]ये प्रोसेसर 2021 की दूसरी छमाही में आयोजित किए जाएंगे। कंपनी ने पहले 7 एनएम की पुष्टि की थी, जिसे अब इंटेल 4 कहा जाता है।[21]उल्का झील नामक माइक्रोप्रोसेसर परिवार को 2023 में आयोजित किया जाएगा।[46][47]


7 एनएम पैटर्निंग कठिनाइयाँ

पिच बंटवारे की समस्या लगातार लिथो-ईच पैटर्निंग ओवरले त्रुटियों के साथ-साथ विभिन्न एक्सपोजर से सीडी त्रुटियों के अधीन है।
स्पेसर पैटर्निंग मुद्दे। स्पेसर पैटर्निंग में स्पेसर द्वारा सीधे पैटर्न की गई सुविधाओं के लिए उत्कृष्ट सीडी नियंत्रण है, लेकिन स्पेसर्स के बीच के रिक्त स्थान को कोर और गैप आबादी में विभाजित किया जा सकता है।
लाइन कट पर ओवरले त्रुटि प्रभाव। कट होल एक्सपोजर पर एक ओवरले त्रुटि लाइन सिरों (शीर्ष) को विकृत कर सकती है या आसन्न रेखा (नीचे) पर उल्लंघन कर सकती है।
दो-बार ईयूवी पैटर्निंग मुद्दे। ईयूवी लिथोग्राफी में, सुविधाओं की एक जोड़ी में एक ही समय में फोकस में दोनों सुविधाएं नहीं हो सकती हैं; एक का दूसरे से भिन्न आकार होगा, और दोनों फोकस के माध्यम से भिन्न -भिन्न बदलाव करेंगे।
7 एनएम ईयूवी स्टोकास्टिक विफलता संभावना। 7 एनएम सुविधाओं के ~20 एनएम चौड़ाई तक पहुंचने की उम्मीद है। 30 एमजे/सेमी की सामान्यतः लागू खुराक के लिए ईयूवी स्टोकेस्टिक विफलता की संभावना बहुत अधिक है2</उप>।

7 एनएम फाउंड्री नोड से निम्नलिखित पैटर्निंग प्रौद्योगिकीय में से किसी एक या संयोजन का उपयोग करने की उम्मीद है: एकाधिक पैटर्निंग, एकाधिक पैटर्निंग|स्व-संरेखित पैटर्निंग, और ईयूवीएल। इन प्रौद्योगिकीय में से प्रत्येक महत्वपूर्ण आयाम (सीडी) नियंत्रण के साथ-साथ पैटर्न प्लेसमेंट में महत्वपूर्ण चुनौतियों का सामना करती है, जिसमें सभी निकटतम विशेषताएं शामिल हैं।

पिच विभाजन

पिच स्प्लिटिंग में स्प्लिटिंग फीचर्स शामिल होते हैं जो भिन्न -भिन्न मास्क पर एक साथ बहुत निकट होते हैं, जो क्रमिक रूप से सामने आते हैं, इसके बाद लिथो-ईच प्रोसेसिंग होती है। भिन्न -भिन्न एक्सपोज़र के उपयोग के कारण, दो एक्सपोज़र के साथ-साथ भिन्न -भिन्न एक्सपोज़र के परिणामस्वरूप भिन्न -भिन्न सीडी के बीच ओवरले त्रुटि का जोखिम हमेशा बना रहता है।

स्पेसर पैटर्निंग

स्पेसर पैटर्निंग में पूर्व-पैटर्न वाली सुविधाओं पर एक परत जमा करना शामिल है, फिर उन सुविधाओं के साइडवॉल पर स्पेसर बनाने के लिए वापस नक़्क़ाशी करना, जिसे मुख्य विशेषताएं कहा जाता है। मुख्य विशेषताओं को हटाने के बाद, अन्तर्निहित परत में खाइयों को परिभाषित करने के लिए स्पेसर्स को एक नक़्क़ाशीदार मुखौटा के रूप में उपयोग किया जाता है। जबकि स्पेसर सीडी नियंत्रण सामान्यतः उत्कृष्ट होता है, ट्रेंच सीडी दो आबादी में से एक में गिर सकती है, जहां एक मुख्य विशेषता स्थित थी या शेष अंतराल में स्थित होने की दो संभावनाएं हैं। इसे 'पिच वॉकिंग' के नाम से जाना जाता है।[48] सामान्यतः पिच = कोर सीडी + गैप सीडी + 2 * स्पेसर सीडी, लेकिन यह कोर सीडी = गैप सीडी की गारंटी नहीं देता है। गेट या सक्रिय क्षेत्र भिन्न ाव (जैसे, पंख) जैसी एफईओएल सुविधाओं के लिए, ट्रेंच सीडी स्पेसर-परिभाषित सीडी के रूप में महत्वपूर्ण नहीं है, इस स्थितियों में, स्पेसर पैटर्निंग वास्तव में पसंदीदा पैटर्निंग दृष्टिकोण है।

जब स्व-संरेखित चौगुनी पैटर्निंग (SAQP) का उपयोग किया जाता है, तो एक दूसरा स्पेसर होता है जिसका उपयोग किया जाता है, जो पहले वाले को प्रतिस्थापित करता है। इस स्थितियों में, कोर सीडी को कोर सीडी - 2 * 2 स्पेसर सीडी से बदल दिया जाता है, और गैप सीडी को गैप सीडी - 2 * 2 स्पेसर सीडी से बदल दिया जाता है। इस प्रकार, कुछ फीचर आयामों को दूसरे स्पेसर सीडी द्वारा सख्ती से परिभाषित किया जाता है, जबकि शेष फीचर आयामों को कोर सीडी, कोर पिच और पहले और दूसरे स्पेसर सीडी द्वारा परिभाषित किया जाता है। कोर सीडी और कोर पिच को पारंपरिक लिथोग्राफी द्वारा परिभाषित किया गया है, जबकि स्पेसर सीडी लिथोग्राफी से स्वतंत्र हैं। यह वास्तव में पिच विभाजन की तुलना में कम भिन्नता होने की उम्मीद है, जहां एक अतिरिक्त एक्सपोजर सीधे और ओवरले के माध्यम से अपनी स्वयं की सीडी को परिभाषित करता है।

स्पेसर-परिभाषित लाइनों को भी काटने की आवश्यकता होती है। कट स्पॉट एक्सपोजर पर शिफ्ट हो सकते हैं, जिसके परिणामस्वरूप विकृत लाइन समाप्त हो जाती है या आसन्न लाइनों में घुसपैठ हो जाती है।

7 एनएम बीईओएल पैटर्निंग के लिए स्व-संरेखित लिथो-एट-लिथो-ईच (सेल) लागू किया गया है।[49]


ईयूवी लिथोग्राफी

अत्यधिक पराबैंगनी लिथोग्राफी (जिसे ईयूवी या ईयूवीएल के रूप में भी जाना जाता है) पारंपरिक लिथोग्राफी शैली में 20 एनएम से नीचे की सुविधाओं को हल करने में सक्षम है। चूँकि , EUV मास्क की 3D चिंतनशील प्रकृति के परिणामस्वरूप इमेजिंग में नई विसंगतियाँ होती हैं। एक विशेष उपद्रव दो-बार प्रभाव है, जहां समान बार-आकार की सुविधाओं की एक जोड़ी समान रूप से ध्यान केंद्रित नहीं करती है। एक विशेषता अनिवार्य रूप से दूसरे की 'छाया' में है। परिणामस्वरुप , दो विशेषताओं में सामान्यतः भिन्न -भिन्न सीडी होती हैं जो फोकस के माध्यम से बदलती हैं, और ये विशेषताएं भी फोकस के माध्यम से स्थिति बदलती हैं।[50][51][52] यह प्रभाव वैसा ही हो सकता है जैसा पिच बंटवारे के दौरान हो सकता है। एक संबंधित मुद्दा विभिन्न पिचों की विशेषताओं के बीच सर्वश्रेष्ठ फोकस का अंतर है।[53] EUV में एक बड़ी आबादी में सभी सुविधाओं को मज़बूती से प्रिंट करने में भी समस्याएँ हैं; कुछ संपर्क पूरी तरह से गायब हो सकते हैं या लाइनें ब्रिज हो सकती हैं। इन्हें स्टोकेस्टिक प्रिंटिंग विफलताओं के रूप में जाना जाता है।[54][55] दोष स्तर लगभग 1K/mm है2</उप>।[56] ईयूवी के लिए टिप-टू-टिप गैप को नियंत्रित करना कठिन है, मुख्यतः रोशनी की कमी के कारण।[57] लाइनों को काटने के लिए एक भिन्न एक्सपोजर को प्राथमिकता दी जाती है।

एआरएफ लेजर वेवलेंथ (193 एनएम) के साथ मनमाने ढंग से पिच किए गए संपर्कों के लिए पर्याप्त फोकस विंडो के लिए 90 एनएम प्रक्रिया नोड के उत्पादन में फेज-शिफ्ट मास्क का उपयोग किया गया है।[58][59] जबकि यह रिज़ॉल्यूशन एन्हांसमेंट EUV के लिए उपलब्ध नहीं है।[60][61] 2021 SPIE के EUV लिथोग्राफी कॉन्फ़्रेंस में, टीएसएमसी के एक ग्राहक ने बताया कि EUV कॉन्टैक्ट यील्ड की तुलना इमर्शन मल्टीपैटर्निंग यील्ड से की जा सकती है।[62]


पिछले नोड्स के साथ तुलना

इन चुनौतियों के कारण, 7 एनएम लाइन के पिछले सिरे (बीईओएल) में अभूतपूर्व पैटर्निंग कठिनाई उत्पन्न करता है। पिछले उच्च मात्रा, लंबे समय तक रहने वाले फाउंड्री नोड (सैमसंग 10 एनएम, टीएसएमसी 16 एनएम) ने सख्त पिच धातु परतों के लिए पिच विभाजन का उपयोग किया।[63][64][65]


साइकिल का समय: विसर्जन बनाम ईयूवी

Process Immersion (≥ 275 WPH)[66] EUV (1500 wafers/day)[67]
Single-patterned layer:
1 day completion by immersion 		6000 wafers/day 1500 wafers/day
Double-patterned layer:
2 days completion by immersion 		6000 wafers/2 days 3000 wafers/2 days
Triple-patterned layer:
3 days completion by immersion 		6000 wafers/3 days 4500 wafers/3 days
Quad-patterned layer:
4 days completion by immersion 		6000 wafers/4 days 6000 wafers/4 days

विसर्जन उपकरण वर्तमान में तेजी से होने के कारण, अधिकांश परतों पर अभी भी मल्टीपैटर्निंग का उपयोग किया जाता है। विसर्जन क्वाड-पैटर्निंग की आवश्यकता वाली परतों पर, EUV द्वारा परत पूर्णता थ्रूपुट तुलनीय है। अन्य परतों पर, मल्टीपैटर्निंग के साथ भी परत को पूरा करने में विसर्जन अधिक उत्पादक होगा।

7 एनएम डिजाइन नियम प्रबंधन मात्रा में उत्पादन

टीएसएमसी द्वारा वर्तमान में अपनाई जा रही 7 एनएम धातु पैटर्निंग में सेल की ऊंचाई कम करने के लिए आवश्यकतानुसार एक भिन्न मास्क पर सेल के भीतर कट्स के साथ स्व-संरेखित डबल पैटर्निंग (SADP) लाइनें शामिल हैं।[68] चूँकि , स्व-संरेखित क्वाड पैटर्निंग (SAQP) का उपयोग फिन बनाने के लिए किया जाता है, जो प्रदर्शन का सबसे महत्वपूर्ण कारक है।[69] डिजाइन नियम की जांच भी मल्टी-पैटर्निंग से बचने की अनुमति देती है, और कटौती के लिए पर्याप्त मंजूरी प्रदान करती है कि केवल एक कट मास्क की आवश्यकता होती है।[69]


7 एनएम प्रोसेस नोड्स और प्रोसेस प्रसाद

4 भिन्न -भिन्न निर्माताओं (TSMC, Samsung, अर्धचालक मैन्युफैक्चरिंग इंटरनेशनल कॉर्पोरेशन, Intel) द्वारा प्रक्रिया नोड्स का नामकरण आंशिक रूप से विपणन-संचालित है और चिप पर किसी मापनीय दूरी से सीधे संबंधित नहीं है। – उदाहरण के लिए, टीएसएमसी का 7 एनएम नोड पहले कुछ प्रमुख आयामों में इंटेल के नियोजित प्रथम-पुनरावृत्ति 10 एनएम नोड के समान था, इससे पहले कि इंटेल ने और पुनरावृत्तियों को आयोजित किया, 10nm एन्हांस्ड सुपरफिन में परिणत हुआ, जिसे बाद में विपणन कारणों से इंटेल 7 का नाम दिया गया।[70][71] चूंकि 7 एनएम पर ईयूवी कार्यान्वयन अभी भी सीमित है, मल्टीपैटर्निंग अभी भी लागत और उपज में एक महत्वपूर्ण भूमिका निभाता है; ईयूवी अतिरिक्त विचार जोड़ता है। अधिकांश महत्वपूर्ण परतों के लिए रिज़ॉल्यूशन अभी भी कई पैटर्निंग द्वारा निर्धारित किया जाता है। उदाहरण के लिए, सैमसंग के 7 एनएम के लिए, यहां तक ​​कि ईयूवी सिंगल-पैटर्न वाली 36 एनएम पिच लेयर्स के साथ भी, 44 एनएम पिच लेयर्स चौगुनी पैटर्न वाली होंगी।[72]

7 nm process nodes and process offerings
Samsung TSMC Intel SMIC
Process name 7LPP[73][74] 6LPP[75] N7[76] N7P[28] N7+[77] N6 Intel 7[21] N+1 (>7 nm) N+2 (7 nm) 7 nm EUV
Transistor density (MTr/mm2) 95.08–100.59[78][79] 112.79 91.2–96.5[80][81] 113.9[80] 114.2[26] 100.76–106.1[82][83] 60.41[84] 89[85] Un­known Un­known
SRAM bit-cell size 0.0262 μm2[86] Un­known 0.027 μm2[86] Un­known Un­known 0.0312 μm2 Un­known Un­known Un­known
Transistor gate pitch 54 nm Un­known 54 nm Un­known Un­known 54 nm Un­known Un­known Un­known
Transistor fin pitch 27 nm Un­known N/A Un­known Un­known 34 nm Un­known Un­known Un­known
Transistor fin height Un­known Un­known N/A Un­known Un­known 53 nm Un­known Un­known Un­known
Minimum (metal) pitch 46 nm Un­known 40 nm < 40 nm Un­known 40 nm[87] Un­known Un­known Un­known
EUV implementation 36 nm pitch metal;[72]
20% of total layer set 		Un­known None, used self-aligned quad patterning (SAQP) instead 4 layers 5 layers None. Relied on SAQP heavily None None Yes (after N+2)
EUV-limited wafer output 1500 wafers/day[67] Un­known N/A ~ 1000 wafers/day[88] Un­known N/A Un­known Un­known Un­known
Multipatterning
(≥ 2 masks on a layer) 		Fins
Gate
Vias (double-patterned)[89]
Metal 1 (triple-patterned)[89]
44 nm pitch metal (quad-patterned)[72] 		Un­known Fins
Gate
Contacts/vias (quad-patterned)[90]
Lowest 10 metal layers 		Same as N7, with reduction on 4 EUV layers Same as N7, with reduction on 5 EUV layers multipatterning with DUV multipatterning with DUV Un­known
Release status 2018 risk production
2019 production 		2020 production 2017 risk production
2018 production[1] 		2019 production 2018 risk production[1]
2019 production 		2020 risk production
2020 production 		2021 production[21] April 2021 risk production, mass production unknown Late 2021 risk production, quietly produced since July 2021[91] Postponed due to US embargo

GlobalFoundries की 7 nm 7LP (अग्रणी प्रदर्शन) प्रक्रिया ने घनत्व में 2x स्केलिंग के साथ 40% उच्च प्रदर्शन या 60%+ कम शक्ति की प्रस्तुत की होगी और इसकी 14 nm प्रक्रिया पर 30-45+% कम लागत प्रति डाई की प्रस्तुत कश की होगी। कॉन्टैक्टेड पॉली पिच (CPP) 56 एनएम और न्यूनतम मेटल पिच (एमएमपी) 40 एनएम होती, जिसे सेल्फ-अलाइन्ड डबल पैटर्निंग (एसएडीपी) के साथ तैयार किया जाता। एक 6T SRAM सेल का आकार 0.269 वर्ग माइक्रोन होता। GlobalFoundries ने अंततः 7LP+ नामक एक बेहतर प्रक्रिया में EUV लिथोग्राफी का उपयोग करने की योजना बनाई।[92] GlobalFoundries ने बाद में सभी 7 एनएम और प्रक्रिया विकास से परे बंद कर दिया।[93] इंटेल की नई इंटेल 7 प्रक्रिया, जिसे पहले 10 एनएम एन्हांस्ड सुपरफिन (10ESF) के रूप में जाना जाता था, इसके पिछले 10 एनएम नोड पर आधारित है। नोड में प्रति वाट प्रदर्शन में 10-15% की वृद्धि होगी। इस बीच, उनकी पुरानी 7 एनएम प्रक्रिया, जिसे अब इंटेल 4 कहा जाता है, के 2023 में आयोजित होने की उम्मीद है।[94] इंटेल 4 नोड के बारे में कुछ विवरण सार्वजनिक किए गए हैं, चूंकि इसकी ट्रांजिस्टर घनत्व प्रति वर्ग मिलीमीटर कम से कम 202 मिलियन ट्रांजिस्टर होने का अनुमान लगाया गया है।[21][95] 2020 तक, इंटेल अपने पोंटे वेक्चियो जीपीयू के उत्पादन को आउटसोर्स करने के स्थितियों में अपनी इंटेल 4 प्रक्रिया के साथ समस्याओं का सामना कर रहा है।[96][97]


संदर्भ

  1. ↑ 1.0 1.1 1.2 1.3 1.4 "7nm Technology". TSMC. Retrieved June 30, 2019.
  2. ↑ 2.0 2.1 Chen, Monica; Shen, Jessie (22 June 2018). "TSMC ramping up 7nm chip production". DigiTimes. Retrieved September 17, 2022.
  3. ↑ Shankland, Stephen (September 12, 2018). "Apple's A12 Bionic CPU for the new iPhone XS is ahead of the industry moving to 7nm chip manufacturing tech". CNET. Retrieved September 16, 2018.
  4. ↑ Summers, N. (September 12, 2018). "Apple's A12 Bionic is the first 7-nanometer smartphone chip". Engadget (in English). Retrieved September 20, 2018.
  5. ↑ Smith, Ryan (July 26, 2018). "एएमडी "रोम" ईपीवाईसी सीपीयू को टीएसएमसी द्वारा निर्मित किया जाएगा". AnandTech. Retrieved 18 June 2019.
  6. ↑ Hruska, Joel (June 23, 2014). "14nm, 7nm, 5nm: How low can CMOS go? It depends if you ask the engineers or the economists…". ExtremeTech. Retrieved September 17, 2022.
  7. ↑ Pirzada, Usman (September 16, 2016). "Exclusive: Is Intel Really Starting To Lose Its Process Lead? 7nm Node Slated For Release in 2022". Wccftech. Retrieved September 17, 2022.
  8. ↑ "IBM ने दुनिया के सबसे छोटे सिलिकॉन ट्रांजिस्टर - TheINQUIERER का दावा किया है". Theinquirer.net. 2002-12-09. Archived from the original on May 31, 2011. Retrieved 7 December 2017.
  9. ↑ Doris, Bruce B.; Dokumaci, Omer H.; Ieong, Meikei K.; Mocuta, Anda; Zhang, Ying; Kanarsky, Thomas S.; Roy, R. A. (December 2002). "अति पतली Si चैनल MOSFETs के साथ अत्यधिक स्केलिंग". Digest. International Electron Devices Meeting: 267–270. doi:10.1109/IEDM.2002.1175829. ISBN 0-7803-7462-2. S2CID 10151651.
  10. ↑ "एनईसी ने दुनिया के सबसे छोटे ट्रांजिस्टर का परीक्षण किया". The Free Library. Retrieved December 7, 2017.
  11. ↑ Wakabayashi, Hitoshi; Yamagami, Shigeharu; Ikezawa, Nobuyuki; Ogura, Atsushi; Narihiro, Mitsuru; Arai, K.; Ochiai, Y.; Takeuchi, K.; Yamamoto, T.; Mogami, T. (December 2003). "उप-10-एनएम प्लानर-बल्क-सीएमओएस उपकरण पार्श्व जंक्शन नियंत्रण का उपयोग करते हुए". IEEE International Electron Devices Meeting 2003: 20.7.1–20.7.3. doi:10.1109/IEDM.2003.1269446. ISBN 0-7803-7872-5. S2CID 2100267.
  12. ↑ Dignan, Larry. "IBM Research builds functional 7nm processor". ZDNet.
  13. ↑ Markoff, John (July 9, 2015). "आईबीएम ने बहुत अधिक क्षमता वाली चिप के कार्यशील संस्करण का खुलासा किया". The New York Times.
  14. ↑ "Beyond silicon: IBM unveils world's first 7nm chip – Ars Technica". arstechnica.com.
  15. ↑ "Seven Advancements for Beyond 7nm Chips". IBM Research Blog. February 27, 2017.
  16. ↑ Chang, J.; Chen, Y.; Chan, W.; Singh, S. P.; Cheng, H.; Fujiwara, H.; Lin, J.; Lin, K.; Hung, J.; Lee, R.; Liao, H. (February 2017). "12.1 A 7nm 256Mb SRAM in high-k metal-gate FinFET technology with write-assist circuitry for low-VMIN applications". 2017 IEEE International Solid-State Circuits Conference (ISSCC): 206–207. doi:10.1109/ISSCC.2017.7870333. S2CID 19930825.
  17. ↑ Parish, Kevin (April 20, 2016). "Watch out Intel and Samsung: TSMC is gearing up for 7 nm processing with trial production". Digital Trends. Retrieved September 17, 2022.
  18. ↑ "TSMC Tips 7+, 12, 22nm Nodes | EE Times". EETimes. Retrieved 2017-03-17.
  19. ↑ Shilov, Anton (5 May 2017). "Samsung and TSMC Roadmaps: 8 and 6 nm Added, Looking at 22ULP and 12FFC". AnandTech. Retrieved September 17, 2022.
  20. ↑ "GLOBALFOUNDRIES to Deliver Industry's Leading-Performance Offering of 7 nm FinFET Technology". GlobalFoundries (Press release). September 15, 2016. Retrieved April 8, 2017.
  21. ↑ 21.0 21.1 21.2 21.3 21.4 21.5 21.6 21.7 Cutress, Dr Ian. "Intel's Process Roadmap to 2025: with 4nm, 3nm, 20A and 18A?!". www.anandtech.com. Retrieved 2021-07-27.
  22. ↑ "Intel Supports American Innovation with $7 Billion Investment in Next-Generation Semiconductor Factory in Arizona". Intel Newsroom. February 8, 2017. Retrieved September 17, 2022.
  23. ↑ King, Ian (May 22, 2018). "Samsung Says New 7-Nanometer Chip Production Starting This Year". Bloomberg. Retrieved September 17, 2022.
  24. ↑ Dent, Steve (August 28, 2018). "प्रमुख एएमडी चिप आपूर्तिकर्ता अब अगली पीढ़ी के चिप्स नहीं बनाएंगे". Engadget. Retrieved September 17, 2022.
  25. ↑ 25.0 25.1 Q4 2018 TSMC earnings call transcript, January 17, 2019.
  26. ↑ 26.0 26.1 Schor, David (April 16, 2019). "TSMC Announces 6-Nanometer Process". WikiChip Fuse (in English). Retrieved May 31, 2019.
  27. ↑ Shilov, Anton (May 1, 2019). "TSMC: Most 7nm Clients Will Transition to 6nm". AnandTech. Retrieved May 31, 2019.
  28. ↑ 28.0 28.1 Schor, David (July 28, 2019). "TSMC Talks 7nm, 5nm, Yield, And Next-Gen 5G And HPC Packaging". WikiChip Fuse (in English). Retrieved September 13, 2019.
  29. ↑ C. C. Wei, TSMC Q1 2019 earnings call (April 18) transcript.
  30. ↑ Alcorn, Paul (October 5, 2019). "AMD Dishes on Zen 3 and Zen 4 Architecture, Milan and Genoa Roadmap". Tom's Hardware (in English). Retrieved October 8, 2019.
  31. ↑ "TSMC's N7+ Technology is First EUV Process Delivering Customer Products to Market in High Volume | Planet 3DNow!" (in Deutsch). Retrieved 2019-10-08.
  32. ↑ "त्वरित प्रक्रिया नवाचार" (PDF). Intel. July 26, 2021.
  33. ↑ Jones, Ryan (March 27, 2021). "Ctrl+Alt+Delete: Why you should be excited for Intel's 7nm processor". Trusted Reviews (in English). Retrieved March 30, 2021.
  34. ↑ "Pushing Boundaries for CPUs and GPUs, AMD Shows Next-Generation of Ryzen, Radeon and EPYC Product Leadership at Computex 2018" (Press release). June 5, 2018.
  35. ↑ Martin, Dylan (August 23, 2018). "AMD CTO: 'We Went All In' On 7nm CPUs". CRN. Retrieved September 17, 2022.
  36. ↑ "Apple ने 'iPhone Xs' और 'iPhone Xs Max' की घोषणा की गोल्ड कलर, तेज़ फेस आईडी और बहुत कुछ के साथ" (in English).
  37. ↑ Freedman, Andrew E. (September 12, 2018). "Apple Introduces 7nm A12 Bionic CPU for iPhone XS". Tom's Hardware (in English). Retrieved September 12, 2018.
  38. ↑ Axon, Samuel (November 7, 2018). "Apple walks Ars through the iPad Pro's A12X system on a chip". Ars Technica (in English). Retrieved November 18, 2018.
  39. ↑ Cutress, Ian (December 4, 2018). "Qualcomm Tech Summit, Day 1: Announcing 5G Partnerships and Snapdragon 855". AnandTech. Retrieved May 31, 2019.
  40. ↑ Frumusanu, Andrei (December 18, 2018). "Lenovo First to a Snapdragon 855 Phone with Announcement of Z5 Pro GT". AnandTech. Retrieved May 31, 2019.
  41. ↑ "MediaTek 5G". MediaTek (in English). Retrieved May 31, 2019.
  42. ↑ Siddiqui, Aamir (August 7, 2019). "Samsung announces Exynos 9825 prior to Galaxy Note 10 launch". XDA-Developers (in English). Retrieved September 13, 2019.
  43. ↑ Cutress, Ian. "Huawei Announces Kirin 990 and Kirin 990 5G: Dual SoC Approach, Integrated 5G Modem". AnandTech. Retrieved September 13, 2019.
  44. ↑ 44.0 44.1 "IBM ने अगली पीढ़ी के IBM POWER10 प्रोसेसर का खुलासा किया". IBM Newsroom. August 17, 2020. Retrieved August 17, 2020.
  45. ↑ "TSMC Plots an Aggressive Course for 3nm Lithography and Beyond - ExtremeTech".
  46. ↑ "Intel CEO Announces 'IDM 2.0' Strategy for Manufacturing, Innovation". Intel Newsroom. March 23, 2021. Retrieved September 17, 2022.
  47. ↑ "Intel Unleashed: Engineering the Future (Replay)". Intel Newsroom. March 23, 2021. Retrieved September 17, 2022.
  48. ↑ M. J. Maslow et al., Proc. SPIE 10587, 1058704 (2018).
  49. ↑ SALELE Double Patterning for 7nm and 5nm Nodes
  50. ↑ "IMEC EUVL 2018 Workshop" (PDF).
  51. ↑ Y. Nakajima et al., EUVL Symposium 2007, Sapporo.
  52. ↑ L. de Winter et al., Proc. SPIE 9661, 96610A (2015).
  53. ↑ M. Burkhardt and A. Raghunathan, Proc. SPIE 9422, 94220X (2015).
  54. ↑ P. De Bisschop and E. Hendrickx, Proc. SPIE 10583, 105831K (2018).
  55. ↑ "ईयूवी की स्टोकेस्टिक वैली ऑफ डेथ". linkedin.com.
  56. ↑ S. Larivière et al., Proc. SPIE 10583, 105830U (2018).
  57. ↑ E. van Setten et al., Proc. SPIE 9661. 96610G (2015).
  58. ↑ C-H. Chang et al., Proc. SPIE 5377, 902 (2004).
  59. ↑ T. Devoivre et al., MTDT 2002.
  60. ↑ S-S. Yu et al., Proc. SPIE 8679, 86791L (2013).
  61. ↑ A. Erdmann et al., Proc. SPIE 10583, 1058312 (2018).
  62. ↑ Qi Li et al., Proc. SPIE 11609, 116090V (2021).
  63. ↑ Jeong, W. C.; Ahn, J. H.; Bang, Y. S.; Yoon, Y. S.; Choi, J. Y.; Kim, Y. C.; Paek, S. W.; Ahn, S. W.; Kim, B. S.; Song, T. J.; Jung, J. H.; Do, J. H.; Lim, S. M.; Cho, H.-; Lee, J. H.; Kim, D. W.; Kang, S. B.; Ku, J.-; Kwon, S. D.; Jung, S.-; Yoon, J. S. (June 23, 2017). "10nm 2nd generation BEOL technology with optimized illumination and LELELELE". 2017 Symposium on VLSI Technology. pp. T144–T145. doi:10.23919/VLSIT.2017.7998156. ISBN 978-4-86348-605-8. S2CID 43207918 – via IEEE Xplore.
  64. ↑ "TSMC Symposium: "10nm is Ready for Design Starts at This Moment" - Industry Insights - Cadence Blogs - Cadence Community". community.cadence.com.
  65. ↑ Wu, S.; Lin, C. Y.; Chiang, M. C.; Liaw, J. J.; Cheng, J. Y.; Yang, S. H.; Liang, M.; Miyashita, T.; Tsai, C. H.; Hsu, B. C.; Chen, H. Y.; Yamamoto, T.; Chang, S. Y.; Chang, V. S.; Chang, C. H.; Chen, J. H.; Chen, H. F.; Ting, K. C.; Wu, Y. K.; Pan, K. H.; Tsui, R. F.; Yao, C. H.; Chang, P. R.; Lien, H. M.; Lee, T. L.; Lee, H. M.; Chang, W.; Chang, T.; Chen, R.; Yeh, M.; Chen, C. C.; Chiu, Y. H.; Chen, Y. H.; Huang, H. C.; Lu, Y. C.; Chang, C. W.; Tsai, M. H.; Liu, C. C.; Chen, K. S.; Kuo, C. C.; Lin, H. T.; Jang, S. M.; Ku, Y. (December 23, 2013). "A 16nm FinFET CMOS technology for mobile SoC and computing applications". 2013 IEEE International Electron Devices Meeting. pp. 9.1.1–9.1.4. doi:10.1109/IEDM.2013.6724591. ISBN 978-1-4799-2306-9 – via IEEE Xplore.
  66. ↑ "Products & services - Supplying the semiconductor industry". asml.com.
  67. ↑ 67.0 67.1 "Samsung Ramps 7nm EUV Chips". EETimes. October 17, 2018.
  68. ↑ "7 nm lithography process - WikiChip".
  69. ↑ 69.0 69.1 "A Heuristic Approach to Fix Design Rule Check (DRC) Violations in ASIC Designs @7nm FinFET Technology". Design And Reuse.
  70. ↑ Merrit, Rick (16 Jan 2017). "15 Views from a Silicon Summit". EETimes. Retrieved September 16, 2022.
  71. ↑ Hill, Brandon (March 28, 2017). "इंटेल विवरण कैनोनलेक के उन्नत 10nm FinFET नोड, प्रतिद्वंद्वियों पर पूर्ण जनरेशन लीड का दावा करता है". HotHardware. Archived from the original on June 12, 2018. Retrieved August 30, 2018.
  72. ↑ 72.0 72.1 72.2 J. Kim et al., Proc. SPIE 10962, 1096204 (2019).
  73. ↑ "VLSI 2018: Samsung's 2nd Gen 7nm, EUV Goes HVM". WikiChip. August 4, 2018. Retrieved September 16, 2022.
  74. ↑ "Samsung Electronics Starts Production of EUV-based 7nm LPP Process". Samsung Newsroom. October 18, 2018. Retrieved September 16, 2022.
  75. ↑ "Samsung Starts Mass Production at V1: A Dedicated EUV Fab for 7nm, 6nm, 5nm, 4nm, 3nm Nodes".
  76. ↑ IEDM 2016
  77. ↑ "TSMC Goes Photon to Cloud". EETimes. October 4, 2018.
  78. ↑ "Can TSMC Maintain Their Process Technology Lead".
  79. ↑ "Samsung 3nm GAAFET Enters Risk Production; Discusses Next-Gen Improvements". July 5, 2022.
  80. ↑ 80.0 80.1 Jones, Scotten (May 3, 2019). "TSMC and Samsung 5nm Comparison". Semiwiki. Retrieved 30 July 2019.
  81. ↑ "N3E Replaces N3; Comes in Many Flavors". September 4, 2022.
  82. ↑ Jones, Scotten, Can TSMC Maintain Their Process Technology Lead
  83. ↑ "Intel's Process Roadmap to 2025: With 4nm, 3nm, 20A and 18A?!".
  84. ↑ Schor, David (2022-06-19). "A Look At Intel 4 Process Technology". WikiChip Fuse.
  85. ↑ SMIC Mass Produces 14nm Nodes, Advances To 5nm, 7nm
  86. ↑ 86.0 86.1 "VLSI 2018: Samsung's 2nd Gen 7nm, EUV Goes HVM". WikiChip Fuse (in English). 2018-08-04. Retrieved 2019-05-31.
  87. ↑ Smith, Ryan (June 13, 2022). "Intel 4 Process Node In Detail: 2x Density Scaling, 20% Improved Performance". AnandTech. Retrieved September 17, 2022.
  88. ↑ "TSMC Q1 2018 earnings call transcript, p.12" (PDF). Archived from the original (PDF) on October 14, 2018. Retrieved October 14, 2018.
  89. ↑ 89.0 89.1 W. C. Jeong et al., VLSI Technology 2017.
  90. ↑ Dillinger, Tom (March 23, 2017). "Top 10 Updates from the TSMC Technology Symposium, Part II". SemiWiki. Retrieved September 16, 2022.
  91. ↑ Paul Alcorn (21 July 2022). "China's SMIC Shipping 7nm Chips, Reportedly Copied TSMC's Tech". Tom's Hardware.
  92. ↑ Jones, Scotten (July 8, 2017). "Exclusive - GLOBALFOUNDRIES discloses 7nm process detail". SemiWiki. Retrieved September 16, 2022.
  93. ↑ Shilov, Anton; Cutress, Ian (August 27, 2018). "GlobalFoundries Stops All 7nm Development: Opts To Focus on Specialized Processes". AnandTech. Retrieved July 27, 2021.
  94. ↑ "Intel: Sorry, But Our 7nm Chips Will Be Delayed to 2022, 2023". PCMAG (in English). Retrieved 2021-07-27.
  95. ↑ "7 nm lithography process - WikiChip".
  96. ↑ "Intel's 7nm Process Six Months Behind Schedule - News".
  97. ↑ "As 7nm schedule continues slipping, Intel contemplates 3rd-party fabs". July 24, 2020.


बाहरी संबंध

Preceded by
10 nm 		MOSFET semiconductor device fabrication process Succeeded by
5 nm
Retrieved from ‘https://www.vigyanwiki.in/index.php?title=7_एनएम_प्रक्रिया&oldid=173081’