गुडइयर एमपीपी

एमपीपी

गुडइयर मैसिवली पैरेलल प्रोसेसर (MPP) था a

गुडइयर एयरोस्पेस द्वारा निर्मित व्यापक समानांतर (कंप्यूटिंग) सुपर कंप्यूटर नासा गोडार्ड अंतरिक्ष उड़ान केंद्र के लिए। यह एक या कुछ अत्यधिक जटिल CPU के बजाय हजारों सरल प्रसंस्करण तत्वों का उपयोग करके, अन्य मौजूदा सुपरकंप्यूटर आर्किटेक्चर की तुलना में कम लागत पर भारी कम्प्यूटेशनल शक्ति प्रदान करने के लिए डिज़ाइन किया गया था। एमपीपी का विकास 1979 के आसपास शुरू हुआ; यह मई 1983 में वितरित किया गया था, और 1985 से 1991 तक सामान्य उपयोग में था।

यह गुडइयर के पहले के स्टारन एरे प्रोसेसर, एक 4x256 1-बिट आर्किटेक्चर|1-बिट प्रोसेसिंग एलिमेंट (पीई) कंप्यूटर पर आधारित था। एमपीपी 1-बिट वाइड पीई की 128x128 2-आयामी सरणी थी। वास्तविकता में 132x128 पीई को 4x128 कॉन्फ़िगरेशन के साथ कॉन्फ़िगर किया गया था जो समस्याओं की उपस्थिति में प्रोसेसर की 4 पंक्तियों (या कॉलम) के स्थानापन्न करने के लिए दोष सहिष्णुता के लिए जोड़ा गया था। पीई एक निर्देश, एकाधिक डेटा (एसआईएमडी) फैशन में संचालित होता है—प्रत्येक पीई ने माइक्रोप्रोग्राम्ड कंट्रोल यूनिट के नियंत्रण में, अलग-अलग डेटा तत्वों पर एक साथ एक ही ऑपरेशन किया।

1991 में एमपीपी के सेवानिवृत्त होने के बाद, इसे स्मिथसोनियन इंस्टीट्यूशन को दान कर दिया गया था, और अब यह राष्ट्रीय वायु और अंतरिक्ष संग्रहालय के स्टीवन एफ उदवर-हाजी केंद्र के संग्रह में है। यह मासपार एमपी-1 और क्रे T3D बड़े पैमाने पर समानांतर कंप्यूटरों द्वारा गोडार्ड में सफल हुआ था।

अनुप्रयोग

MPP को शुरू में उपग्रह चित्रों के उच्च गति विश्लेषण के लिए विकसित किया गया था। प्रारंभिक परीक्षणों में, यह DEC VAX-11#VAX-11/780|VAX-11/780 पर 7 घंटे की तुलना में 18 सेकंड में लैंडसैट इमेजरी पर विभिन्न भूमि-उपयोग क्षेत्रों को निकालने और अलग करने में सक्षम था। एक बार प्रणाली को उत्पादन उपयोग में लाने के बाद, नासा के अंतरिक्ष विज्ञान और अनुप्रयोग कार्यालय ने एमपीपी पर कम्प्यूटेशनल एल्गोरिदम की एक विस्तृत श्रृंखला का परीक्षण और कार्यान्वयन करने के लिए देश भर के वैज्ञानिकों से प्रस्तावों की मांग की। एमपीपी वर्किंग ग्रुप बनाने के लिए 40 परियोजनाओं को स्वीकार किया गया; उनमें से अधिकांश के परिणाम 1986 में बड़े पैमाने पर समानांतर संगणना के फ्रंटियर्स पर प्रथम संगोष्ठी में प्रस्तुत किए गए थे।

एमपीपी से बने अनुप्रयोगों के कुछ उदाहरण हैं:

स्टीरियो विश्लेषण द्वारा उत्पन्न स्थलाकृतिक मानचित्र

* कृत्रिम झिरीदार रडार डेटा का सिग्नल प्रोसेसिंग

• उपग्रह चित्रों की photogrammetry के माध्यम से स्थलाकृतिक मानचित्र बनाना
• महासागर संचलन का गणितीय मॉडलिंग
• रे ट्रेसिंग (ग्राफिक्स) कंप्यूटर ग्राफिक्स
• तंत्रिका - तंत्र
• रैखिक समीकरणों की बड़ी प्रणालियों को हल करना
• ब्रह्मांडीय किरण आवेशित कण परिवहन का अनुकरण
• उच्च संकल्प मैंडेलब्रॉट सेट

सिस्टम आर्किटेक्चर

समग्र MPP हार्डवेयर में ऐरे यूनिट, ऐरे कंट्रोल यूनिट, स्टेजिंग मेमोरी और होस्ट प्रोसेसर शामिल थे।

एमपीपी प्रणाली आरेख

16,384 प्रसंस्करण तत्वों की 128x128 सरणी होने के कारण ऐरे यूनिट एमपीपी का दिल था। प्रत्येक पीई अपने चार निकटतम पड़ोसियों - उत्तर, दक्षिण, पूर्व और पश्चिम से जुड़ा था। सरणी को एक विमान, एक सिलेंडर, डेज़ी-चेन या टोरस के रूप में कॉन्फ़िगर किया जा सकता है। PEs को नीलम | सिलिकॉन-ऑन-सफायर बड़े पैमाने पर एकीकरण चिप पर एक कस्टम सिलिकॉन पर लागू किया गया था जिसमें 2x4 सबएरे के रूप में आठ PE शामिल थे। प्रत्येक PE में अंकगणित और तर्क इकाइयाँ, 35 शिफ्ट रजिस्टर और 1024 बिट्स रैंडम एक्सेस मेमोरी ऑफ-द-शेल्फ मेमोरी चिप्स के साथ लागू की गई थी। प्रोसेसर थोड़ा टुकड़ा करना | बिट-स्लाइस तरीके से काम करते थे और डेटा की चर लंबाई पर काम कर सकते थे। सरणी की ऑपरेटिंग आवृत्ति 10 मेगाहर्ट्ज थी। सभी 16,384 पीई के डेटा-बस राज्यों को समावेशी या समावेशी-या तर्क तत्वों के एक पेड़ में जोड़ा गया था, जिनके एकल आउटपुट का उपयोग संचालन के लिए ऐरे कंट्रोल यूनिट में किया गया था, जैसे कि समानांतर में एक सरणी का अधिकतम या न्यूनतम मूल्य खोजना। संचालन के प्रत्येक पीई नियंत्रित मास्किंग में एक रजिस्टर - नकाबपोश संचालन केवल उन पीई पर किया जाता था जहां यह रजिस्टर बिट सेट किया गया था।

एरे कंट्रोल यूनिट (एसीयू) एरे यूनिट में सभी पीई को कमांड और मेमोरी एड्रेस प्रसारित करता है, और एरे यूनिट से स्टेटस बिट्स प्राप्त करता है। इसने बहीखाता संचालन जैसे लूप कंट्रोल और सबरूटीन कॉलिंग का प्रदर्शन किया। एप्लिकेशन प्रोग्राम कोड ACU की मेमोरी में संग्रहीत किया गया था; ACU ने कार्यक्रम के अदिश भागों को निष्पादित किया, और फिर सरणी के समानांतर निर्देशों को पंक्तिबद्ध किया। इसने पीई के बीच और एरे यूनिट और स्टेजिंग मेमोरी के बीच डेटा के स्थानांतरण को भी नियंत्रित किया।

स्टेजिंग मेमोरी 32 थी{{nbsp}एरे यूनिट को बफर करने के लिए मेमोरी का एमबी ब्लॉक आंकड़े। यह उपयोगी था क्योंकि पीई के पास केवल कुल 2 थे एमबी मेमोरी (1024 बिट्स प्रति पीई), और क्योंकि यह होस्ट प्रोसेसर कनेक्शन (80 मेगाबाइट/सेकंड बनाम 5 मेगाबाइट/सेकंड) की तुलना में उच्च संचार बिट दर प्रदान करता है। स्टेजिंग मेमोरी ने डेटा-हेरफेर सुविधाएँ भी प्रदान कीं जैसे कि कोने को मोड़ना (बाइट अभिविन्यास को पुनर्व्यवस्थित करना | सरणी से बाइट- या शब्द-उन्मुख डेटा) और बहु-आयामी सरणी एक्सेस। डेटा को 128 समानांतर रेखाओं के माध्यम से स्टेजिंग मेमोरी और सरणी के बीच स्थानांतरित किया गया था।

होस्ट प्रोसेसर एक फ्रंट-एंड कंप्यूटर था जो एमपीपी में प्रोग्राम और डेटा लोड करता था, और एमपीपी को सॉफ्टवेयर डेवलपमेंट टूल और नेटवर्क एक्सेस प्रदान करता था। मूल होस्ट प्रोसेसर एक PDP-11 था, जिसे जल्द ही VAX-11#VAX-11/780|VAX-11/780 से बदल दिया गया, जो DR-780 चैनल द्वारा MPP से जुड़ा था। VAX ने OpenVMS ऑपरेटिंग सिस्टम चलाया, और इसे MPP पास्कल में प्रोग्राम किया गया।

संचालन की गति

एमपीपी पर बुनियादी अंकगणितीय संचालन के लिए अपरिष्कृत कंप्यूटिंग गति इस प्रकार थी:

Operation	Millions of operations per second
Addition of arrays
8-bit integers (9-bit sum)	6553
12-bit integers (13-bit sum)	4428
32-bit floating point numbers	430
Multiplication of arrays
8-bit integers (16-bit product)	1861
12-bit integers (24-bit product)	910
32-bit floating point numbers	216
Multiplication of array by scalar
8-bit integers (16-bit product)	2340
12-bit integers (24-bit product)	1260
32-bit floating point numbers	373

यह भी देखें

• आईसीएल डीएपी
• सोचने वाली मशीनें निगम कनेक्शन मशीन
• मासपार
• बियोवुल्फ़ क्लस्टर
• पारसीटेक
• ऊपर

संदर्भ

• Fischer, James R.; Goodyear Aerospace Corporation (1987). "Appendix B. Technical Summary". Frontiers of massively parallel scientific computation. National Aeronautics and Space Administration, Scientific and Technical Information Office. pp. 289–294. Retrieved 11 June 2012.
• Batcher, K. E. (1 September 1980). "Design of a Massively Parallel Processor". IEEE Transactions on Computers. C-29 (9): 836–840. doi:10.1109/TC.1980.1675684. S2CID 13351618.
• Batcher, Ken (1998). "Retrospective: architecture of a massively parallel processor". Proceeding ISCA '98 25 Years of the International Symposia on Computer Architecture. Isca '98: 15–16. doi:10.1145/285930.285937. ISBN 978-1581130584. S2CID 1875609.
• J. L. Potter, ed. (1986). Massively parallel processor. [S.l.]: Mit Press. ISBN 9780262661799.
• Neil Boyd Coletti, "Image processing on MPP-like arrays", Ph.D. thesis, Department of Computer Science, University of Illinois at Urbana-Champaign, 1983.
• Efstratios J. Gallopoulos; Scott D. McEwan (1983). Numerical Experiments with the Massively Parallel Processor. Department of Computer Science, University of Illinois at Urbana-Champaign. Retrieved 11 June 2012.
• Gallopoulos, E.J. (July 1985). "The Massively Parallel Processor for problems in fluid dynamics". Computer Physics Communications. 37 (1–3): 311–315. Bibcode:1985CoPhC..37..311G. doi:10.1016/0010-4655(85)90167-5.
• E. Gallopoulos, D. Kopetzky, S.McEwan, D.L. Slotnick and A. Spry, "MPP program development and simulation". In "The Massively Parallel Processor", J.L. Potter ed., pp. 276–290, MIT Press, 1985
• Tom Henkel. "MPP processes satellite data; Supercomputer claims world's fastest I/O rate", Computerworld, 13 Feb 1984, p. 99.
• Eric J. Lerner. "Many processors make light work", Aerospace America, February 1986, p. 50.

• Todd Kushner, Angela Wu, Azriel Rosenfeld, "Image Processing on MPP", Pattern Recognition - PR, vol. 15, no. 3, pp. 121–130, 1982