रुकावट विलंबता
 | This article needs additional citations for verification. (June 2019) (Learn how and when to remove this template message) |
कंप्यूटिंग में, इंटरप्ट लेटेंसी एक इंटरप्ट रिक्वेस्ट (IRQ) के शुरू होने और संबंधित इंटरप्ट सर्विस रूटीन (ISR) के शुरू होने के बीच की देरी को संदर्भित करता है।[1]कई ऑपरेटिंग सिस्टम के लिए, जैसे ही डिवाइस के इंटरप्ट हैंडलर को निष्पादित किया जाता है, डिवाइस की सर्विस की जाती है। इंटरप्ट लेटेंसी माइक्रोप्रोसेसर डिज़ाइन, बाधा नियंत्रक , इंटरप्ट#मास्किंग और ऑपरेटिंग सिस्टम (OS) के इंटरप्ट हैंडलिंग तरीकों से प्रभावित हो सकती है।[2]
पृष्ठभूमि
इंटरप्ट लेटेंसी, THROUGHPUT और प्रोसेसर उपयोग के बीच आमतौर पर एक ट्रेड-ऑफ होता है। माइक्रोप्रोसेसर और ऑपरेटिंग सिस्टम डिज़ाइन की कई तकनीकें जो इंटरप्ट लेटेंसी में सुधार करती हैं, थ्रूपुट को कम करती हैं और प्रोसेसर के उपयोग को बढ़ाती हैं। तकनीकें जो थ्रूपुट को बढ़ाती हैं, इंटरप्ट लेटेंसी को बढ़ा सकती हैं और प्रोसेसर के उपयोग को बढ़ा सकती हैं। अंत में, प्रोसेसर के उपयोग को कम करने की कोशिश करने से इंटरप्ट लेटेंसी बढ़ सकती है और थ्रूपुट कम हो सकता है।
न्यूनतम व्यवधान विलंबता काफी हद तक व्यवधान नियंत्रक सर्किट और इसके विन्यास द्वारा निर्धारित की जाती है। वे इंटरप्ट लेटेंसी में घबराहट को भी प्रभावित कर सकते हैं, जो सिस्टम के रीयल-टाइम कंप्यूटिंग | रीयल-टाइम निर्धारण (कंप्यूटिंग) को अत्यधिक प्रभावित कर सकता है। Intel APIC आर्किटेक्चर भारी मात्रा में इंटरप्ट लेटेंसी घबराना उत्पन्न करने के लिए जाना जाता है।[citation needed]
अधिकतम इंटरप्ट लेटेंसी काफी हद तक उन तरीकों से निर्धारित होती है जो OS इंटरप्ट हैंडलिंग के लिए उपयोग करता है। उदाहरण के लिए, अधिकांश प्रोसेसर कोड के महत्वपूर्ण वर्गों की सुरक्षा के लिए प्रोग्राम को इंटरप्ट को अक्षम करने की अनुमति देते हैं, इंटरप्ट हैंडलर के निष्पादन को रोकते हैं। इस तरह के एक महत्वपूर्ण खंड के निष्पादन के दौरान, सभी बाधित हैंडलर जो एक महत्वपूर्ण खंड के भीतर सुरक्षित रूप से निष्पादित नहीं हो सकते हैं, अवरुद्ध हैं (वे सभी महत्वपूर्ण वर्गों के बाहर निकलने के बाद इंटरप्ट हैंडलर को पुनरारंभ करने के लिए आवश्यक न्यूनतम जानकारी को बचाते हैं)। इसलिए ब्लॉक किए गए इंटरप्ट के लिए इंटरप्ट लेटेंसी को महत्वपूर्ण अनुभाग के अंत तक बढ़ा दिया जाता है, साथ ही समान और उच्च प्राथमिकता वाले किसी भी इंटरप्ट को ब्लॉक के स्थान पर आने पर रोक दिया जाता है।
कई कंप्यूटर सिस्टमों को कम इंटरप्ट विलंबता की आवश्यकता होती है, विशेष रूप से अंतः स्थापित प्रणाली जिन्हें रीयल-टाइम में सिस्टम मशीनरी को नियंत्रित करने की आवश्यकता होती है। कभी-कभी ये सिस्टम रीयल-टाइम ऑपरेटिंग सिस्टम (आरटीओएस) का उपयोग करते हैं। एक आरटीओएस यह वादा करता है कि उपनेमकाओं के निष्पादन के बीच निर्दिष्ट अधिकतम समय से अधिक समय नहीं गुजरेगा। ऐसा करने के लिए, RTOS को यह भी गारंटी देनी चाहिए कि इंटरप्ट लेटेंसी कभी भी पूर्वनिर्धारित अधिकतम से अधिक नहीं होगी।
विचार
उन्नत इंटरप्ट नियंत्रक संदर्भ स्विच के दौरान ओवरहेड को कम करने और प्रभावी इंटरप्ट विलंबता के लिए हार्डवेयर सुविधाओं की भीड़ को लागू करते हैं। इनमें निम्न विशेषताएं शामिल हैं:
- नॉन-इंटरप्टिबल निर्देशों के माध्यम से न्यूनतम जिटर[1]* मेमोरी सिस्टम के लिए जीरो वेट स्टेट्स[1]* स्विचेबल रजिस्टर बैंक[1]* टेल चेनिंग[1]* आलसी स्टैकिंग[1]* देरी से आगमन[1]* पॉप प्रीमेशन[1]* स्लीप-ऑन-एग्जिट फीचर[1]
साथ ही, ऐसी कई अन्य विधियाँ हैं जिनका उपयोग हार्डवेयर किसी स्थिति में दिए गए व्यवधान विलंबता को सहनीय बनाने के लिए कम रुकावट विलंबता के लिए आवश्यकताओं को कम करने में मदद के लिए कर सकता है। इनमें बफ़र्स और प्रवाह नियंत्रण (डेटा)डेटा) शामिल हैं। उदाहरण के लिए, अधिकांश नेटवर्क कार्ड ट्रांसमिट और रिसीव रिंग बफर, इंटरप्ट रेट लिमिटिंग और हार्डवेयर फ्लो कंट्रोल को लागू करते हैं। बफ़र्स डेटा को तब तक संग्रहीत करने की अनुमति देते हैं जब तक कि इसे स्थानांतरित नहीं किया जा सकता है, और प्रवाह नियंत्रण नेटवर्क कार्ड को बफ़र भर जाने पर डेटा को हटाए बिना संचार को रोकने की अनुमति देता है।
आधुनिक हार्डवेयर इंटरप्ट रेट लिमिटिंग को भी लागू करता है। यह हार्डवेयर को उत्पन्न होने वाली प्रत्येक बाधा के बीच एक प्रोग्राम करने योग्य न्यूनतम समय की प्रतीक्षा करके रुकावट तूफान या live को रोकने में मदद करता है। इंटरप्ट रेट लिमिटिंग सर्विसिंग में लगने वाले समय की मात्रा को कम कर देता है, जिससे प्रोसेसर को उपयोगी कार्य करने में अधिक समय लगता है। इस समय से अधिक होने पर सॉफ्ट (रिकवरेबल) या हार्ड (नॉन-रिकवरेबल) त्रुटि होती है।
यह भी देखें
- [[ उन्नत प्रोग्रामेबल इंटरप्ट कंट्रोलर ]] (APIC)
- ईथरनेट प्रवाह नियंत्रण
- IEEE 802.3 (प्रवाह नियंत्रण के लिए 802.3x पॉज़ फ़्रेम)
- इंटर-प्रोसेसर रुकावट (IPI)
- बाधा डालना
- इंटरप्ट हैंडलर
- गैर-नकाबपोश व्यवधान (NMI)
- प्रोग्रामेबल इंटरप्ट कंट्रोलर (PIC)
- प्रतिक्रिया समय (प्रौद्योगिकी)
- विलंबता (इंजीनियरिंग)
- विलंबता (इंजीनियरिंग) # कंप्यूटर हार्डवेयर और ऑपरेटिंग सिस्टम
संदर्भ
- ↑ 1.0 1.1 1.2 1.3 1.4 1.5 1.6 1.7 1.8 Yiu, Joseph (2016-04-01). "A Beginner's Guide on Interrupt Latency - and Interrupt Latency of the Arm Cortex-M processors". Arm Community. Archived from the original on 2019-06-15. Retrieved 2019-06-15.
- ↑ Lin, Feng; Ashley, David T.; Burke, Michael J.; Heymann, Michael (1999). "इंटरप्ट लेटेंसी संगतता समस्या का एक हाइब्रिड सिस्टम समाधान". SAE Transactions. 108: 2112–2125. ISSN 0096-736X. JSTOR 44733861.
