वेफर परीक्षण

From Vigyanwiki
Revision as of 15:17, 2 September 2022 by alpha>Indicwiki (Created page with "<!-- Note that this page has some fundamental errors. A wafer prober is a material handler NOT a tester. The prober presents a wafer die by die to the test head of a functiona...")
(diff) ← Older revision | Latest revision (diff) | Newer revision → (diff)

वेफर परीक्षण एक चरण है जिसे निर्माण (अर्धचालक) के दौरान बैक एंड लाइन प्रक्रिया समाप्त होने के बाद किया जाता है। इस चरण के दौरान, एक वेफर को मरने की तैयारी के लिए भेजे जाने से पहले किया जाता है, वेफर पर मौजूद सभी व्यक्तिगत एकीकृत सर्किट ों को विशेष स्वचालित परीक्षण पैटर्न पीढ़ी को लागू करके कार्यात्मक दोषों के लिए परीक्षण किया जाता है। वेफर परीक्षण परीक्षण उपकरण के एक टुकड़े द्वारा किया जाता है जिसे वेफर प्रोबेर कहा जाता है। वेफर परीक्षण की प्रक्रिया को कई तरीकों से संदर्भित किया जा सकता है: वेफर फाइनल टेस्ट (डब्ल्यूएफटी), इलेक्ट्रॉनिक डाई सॉर्ट (ईडीएस) और सर्किट जांच (सीपी) शायद सबसे आम हैं।

वेफर जांचकर्ता

8-इंच सेमीकंडक्टर वेफर प्रोब, कवर पैनल के साथ दिखाया गया, परीक्षक और जांच कार्ड तत्वों को हटा दिया गया। वेफर बाईं ओर दिखाई देता है।

एक वेफर प्रोब एक मशीन है जिसका उपयोग एकीकृत सर्किट डिजाइन के खिलाफ एकीकृत सर्किट सत्यापन के लिए किया जाता है। यह या तो मैनुअल या स्वचालित परीक्षण उपकरण है। विद्युत परीक्षण के लिए सूक्ष्म संपर्कों या जांच के एक सेट को जांच कार्ड कहा जाता है, जबकि वेफर, वेफर चक पर वैक्यूम-माउंटेड, विद्युत संपर्क में ले जाया जाता है। जब एक पासे (या पासे की सरणी) का विद्युत परीक्षण किया जाता है, तो जांचकर्ता वेफर को अगले डाई (या सरणी) में ले जाता है और अगला परीक्षण शुरू हो सकता है। वेफर प्रोब आमतौर पर उनके वाहक (या कैसेट) से वेफर्स को लोड और अनलोड करने के लिए जिम्मेदार होता है और वेफर पर संपर्क पैड और के सुझावों के बीच सटीक पंजीकरण सुनिश्चित करने के लिए पर्याप्त सटीकता के साथ वेफर को संरेखित करने में सक्षम स्वचालित पैटर्न पहचान प्रकाशिकी से लैस है। जांच.

आज के मल्टी-डाई पैकेज जैसे स्टैक्ड चिप-स्केल पैकेज (एससीएसपी) या सिस्टम इन पैकेज (एसआईपी) के लिए - ज्ञात परीक्षण डाई (केटीडी) और ज्ञात गुड डाई (केजीडी) की पहचान के लिए गैर-संपर्क (आरएफ) जांच का विकास। समग्र प्रणाली उपज बढ़ाने के लिए महत्वपूर्ण हैं।

वेफर प्रोब वेफर स्क्राइब लाइनों पर किसी भी परीक्षण सर्किटरी का भी प्रयोग करता है। कुछ कंपनियां इन स्क्राइब लाइन टेस्ट स्ट्रक्चर से डिवाइस के प्रदर्शन के बारे में अपनी अधिकांश जानकारी प्राप्त करती हैं।[1][2][3] जब सभी परीक्षण पैटर्न एक विशिष्ट डाई के लिए पास होते हैं, तो इसकी स्थिति को एकीकृत सर्किट पैकेजिंग के दौरान बाद में उपयोग के लिए याद किया जाता है। कभी-कभी एक डाई में मरम्मत के लिए आंतरिक अतिरिक्त संसाधन उपलब्ध होते हैं (यानी फ्लैश मेमोरी आईसी); अगर यह कुछ परीक्षण पैटर्न पास नहीं करता है तो इन अतिरिक्त संसाधनों का उपयोग किया जा सकता है। यदि असफल डाई का अतिरेक संभव नहीं है तो पासे को दोषपूर्ण माना जाता है और उसे त्याग दिया जाता है। गैर-पासिंग सर्किट को आमतौर पर डाई के बीच में स्याही की एक छोटी सी बिंदी के साथ चिह्नित किया जाता है, या पासिंग / नॉन-पासिंग की जानकारी एक वेफरमैप नामक फ़ाइल में संग्रहीत की जाती है। यह नक्शा डिब्बे का उपयोग करके पासिंग और नॉन-पासिंग डाइस को वर्गीकृत करता है। तब एक बिन को अच्छे या बुरे मरने के रूप में परिभाषित किया जाता है। इस वेफरमैप को तब लगाव मरना प्रक्रिया में भेजा जाता है जो तब केवल गुड डाइस की बिन संख्या का चयन करके पासिंग सर्किट को उठाता है। जिस प्रक्रिया में खराब डाई को चिह्नित करने के लिए कोई स्याही बिंदु का उपयोग नहीं किया जाता है उसे सब्सट्रेट मैपिंग कहा जाता है। जब स्याही बिंदुओं का उपयोग किया जाता है, तो बाद में मरने वाले उपकरणों पर दृष्टि प्रणाली स्याही बिंदु को पहचानकर मरने को अयोग्य घोषित कर सकती है।

कुछ बहुत ही विशिष्ट मामलों में, एक डाई जो कुछ लेकिन सभी परीक्षण पैटर्न को पास नहीं करता है, अभी भी एक उत्पाद के रूप में उपयोग किया जा सकता है, आमतौर पर सीमित कार्यक्षमता के साथ। इसका सबसे आम उदाहरण एक माइक्रोप्रोसेसर है जिसके लिए ऑन-डाई सीपीयू कैश मेमोरी का केवल एक हिस्सा कार्यात्मक है। इस मामले में, प्रोसेसर को कभी-कभी कम लागत वाले हिस्से के रूप में बेचा जा सकता है जिसमें कम मात्रा में मेमोरी होती है और इस प्रकार कम प्रदर्शन होता है। इसके अतिरिक्त जब खराब मरने की पहचान की गई है, तो खराब बिन से मरने का उपयोग उत्पादन कर्मियों द्वारा असेंबली लाइन सेटअप के लिए किया जा सकता है।

सभी परीक्षण पैटर्न की सामग्री और जिस क्रम से उन्हें एक एकीकृत सर्किट पर लागू किया जाता है, उसे परीक्षण कार्यक्रम कहा जाता है।

आईसी पैकेजिंग के बाद, सेमीकंडक्टर फैब्रिकेशन # डिवाइस परीक्षण चरण के दौरान आमतौर पर समान या बहुत समान परीक्षण पैटर्न के साथ एक पैक चिप का फिर से परीक्षण किया जाएगा। इस कारण से, यह सोचा जा सकता है कि वेफर परीक्षण एक अनावश्यक, निरर्थक कदम है। वास्तव में आमतौर पर ऐसा नहीं होता है, क्योंकि दोषपूर्ण डाई को हटाने से दोषपूर्ण उपकरणों की पैकेजिंग की काफी लागत बच जाती है। हालांकि, जब उत्पादन की उपज इतनी अधिक होती है कि वेफर परीक्षण दोषपूर्ण उपकरणों की पैकेजिंग लागत से अधिक महंगा होता है, तो वेफर परीक्षण चरण को पूरी तरह से छोड़ दिया जा सकता है और मर जाता है अंधा असेंबली से गुजरना होगा।

यह भी देखें

संदर्भ

  1. "Startup enables IC variability characterization" by Richard Goering 2006
  2. "Testing LCD Source Driver IC with Built-on-Scribe-Line Test Circuitry" (abstract)
  3. Design for Manufacturability And Statistical Design: A Constructive Approach, by Michael Orshansky, Sani Nassif, Duane Boning 2007. ISBN 0-387-30928-4 ISBN 978-0-387-30928-6 [1] p. 84


इस पृष्ठ में अनुपलब्ध आंतरिक कड़ियों की सूची

  • विशिष्ट एकीकृत परिपथ आवेदन
  • डिजिटल डाटा
  • आंकड़े
  • के माध्यम से (इलेक्ट्रॉनिक्स)
  • संवहन दस्तावेज़ स्वरूप
  • विनिर्माण क्षमता के लिए डिजाइन (आईसी)
  • सिलिकॉन सत्यापन पोस्ट करें
  • मास्क डेटा तैयारी
  • असफलता विश्लेषण
  • रजिस्टर ट्रांसफर लेवल
  • सी (प्रोग्रामिंग भाषा)
  • यात्रा
  • मांग
  • उत्पाद आवश्यकता दस्तावेज़
  • बाज़ार अवसर
  • जीवन का अंत (उत्पाद)
  • निर्देश समुच्चय
  • तर्क अनुकरण
  • सिग्नल की समग्रता
  • डिजाइन नियम की जाँच
  • टाइमिंग क्लोजर
  • औपचारिक तुल्यता जाँच
  • सामान्य केन्द्रक
  • ऑप एंप
  • मेंटर ग्राफिक्स
  • एकीकृत परिपथों और प्रणालियों के कंप्यूटर सहायता प्राप्त डिजाइन पर आईईईई लेनदेन
  • असफलता विश्लेषण
  • एन पी-सम्पूर्ण
  • परीक्षण वेक्टर
  • controllability
  • observability
  • प्रशंसक एल्गोरिदम
  • कूट-यादृच्छिक
  • पंक्ति का पिछला अंत
  • बांड विशेषता

ग्रन्थसूची

  • Fundamentals of Digital Semiconductor Testing (Version 4.0) by Guy A. Perry (Spiral-bound – Mar 1, 2003) ISBN 978-0965879705
  • Principles of Semiconductor Network Testing (Test & Measurement) (Hardcover)by Amir Afshar, 1995 ISBN 978-0-7506-9472-8
  • Power-Constrained Testing of VLSI Circuits. A Guide to the IEEE 1149.4 Test Standard (Frontiers in Electronic Testing) by Nicola Nicolici and Bashir M. Al-Hashimi (Kindle Edition – Feb 28, 2003) ISBN 978-0-306-48731-6
  • Semiconductor Memories: Technology, Testing, and Reliability by Ashok K. Sharma (Hardcover – Sep 9, 2002) ISBN 978-0780310001