मेमोरी टाइमिंग

From Vigyanwiki
Revision as of 02:37, 15 August 2023 by alpha>Indicwiki (Created page with "{{short description|Timing information of a memory module}} {{Multiple issues| {{more citations needed|date=February 2018}} {{essay-like|date=December 2020}} }} मेमो...")
(diff) ← Older revision | Latest revision (diff) | Newer revision → (diff)

मेमोरी टाइमिंग या रैम टाइमिंग मेमोरी मॉड्यूल या ऑनबोर्ड एलपीडीडीआरएक्स की टाइमिंग जानकारी का वर्णन करती है। वीएलएसआई और माइक्रोइलेक्ट्रॉनिक्स के अंतर्निहित गुणों के कारण, मेमोरी चिप्स को कमांड को पूरी तरह से निष्पादित करने के लिए समय की आवश्यकता होती है। आदेशों को बहुत तेज़ी से निष्पादित करने से डेटा भ्रष्टाचार होगा और सिस्टम अस्थिरता होगी। कमांड के बीच उचित समय के साथ, मेमोरी मॉड्यूल/चिप्स को ट्रांजिस्टर को पूरी तरह से स्विच करने, कैपेसिटर चार्ज करने और मेमोरी कंट्रोलर को सही ढंग से जानकारी वापस सिग्नल करने का अवसर दिया जा सकता है। क्योंकि सिस्टम का प्रदर्शन इस बात पर निर्भर करता है कि मेमोरी का उपयोग कितनी तेजी से किया जा सकता है, यह समय सीधे सिस्टम के प्रदर्शन को प्रभावित करता है।

आधुनिक तुल्यकालिक गतिशील रैंडम-एक्सेस मेमोरी (एसडीआरएएम) का समय आमतौर पर चार मापदंडों का उपयोग करके दर्शाया जाता है: सीएल, टीRCD, टीRP, और टीRASघड़ी चक्र की इकाइयों में; इन्हें आम तौर पर हाइफ़न से अलग की गई चार संख्याओं के रूप में लिखा जाता है, उदाहरण के लिए 7-8-8-24। चौथा (टीRAS) को अक्सर छोड़ दिया जाता है, या पांचवां, कमांड दर, कभी-कभी जोड़ा जाता है (सामान्यतः 2टी या 1टी, जिसे 2एन, 1एन भी लिखा जाता है)। ये पैरामीटर (एक बड़े संपूर्ण भाग के रूप में) रैंडम एक्सेस मेमोरी को जारी किए गए कुछ विशिष्ट कमांड की घड़ी विलंबता को निर्दिष्ट करते हैं। कम संख्याएँ आदेशों के बीच कम प्रतीक्षा का संकेत देती हैं (जैसा कि घड़ी चक्र में निर्धारित होता है)।

पूर्ण विलंबता (और इस प्रकार सिस्टम प्रदर्शन) क्या निर्धारित करता है यह समय और मेमोरी क्लॉक आवृत्ति दोनों द्वारा निर्धारित होता है। मेमोरी समय को वास्तविक विलंबता में अनुवाद करते समय, यह ध्यान रखना महत्वपूर्ण है कि समय घड़ी चक्र की इकाइयों में है, जो दुगनी डाटा दर मेमोरी के लिए आमतौर पर उद्धृत स्थानांतरण दर की आधी गति है। घड़ी की आवृत्ति को जाने बिना यह बताना असंभव है कि समय का एक सेट दूसरे से तेज़ है या नहीं।

उदाहरण के लिए, DDR3-2000 मेमोरी में 1000 मेगाहर्ट्ज घड़ी आवृत्ति होती है, जो 1 ns घड़ी चक्र उत्पन्न करती है। इस 1 ns घड़ी के साथ, 7 की CAS विलंबता 7 ns की पूर्ण CAS विलंबता देती है। तेज़ DDR3-2666 मेमोरी (1333 मेगाहर्ट्ज घड़ी या 0.75 ns प्रति चक्र के साथ)) में 9 की बड़ी CAS विलंबता हो सकती है, लेकिन 1333 मेगाहर्ट्ज की घड़ी आवृत्ति पर 9 घड़ी चक्रों की प्रतीक्षा करने का समय केवल 6.75 ns है। यही कारण है कि DDR3-2666 CL9 में DDR3-2000 CL7 मेमोरी की तुलना में कम निरपेक्ष CAS विलंबता है।

DDR3 और DDR4 दोनों के लिए, पहले वर्णित चार समय केवल प्रासंगिक समय नहीं हैं और मेमोरी के प्रदर्शन का एक बहुत ही संक्षिप्त अवलोकन देते हैं। मेमोरी मॉड्यूल की पूरी मेमोरी टाइमिंग मॉड्यूल के एसपीडी चिप के अंदर संग्रहीत होती है। DDR3 और DDR4 DIMM मॉड्यूल पर, यह चिप एक प्रोग्रामयोग्य ROM या EEPROM फ्लैश मेमोरी चिप है और इसमें JEDEC-मानकीकृत टाइमिंग टेबल डेटा प्रारूप शामिल है। डीडीआर के विभिन्न संस्करणों के बीच तालिका लेआउट और इन चिप्स पर मौजूद अन्य मेमोरी टाइमिंग जानकारी के उदाहरणों के लिए सीरियल उपस्थिति का पता लगाना आलेख देखें।

आधुनिक डीआईएमएम में एक सीरियल प्रेजेंस डिटेक्ट (एसपीडी) रॉम चिप शामिल है जिसमें स्वचालित कॉन्फ़िगरेशन के लिए अनुशंसित मेमोरी टाइमिंग के साथ-साथ त्वरित और आसान अनुमति देने के लिए तेज समय की जानकारी (और उच्च वोल्टेज) के एक्सएमपी प्रोफाइल शामिल हैं।[according to whom?] ओवरक्लॉकिंग के माध्यम से प्रदर्शन में वृद्धि। पीसी पर BIOS उपयोगकर्ता को प्रदर्शन बढ़ाने के प्रयास में (स्थिरता में कमी के संभावित जोखिम के साथ) या, कुछ मामलों में, स्थिरता बढ़ाने के लिए (सुझाए गए समय का उपयोग करके) मैन्युअल रूप से समय समायोजन करने की अनुमति दे सकता है।[clarification needed]

नोट: मेमोरी बैंडविड्थ मेमोरी के THROUGHPUT को मापता है, और आम तौर पर स्थानांतरण दर द्वारा सीमित होता है, विलंबता से नहीं। एसडीआरएएम के कई आंतरिक बैंकों तक अन्तर्निहित स्मृति एक्सेस द्वारा, पीक ट्रांसफर दर पर लगातार डेटा ट्रांसफर करना संभव है। बढ़ी हुई बैंडविड्थ विलंबता की लागत पर आना संभव है। विशेष रूप से, डीडीआर एसडीआरएएम की प्रत्येक क्रमिक पीढ़ी में उच्च स्थानांतरण दर होती है लेकिन पूर्ण विलंबता में महत्वपूर्ण परिवर्तन नहीं होता है, और विशेष रूप से जब पहली बार बाजार में दिखाई देता है, तो नई पीढ़ी में आम तौर पर पिछली पीढ़ी की तुलना में लंबी विलंबता होती है।

मेमोरी विलंबता को बढ़ाते हुए भी मेमोरी बैंडविड्थ बढ़ाने से एकाधिक प्रोसेसर और/या एकाधिक निष्पादन थ्रेड वाले कंप्यूटर सिस्टम के प्रदर्शन में सुधार हो सकता है। उच्च बैंडविड्थ उन एकीकृत ग्राफिक्स प्रोसेसर के प्रदर्शन को भी बढ़ावा देगा जिनमें कोई समर्पित वीडियो स्मृति नहीं है लेकिन वीआरएएम के रूप में नियमित रैम का उपयोग करते हैं। आधुनिक x86 प्रोसेसर को निर्देश पाइपलाइनिंग, आउट-ऑफ-ऑर्डर निष्पादन, कैश प्रीफेचिंग, मेमोरी निर्भरता भविष्यवाणी, और रैम (और अन्य कैश) से प्रीएम्प्शन (कंप्यूटिंग) लोड मेमोरी के लिए शाखा भविष्यवाणी जैसी तकनीकों के साथ अत्यधिक अनुकूलित किया गया है ताकि निष्पादन को और भी तेज किया जा सके। . प्रदर्शन अनुकूलन से इतनी जटिलता के साथ, यह निश्चित रूप से बताना मुश्किल है कि मेमोरी टाइमिंग का प्रदर्शन पर क्या प्रभाव पड़ सकता है। अलग-अलग वर्कलोड में अलग-अलग मेमोरी एक्सेस पैटर्न होते हैं और इन मेमोरी टाइमिंग से प्रदर्शन पर अलग-अलग प्रभाव पड़ता है।

Name Symbol Definition
CAS latency CL The number of cycles between sending a column address to the memory and the beginning of the data in response. This is the number of cycles it takes to read the first bit of memory from a DRAM with the correct row already open. Unlike the other numbers, this is not a maximum, but an exact number that must be agreed on between the memory controller and the memory.
Row Address to Column Address Delay TRCD The minimum number of clock cycles required between opening a row of memory and accessing columns within it. The time to read the first bit of memory from a DRAM without an active row is TRCD + CL.
Row Precharge Time TRP The minimum number of clock cycles required between issuing the precharge command and opening the next row. The time to read the first bit of memory from a DRAM with the wrong row open is TRP + TRCD + CL.
Row Active Time TRAS The minimum number of clock cycles required between a row active command and issuing the precharge command. This is the time needed to internally refresh the row, and overlaps with TRCD. In SDRAM modules, it is simply TRCD + CL. Otherwise, approximately equal to TRCD + 2×CL.
Notes:
  • RAS : Row Address Strobe, a terminology holdover from asynchronous DRAM.
  • CAS : Column Address Strobe, a terminology holdover from asynchronous DRAM.
  • TWR : Write Recovery Time, the time that must elapse between the last write command to a row and precharging it. Generally, TRAS = TRCD + TWR.
  • TRC : Row Cycle Time. TRC = TRAS + TRP.


BIOS में हैंडलिंग

इंटेल सिस्टम में, मेमोरी टाइमिंग और प्रबंधन को मेमोरी संदर्भ कोड (एमआरसी), जो कि BIOS का एक हिस्सा है, द्वारा नियंत्रित किया जाता है।[1][better source needed][2]


यह भी देखें

संदर्भ

  1. ↑ Posted by Alex Watson, possibly repost from original content on custompc.com [unclear] (2007-11-27). "आधुनिक मदरबोर्ड का जीवन और समय". p. 8. Archived from the original on 22 July 2012. Retrieved 23 December 2016.
  2. ↑ Pelner, Jenny; Pelner, James. "Minimal Intel Architecture Boot Loader (323246)" (PDF). Intel. Retrieved 12 November 2022.
Retrieved from ‘https://www.vigyanwiki.in/index.php?title=मेमोरी_टाइमिंग&oldid=265722’