मेमोरी टाइमिंग
 | This article has multiple issues. Please help improve it or discuss these issues on the talk page. (Learn how and when to remove these template messages)
(Learn how and when to remove this template message)
|
मेमोरी टाइमिंग या रैम टाइमिंग मेमोरी मॉड्यूल या ऑनबोर्ड LPDDRx की टाइमिंग जानकारी का वर्णन करती है। वीएलएसआई और माइक्रोइलेक्ट्रॉनिक के अंतर्निहित गुणों के कारण, मेमोरी चिप्स को कमांड को पूरी तरह निष्पादित करने के लिए समय की आवश्यकता होती है। आदेशों को बहुत जल्दी निष्पादित करने से डेटा भ्रष्टाचार होगा और सिस्टम अस्थिरता होगी। कमांड के बीच उचित समय के साथ, मेमोरी मॉड्यूल/चिप्स को ट्रांजिस्टर को पूरी तरह से स्विच करने, कैपेसिटर को चार्ज करने और मेमोरी कंट्रोलर को जानकारी को सही ढंग से सिग्नल करने का अवसर दिया जा सकता है। चूँकि सिस्टम का प्रदर्शन इस पर निर्भर करता है कि मेमोरी का उपयोग कितनी तेजी से किया जा सकता है, यह समय सीधे सिस्टम के प्रदर्शन को प्रभावित करता है।
मॉडर्न सिंक्रनस डायनेमिक रैंडम-एक्सेस मेमोरी (SDRAM) की टाइमिंग को सामान्य रूप से चार पैरामीटर्स का उपयोग करके दर्शाया जाता है: CL, TRCD, TRP, और TRAS, जो क्लॉक साइकिल्स की इकाइयों में होते हैं; ये आमतौर पर हाइफेन से अलग-अलग चार संख्याओं के रूप में लिखे जाते हैं, उदाहरण के लिए 7-8-8-24. चौथा (tRAS) अक्सर छोड़ दिया जाता है, या कभी-कभी एक पांचवा, कमांड रेट, जो कभी-कभी जोड़ा जाता है (सामान्यत: 2T या 1T, जिसे कभी-कभी 2N, 1N के रूप में लिखा जाता है)। ये पैरामीटर्स (एक बड़े पूर्ण का हिस्सा होते हुए) किसी विशेष तरह के कमांड्स की क्लॉक लेटेंसी को निर्दिष्ट करते हैं जो एक रैंडम एक्सेस मेमोरी को जारी किए जाते हैं। कम संख्याएँ कमांड्स के बीच में इंतजार की अवधि को सूचित करती हैं (जैसा कि क्लॉक साइकिल्स में निर्धारित किया जाता है)।
पूर्ण विलंबता (और इस प्रकार सिस्टम प्रदर्शन) क्या निर्धारित करता है यह समय और मेमोरी घड़ी आवृत्ति दोनों द्वारा निर्धारित किया जाता है। मेमोरी टाइमिंग को वास्तविक विलंबता में अनुवाद करते समय, यह ध्यान रखना महत्वपूर्ण है कि टाइमिंग घड़ी चक्रों की इकाइयों में होती है, जो डबल डेटा दर मेमोरी के लिए आमतौर पर उद्धृत स्थानांतरण दर की आधी गति होती है। घड़ी की आवृत्ति को जाने बिना यह बताना असंभव है कि समय का एक सेट दूसरे से "तेज़" है या नहीं।
उदाहरण के लिए, DDR3-2000 मेमोरी में 1000 मेगाहर्ट्ज क्लॉक फ़्रीक्वेंसी है, जो 1 ns क्लॉक चक्र उत्पन्न करती है। इस 1 एनएस घड़ी के साथ, 7 की CAS विलंबता 7 एनएस की पूर्ण सीएएस विलंबता देती है। तेज़ DDR3-2666 मेमोरी (1333 मेगाहर्ट्ज घड़ी या प्रति चक्र 0.75 एनएस के साथ) में 9 की बड़ी CAS विलंबता हो सकती है, लेकिन 1333 मेगाहर्ट्ज की घड़ी आवृत्ति पर 9 घड़ी चक्रों की प्रतीक्षा करने की समय मात्रा केवल 6.75 एनएस है। यही कारण है कि DDR3-2666 CL9 में DDR3-2000 CL7 मेमोरी की तुलना में छोटी CAS विलंबता है।
DDR3 और DDR4 दोनों के लिए, पहले वर्णित चार समय एकमात्र प्रासंगिक समय नहीं हैं और मेमोरी के प्रदर्शन का बहुत संक्षिप्त विवरण देते हैं। मेमोरी मॉड्यूल की पूरी मेमोरी टाइमिंग को मॉड्यूल के एसपीडी चिप के अंदर संग्रहीत किया जाता है। DDR3 और DDR4 DIMM मॉड्यूल पर, यह चिप एक PROM या EEPROM फ्लैश मेमोरी चिप है और इसमें JEDEC- मानकीकृत टाइमिंग टेबल डेटा प्रारूप शामिल है। डीडीआर के विभिन्न संस्करणों के बीच टेबल लेआउट और इन चिप्स पर मौजूद अन्य मेमोरी टाइमिंग जानकारी के उदाहरणों के लिए एसपीडी लेख देखें।
मॉडर्न डीआईएमएम में एक सीरियल प्रेजेंस डिटेक्ट (SPD) आरओएम चिप शामिल है, जो स्वत: संगठित के लिए सिफारिश की गई मेमोरी टाइमिंग्स को समेटता है, साथ ही तेज टाइमिंग जानकारी (और उच्च वोल्टेज) की एक्सएमपी प्रोफाइल्स भी होती हैं, जिससे ओवरक्लॉकिंग के माध्यम से त्वरित और सरल[according to whom?] परफॉर्मेंस बढ़ाने की संभावना होती है। एक पीसी पर बायोस उपयोगकर्ता को स्वतंत्र रूप से टाइमिंग समायोजन करने की अनुमति दे सकता है जिससे परफॉर्मेंस बढ़ाने का प्रयास किया जा सकता है (जिसमें संभावित स्थिरता कम हो सकती है) या, कुछ मामलों में, स्थिरता बढ़ाने की जानकारी (सुझाई गई टाइमिंग का प्रयोग करके) से स्थिरता बढ़ाने की कोशिश कर सकता है।[clarification needed]
ध्यान दें: मेमोरी बैंडविड्थ मेमोरी के थ्रूपुट को मापता है, और आम तौर पर स्थानांतरण दर से सीमित होता है, विलंबता से नहीं। एसडीआरएएम के कई आंतरिक बैंकों तक पहुंच को इंटरलेविंग करके, पीक ट्रांसफर दर पर लगातार डेटा ट्रांसफर करना संभव है। विलंबता की कीमत पर बढ़ी हुई बैंडविड्थ आना संभव है। विशेष रूप से, डीडीआर मेमोरी की प्रत्येक क्रमिक पीढ़ी में उच्च स्थानांतरण दर होती है लेकिन पूर्ण विलंबता में महत्वपूर्ण बदलाव नहीं होता है, और विशेष रूप से जब पहली बार बाजार में दिखाई देता है, तो नई पीढ़ी में आम तौर पर पिछली पीढ़ी की तुलना में अधिक विलंबता होती है।
मेमोरी विलंबता को बढ़ाते हुए भी मेमोरी बैंडविड्थ बढ़ाने से कई प्रोसेसर और/या कई निष्पादन थ्रेड वाले कंप्यूटर सिस्टम के प्रदर्शन में सुधार हो सकता है। उच्च बैंडविड्थ एकीकृत ग्राफिक्स प्रोसेसर के प्रदर्शन को भी बढ़ावा देगा जिनमें कोई समर्पित वीडियो मेमोरी नहीं है लेकिन वीआरएएम के रूप में नियमित रैम का उपयोग किया जाता है। आधुनिक x86 प्रोसेसर को अनुदेश पाइपलाइनों, आउट-ऑफ-ऑर्डर निष्पादन, मेमोरी प्रीफ़ेचिंग, मेमोरी निर्भरता भविष्यवाणी, और रैम (और अन्य कैश) से मेमोरी को पहले से लोड करने के लिए ब्रांच भविष्यवाणी जैसी तकनीकों के साथ अत्यधिक अनुकूलित किया गया है ताकि निष्पादन को और भी तेज किया जा सके। प्रदर्शन अनुकूलन से जटिलता की इस मात्रा के साथ, निश्चित रूप से यह बताना मुश्किल है कि मेमोरी टाइमिंग का प्रदर्शन पर क्या प्रभाव पड़ सकता है। अलग-अलग कार्यभार में अलग-अलग मेमोरी एक्सेस पैटर्न होते हैं और इन मेमोरी टाइमिंग द्वारा प्रदर्शन में अलग-अलग प्रभाव पड़ता है।
| नाम | प्रतीक | परिभाषा |
|---|---|---|
| सीएएस विलंबता | CL | मेमोरी में एक कॉलम पता भेजने और प्रतिक्रिया में डेटा की शुरुआत के बीच चक्रों की संख्या। यह उस DRAM से मेमोरी के पहले बिट को पढ़ने के लिए लगने वाले चक्रों की संख्या है, जिसमें सही पंक्ति पहले से खुली हो। अन्य नंबरों के विपरीत, यह अधिकतम नहीं है, बल्कि एक सटीक संख्या है जिस पर मेमोरी कंट्रोलर और मेमोरी के बीच सहमति होनी चाहिए। |
| पंक्ति पता से कॉलम पता विलंब | TRCD | मेमोरी की एक पंक्ति को खोलने और उसके भीतर कॉलम तक पहुँचने के बीच आवश्यक न्यूनतम संख्या में घड़ी चक्र। बिना किसी सक्रिय पंक्ति के DRAM से मेमोरी के पहले बिट को पढ़ने का समय TRCD + CL है। |
| पंक्ति प्रीचार्ज समय | TRP | प्रीचार्ज कमांड जारी करने और अगली पंक्ति खोलने के बीच आवश्यक न्यूनतम संख्या में घड़ी चक्र। गलत पंक्ति खुलने पर DRAM से मेमोरी के पहले बिट को पढ़ने का समय TRP + TRCD + CL है। |
| पंक्ति सक्रिय समय | TRAS | एक पंक्ति सक्रिय कमांड और प्रीचार्ज कमांड जारी करने के बीच आवश्यक न्यूनतम संख्या में घड़ी चक्र। यह पंक्ति को आंतरिक रूप से ताज़ा करने और TRCD के साथ ओवरलैप होने के लिए आवश्यक समय है। SDRAM मॉड्यूल में, यह बस TRCD + CL है। अन्यथा, लगभग TRCD + 2×CL के बराबर। |
Notes:
| ||
BIOS में हैंडलिंग
इंटेल सिस्टम में, मेमोरी टाइमिंग और प्रबंधन को मेमोरी रेफरेंस कोड (एमआरसी) द्वारा नियंत्रित किया जाता है, जो BIOS का एक हिस्सा है।[1][better source needed][2]
यह भी देखें
- सीरियल उपस्थिति का पता लगाएं
- जेडेक
- आँख का पैटर्न
- ओवरशूट (संकेत) और क्रॉसस्टॉक
संदर्भ
- ↑ Posted by Alex Watson, possibly repost from original content on custompc.com [unclear] (2007-11-27). "आधुनिक मदरबोर्ड का जीवन और समय". p. 8. Archived from the original on 22 July 2012. Retrieved 23 December 2016.
- ↑ Pelner, Jenny; Pelner, James. "Minimal Intel Architecture Boot Loader (323246)" (PDF). Intel. Retrieved 12 November 2022.
