प्रोग्राम करने योग्य तर्क सरणी
.svg)
एक प्रोग्रामेबल लॉजिक ऐरे (PLA) एक तरह का प्रोग्रामेबल लॉजिक डिवाइस है जिसका इस्तेमाल संयोजन तर्क विद्युत नेटवर्क को लागू करने के लिए किया जाता है। पीएलए के पास प्रोग्राम करने योग्य या द्वार विमानों का एक सेट है, जो प्रोग्राम करने योग्य या गेट विमानों के एक सेट से जुड़ा हुआ है, जिसे बाद में एक आउटपुट का उत्पादन करने के लिए सशर्त रूप से पूरक किया जा सकता है। इसमें 2 हैN और N इनपुट वेरिएबल्स के लिए गेट्स, और PLA से M आउटपुट के लिए, M OR गेट्स होने चाहिए, जिनमें से प्रत्येक AND गेट्स से प्रोग्राम करने योग्य इनपुट के साथ हो। यह लेआउट उत्पादों के योग (बूलियन बीजगणित) में कई तर्क कार्यों को संश्लेषित करने की अनुमति देता है।
PLAs प्रोग्राम करने योग्य सरणी तर्क डिवाइसेस (प्रोग्रामेबल ऐरे लॉजिक और सामान्य सरणी तर्क) से भिन्न होते हैं, जिसमें AND और OR गेट दोनों प्लेन प्रोग्रामेबल होते हैं। [PAL में प्रोग्रामेबल AND गेट्स हैं लेकिन फिक्स्ड OR गेट्स हैं][clarification needed]
इतिहास
1970 में, टेक्सस उपकरण्स ने IBM रीड-ओनली सहयोगी भंडारण या ROAM पर आधारित एक photomask-प्रोग्रामेबल IC विकसित किया। यह उपकरण, TMS2000, IC के उत्पादन के दौरान धातु की परत को बदलकर प्रोग्राम किया गया था। TMS2000 में मेमोरी के लिए 8 जेके फ्लिप-फ्लॉप के साथ 17 इनपुट और 18 आउटपुट तक थे। TI ने इस डिवाइस के लिए प्रोग्रामेबल लॉजिक ऐरे शब्द गढ़ा।[1]
कार्यान्वयन प्रक्रिया
- एसओपी (उत्पादों का योग) फॉर्म में तैयारी।
- उत्पाद शर्तों की संख्या को न्यूनतम करने के लिए न्यूनतम एसओपी फॉर्म प्राप्त करें।
- आवश्यक उत्पाद अवधि उत्पन्न करने के लिए AND मैट्रिक्स का इनपुट कनेक्शन तय करें।
- फिर योग शर्तों को उत्पन्न करने के लिए OR मैट्रिक्स के इनपुट कनेक्शन तय करें।
- इनवर्ट मैट्रिक्स के कनेक्शन तय करें।
- पीएलए कार्यक्रम।
पीएलए ब्लॉक आरेख:
| 1ST BLOCK | 2ND BLOCK | 3RD BLOCK | 4TH BLOCK | 5TH BLOCK |
|---|---|---|---|---|
| INPUT BUFFER | AND MATRIX | OR MATRIX | INVERT/ NON INVERT MATRIX | FLIP FLOP OUTPUT BUFFER |
केवल पढ़ने के लिये मेमोरी पर लाभ
इनपुट के प्रत्येक संयोजन के लिए वांछित आउटपुट को रीड-ओनली मेमोरी में प्रोग्राम किया जा सकता है, जिसमें इनपुट को एड्रेस बस द्वारा संचालित किया जाता है और आउटपुट को डेटा के रूप में पढ़ा जाता है। हालांकि, इसके लिए इनपुट के हर संभावित संयोजन के लिए एक अलग मेमोरी स्थान की आवश्यकता होगी, जिसमें ऐसे संयोजन शामिल हैं जो कभी नहीं होने चाहिए, और देखभाल की स्थिति के लिए डेटा को डुप्लिकेट करना भी शामिल है (उदाहरण के लिए, तर्क जैसे इनपुट ए 1 है, फिर, जैसा कि जहाँ तक आउटपुट X का संबंध है, हमें परवाह नहीं है कि इनपुट B क्या है: एक ROM में इसे दो बार लिखा जाना होगा, एक बार B के प्रत्येक संभावित मान के लिए, और जैसे ही अधिक इनपुट जोड़े जाते हैं, दोहराव तेजी से बढ़ता है); इसलिए, एक प्रोग्रामेबल लॉजिक ऐरे अक्सर रीड-ओनली मेमोरी में समतुल्य ट्रांजिस्टर की तुलना में कम ट्रांजिस्टर का उपयोग करके तर्क के एक टुकड़े को लागू कर सकता है। यह विशेष रूप से मूल्यवान होता है जब यह एक प्रसंस्करण चिप का हिस्सा होता है जहां ट्रांजिस्टर दुर्लभ होते हैं (उदाहरण के लिए, मूल एमओएस टेक्नोलॉजी 6502 चिप में प्रोसेसर के विभिन्न कार्यों को निर्देशित करने के लिए एक पीएलए होता है।[2]).
अनुप्रयोग
पीएलए का एक आवेदन डेटापथ पर नियंत्रण लागू करना है। यह विभिन्न राज्यों को निर्देश सेट में परिभाषित करता है, और अगले राज्य (सशर्त शाखाओं द्वारा) का उत्पादन करता है। [उदा. यदि मशीन 2 अवस्था में है, और 4 अवस्था में जाएगी यदि निर्देश में एक तत्काल क्षेत्र है; तो PLA को राज्य 2 में नियंत्रण की क्रियाओं को परिभाषित करना चाहिए, यदि निर्देश में एक तत्काल क्षेत्र शामिल है, तो अगली स्थिति को 4 पर सेट करेगा, और राज्य 4 में नियंत्रण की क्रियाओं को परिभाषित करेगा]। प्रोग्रामेबल लॉजिक सरणियों को सिस्टम के राज्य आरेख के अनुरूप होना चाहिए।
1982 में (1983 की शुरुआत में) जारी किए गए शुरुआती कमोडोर 64 होम कंप्यूटरों ने शुरू में एक प्रोग्राम किए गए सिग्नेटिक्स 82S100 PLA का इस्तेमाल किया, लेकिन जैसे-जैसे मांग बढ़ी, MOS टेक्नोलॉजी / कमोडोर सेमीकंडक्टर ग्रुप ने एक मास्क-प्रोग्राम्ड PLA का उत्पादन शुरू किया, जिसका भाग संख्या 906114-01 था।[3]
यह भी देखें
संदर्भ
- ↑ Andres, Kent (October 1970). A Texas Instruments Application Report: MOS programmable logic arrays. Texas Instruments. Bulletin CA-158.
- ↑ How MOS 6502 Illegal Opcodes really work
- ↑ arcadecomponents.com - Commodore 906114-01 64 PLA IC
बाहरी संबंध
- "Programmable Logic Array (PLA)". cmsc311. University of Maryland. 2003. Archived from the original on 2017-12-14.
- "PLA (programmable logic array)". Java Applet. University of Hamburg. Archived from the original on 2013-01-15. Retrieved 2010-04-07.
