डबल डेटा रेट: Difference between revisions

From Vigyanwiki
m (Deepak moved page दुगनी डाटा दर to डबल डेटा रेट without leaving a redirect)
No edit summary
 
(6 intermediate revisions by 3 users not shown)
Line 1: Line 1:
[[File:SDR DDR QDR.svg|thumb|[[एकल डेटा दर]], डबल डेटा रेट और [[क्वाड डेटा दर]] के बीच तुलना]][[ कम्प्यूटिंग ]] में, डबल डेटा रेट (DDR) के साथ काम करने वाली एक [[कंप्यूटर बस]] [[ घड़ी का संकेत ]] के बढ़ते और गिरते दोनों किनारों पर डेटा ट्रांसफर करती है।<ref>{{cite book | url = https://books.google.com/books?id=pqYl3SWkA64C&pg=PA314 | isbn = 978-0-12-370490-0 | first1 = John L. | last1 = Hennessy | first2 = David A. | last2 = Patterson | year = 2007 | publisher = Morgan Kaufmann | location = Amsterdam | title = Computer architecture: a quantitative approach | page = 314}}</ref> इसे डबल पंप, डुअल-पंप और डबल ट्रांजिशन के रूप में भी जाना जाता है। शब्द टॉगल मोड<!--boldface per WP:R#PLA--> फ्लैश मेमोरी#NAND फ्लैश के संदर्भ में प्रयोग किया जाता है।
[[File:SDR DDR QDR.svg|thumb|[[एकल डेटा दर]], डबल डेटा रेट और [[क्वाड डेटा दर]] के बीच तुलना]][[ कम्प्यूटिंग |कम्प्यूटिंग]] में, '''डबल डेटा रेट''' (डीडीआर) के साथ काम करने वाली एक [[कंप्यूटर बस]] [[ घड़ी का संकेत |संकेत]] के बढ़ते और गिरते दोनों किनारों पर डेटा स्थानांतरित करती है।<ref>{{cite book | url = https://books.google.com/books?id=pqYl3SWkA64C&pg=PA314 | isbn = 978-0-12-370490-0 | first1 = John L. | last1 = Hennessy | first2 = David A. | last2 = Patterson | year = 2007 | publisher = Morgan Kaufmann | location = Amsterdam | title = Computer architecture: a quantitative approach | page = 314}}</ref> इसे दोहरे पंप, दोहरा-पंप और दोहरे संक्रमण के रूप में भी जाना जाता है। शब्द टॉगल विधि का उपयोग फ्लैश मेमोरी के संदर्भ में किया जाता है।


== सिंहावलोकन ==
== अवलोकन ==
क्लॉक किए गए [[ विद्युत सर्किट ]] को डिजाइन करने का सबसे सरल तरीका यह है कि इसे क्लॉक सिग्नल के पूर्ण चक्र (उठने और गिरने) के लिए एक ट्रांसफर किया जाए। हालाँकि, इसके लिए आवश्यक है कि क्लॉक सिग्नल प्रति ट्रांसफर में दो बार बदले, जबकि डेटा लाइनें प्रति ट्रांसफर में अधिकतम एक बार बदलती हैं। उच्च बैंडविड्थ पर काम करते समय, सिग्नल अखंडता सीमाएं घड़ी की [[आवृत्ति]] को बाधित करती हैं।{{citation needed|date=May 2021}} घड़ी के दोनों किनारों का उपयोग करके, डेटा सिग्नल समान सीमित आवृत्ति के साथ काम करते हैं, जिससे डेटा संचरण दर दोगुनी हो जाती है।
[[ विद्युत सर्किट |विद्युत सर्किट]] को डिजाइन करने की सबसे सरल विधि यह है कि इसे संकेत के पूर्ण चक्र के लिए ट्रांसफर किया जाता है। चूँकि, इसके लिए आवश्यक है कि संकेत प्रति ट्रांसफर में दो बार बदलना, जबकि डेटा रेखाएं प्रति ट्रांसफर में अधिकतम एक बार बदलती है। उच्च बैंडविड्थ पर काम करते समय, संकेत अखंडता सीमाओ की [[आवृत्ति]] को बाधित करता है। इसके दोनों किनारों का उपयोग करके, डेटा संकेत समान सीमित आवृत्ति के साथ काम करते है, जिससे डेटा संचरण दर दोगुना हो जाता है।


इस तकनीक का उपयोग माइक्रोप्रोसेसर [[ सामने की ओर बस ]]ों, समानांतर SCSI#Ultra-3|Ultra-3 SCSI, विस्तार बसों (त्वरित ग्राफिक्स पोर्ट, [[PCI-X]]) के लिए किया गया है<ref>{{cite web |last1=Schmid |first1=Patrick |title=PCI एक्सप्रेस PCI-X से लड़ती है|url=https://www.tomshardware.com/reviews/pci-express-battles-pci,1176-2.html |website=Tom's Hardware Guide}}</ref>), ग्राफिक्स मेमोरी ([[GDDR]]), [[SDRAM]] ([[RDRAM]] और [[DDR SDRAM]] दोनों [[DDR5 SDRAM]] के माध्यम से), और [[AMD]] के [[एथलॉन 64]] प्रोसेसर पर [[हाइपर]]ट्रांसपोर्ट बस। यह हाल ही में उच्च डेटा स्थानांतरण गति आवश्यकताओं वाली अन्य प्रणालियों के लिए उपयोग किया जा रहा है{{spaced ndash}} एक उदाहरण के रूप में, [[एनॉलॉग से डिजिटल परिवर्तित करने वाला उपकरण]] (ADCs) के आउटपुट के लिए।<ref>{{cite web |title= AD9467 ADC | type = data sheet |url= http://www.analog.com/static/imported-files/data_sheets/AD9467.pdf |publisher= Analog Devices}}</ref>
इस तकनीक का उपयोग माइक्रोप्रोसेसर फ्रंट-साइड बस, अल्ट्रा-3 एससीएसआई, विस्तार बस (एजीपी, [[PCI-X|पीसीआई-एक्स]]<ref>{{cite web |last1=Schmid |first1=Patrick |title=PCI एक्सप्रेस PCI-X से लड़ती है|url=https://www.tomshardware.com/reviews/pci-express-battles-pci,1176-2.html |website=Tom's Hardware Guide}}</ref>), ग्राफिक्स मेमोरी ([[GDDR|जीडीडीआर]]), [[SDRAM|एसडीआरएएम]] ([[RDRAM|आरडीआरएएम]] और [[DDR SDRAM|डीडीआर एसडीआरएएम]] दोनों [[DDR5 SDRAM|डीडीआर5 एसडीआरएएम]] के माध्यम से), और हाइपरट्रांसपोर्ट के [[AMD|एएमडी]] के [[एथलॉन 64]] प्रोसेसर के लिए किया जाता है। यह हाल ही में उच्च डेटा अंतरण गति आवश्यकताओं के साथ अन्य प्रणालियों के लिए उपयोग किया जाता है - उदाहरण के लिए, एनालॉग-टू-डिजिटल कन्वर्टर्स (एडीसी) के आउटपुट के लिए होता है।<ref>{{cite web |title= AD9467 ADC | type = data sheet |url= http://www.analog.com/static/imported-files/data_sheets/AD9467.pdf |publisher= Analog Devices}}</ref>
डीडीआर को दोहरे [[दोहरे चैनल वास्तुकला]] के साथ भ्रमित नहीं होना चाहिए, जिसमें प्रत्येक मेमोरी चैनल दो रैम मॉड्यूल को एक साथ एक्सेस करता है। दो प्रौद्योगिकियां एक दूसरे से स्वतंत्र हैं और कई मदरबोर्ड दोहरी चैनल कॉन्फ़िगरेशन में डीडीआर मेमोरी का उपयोग करके दोनों का उपयोग करते हैं।


डबल या क्वाड डेटा दर का एक विकल्प लिंक को [[सेल्फ क्लॉकिंग सिग्नल]] बनाना है। सेल्फ-क्लॉकिंग। यह युक्ति [[InfiniBand]] और [[PCI Express]] द्वारा चुनी गई थी।
डीडीआर [[दोहरे चैनल वास्तुकला|दोहरे चैनल]] के साथ भ्रमित नहीं होता है, जिसमें प्रत्येक मेमोरी चैनल दो रैम मापांक को एक साथ एक्सेस करता है। दो प्रौद्योगिकियां एक दूसरे से स्वतंत्र होते है और कई मदरबोर्ड दोहरी चैनल विन्यास में डीडीआर मेमोरी का उपयोग करके दोनो का उपयोग करते है।
 
दोहरे या क्वाड पंपिंग का एक विकल्प लिंक को [[सेल्फ क्लॉकिंग सिग्नल|संकेत]] बनाना होता है। यह युक्ति [[InfiniBand|इन्फिनीबैंड]] और [[PCI Express|पीसीआई एक्सप्रेस]] द्वारा चुनी गई थी।


== बैंडविड्थ और आवृत्ति का संबंध ==
== बैंडविड्थ और आवृत्ति का संबंध ==
डबल-पंप वाली बस की बैंडविड्थ का वर्णन करना भ्रामक हो सकता है। प्रत्येक क्लॉक एज को बीट (संगीत) के रूप में संदर्भित किया जाता है, जिसमें प्रति चक्र दो बीट (एक बीट (संगीत)#डाउनबीट और अपबीट और एक बीट (संगीत)#डाउनबीट) होता है। तकनीकी रूप से, [[ हेटर्स ]]़ प्रति सेकंड चक्रों की एक इकाई है, लेकिन बहुत से लोग प्रति सेकंड स्थानान्तरण की संख्या का उल्लेख करते हैं। सावधानीपूर्वक उपयोग आमतौर पर 500 मेगाहर्ट्ज, डबल डेटा दर या 1000 मेगाट्रांसफर प्रति सेकंड|एमटी/एस के बारे में बात करता है, लेकिन कई लोग 1000 मेगाहर्ट्ज बस को आकस्मिक रूप से संदर्भित करते हैं, भले ही 500 मेगाहर्ट्ज से तेज कोई सिग्नल चक्र न हो।
दोहरे-पंप वाली बस की बैंडविड्थ का वर्णन करना भ्रामक हो सकता है। प्रत्येक एज को बीट के रूप में संदर्भित किया जाता है, प्रति चक्र दो बीट (एक अपबीट और एक डाउनबीट) के साथ संदर्भित किया जाता है। तकनीकी रूप से, हर्ट्ज़ प्रति सेकंड चक्रों की एक इकाई होती है, लेकिन बहुत से लोग प्रति सेकंड स्थानान्तरण की संख्या का उल्लेख करते है। सावधानीपूर्वक उपयोग सामान्यतः 500 मेगाहर्ट्ज, दोहरे डाटा दर या 1000 एमटी/एस के बारे में बात करता है, लेकिन कई लोग 1000 मेगाहर्ट्ज बस के लिए आकस्मिक रूप से संदर्भित करते है, यदि 500 मेगाहर्ट्ज से तेज कोई संकेत चक्र नही होता है।


डीडीआर एसडीआरएएम ने प्रति सेकंड मेगाबाइट्स में बस बैंडविड्थ, अंतरण दर के उत्पाद और बाइट्स में बस की चौड़ाई को संदर्भित करने की तकनीक को लोकप्रिय बनाया। 100 मेगाहर्ट्ज घड़ी के साथ काम करने वाले DDR SDRAM को DDR-200 (इसकी 200 MT/s डेटा अंतरण दर के बाद) कहा जाता है, और उस डेटा दर पर संचालित 64-बिट (8-बाइट) चौड़ा [[DIMM]] को PC-1600 कहा जाता है, इसके बाद 1600 एमबी/एस पीक (सैद्धांतिक) बैंडविड्थ। इसी तरह, 12.8 GB/s अंतरण दर DDR3-1600 को PC3-12800 कहा जाता है।
डीडीआर एसडीआरएएम ने प्रति सेकंड मेगाबाइट्स में बस बैंडविड्थ, अंतरण दर के उत्पाद और बाइट्स में बस की चौड़ाई को संदर्भित करने की तकनीक को लोकप्रिय बनाया है। 100 मेगाहर्ट्ज के साथ काम करने वाले डीडीआर एसडीआरएएम को डीडीआर-200 (इसकी 200 एमटी/एस डेटा अंतरण दर के बाद) कहा जाता है, और उस डेटा दर पर संचालित 64-बिट (8-बाइट) चौड़ा [[DIMM|डीआईएमएम]] पीसी-1600 कहा जाता है, इसके बाद 1600 एमबी/एस पीक (सैद्धांतिक) बैंडविड्थ कहा जाता है। इसी तरह, 12.8 GB/s अंतरण दर डीडीआर3-1600 को पीसी3-12800 कहा जाता है।


डीडीआर मॉड्यूल के लोकप्रिय पदनामों के कुछ उदाहरण:
डीडीआर मापांक के लोकप्रिय पदनामों के कुछ उदाहरण है:
{| class="wikitable"
{| class="wikitable"
|-
|-
! Names !! Memory clock !! I/O bus clock !! [[Transfer (computing)|Transfer rate]] !! Theoretical bandwidth
! नाम !! मेमोरी क्लॉक !! आई/ओ बस क्लॉक !! [[Transfer (computing)|अंतरण दर]] !! सैद्धांतिक बैंडविड्थ
|-
|-
| DDR-200, PC-1600
| डीडीआर-200, पीसी-1600
| 100&nbsp;MHz <!--Divide by 2 for DDR1-->
| 100&nbsp;MHz
| 100&nbsp;MHz
| 100&nbsp;MHz
| 200 MT/s
| 200 MT/s
| 1.6 GB/s
| 1.6 GB/s
|-
|-
| DDR-400, PC-3200
| डीडीआर-400, पीसी-3200
| 200&nbsp;MHz <!--Divide by 2 for DDR1-->
| 200&nbsp;MHz
| 200&nbsp;MHz
| 200&nbsp;MHz
| 400 MT/s
| 400 MT/s
| 3.2 GB/s
| 3.2 GB/s
|-bgcolor=white
|- bgcolor="white"
| DDR2-800, PC2-6400
| डीडीआर2-800, पीसी2-6400
| 200&nbsp;MHz <!--Divide by 4 for DDR2-->
| 200&nbsp;MHz
| 400&nbsp;MHz
| 400&nbsp;MHz
| 800 MT/s
| 800 MT/s
| 6.4 GB/s
| 6.4 GB/s
|-
|-
| DDR3-1600, PC3-12800
| डीडीआर3-1600, पीसी3-12800
| 200&nbsp;MHz <!--Divide by 8 for DDR3-->
| 200&nbsp;MHz
| 800&nbsp;MHz
| 800&nbsp;MHz
| 1600 MT/s
| 1600 MT/s
| 12.8 GB/s
| 12.8 GB/s
|-bgcolor=white
|- bgcolor="white"
|DDR4-2400, PC4-19200
|डीडीआर4-2400, पीसी4-19200
| 300&nbsp;MHz <!--DDR4 remains 8n prefetch, so divide by 8 for DDR4-->
| 300&nbsp;MHz
| 1200&nbsp;MHz
| 1200&nbsp;MHz
| 2400 MT/s
| 2400 MT/s
| 19.2 GB/s
| 19.2 GB/s
|-bgcolor=white
|- bgcolor="white"
| DDR4-3200, PC4-25600
| डीडीआर4-3200, पीसी4-25600
| 400&nbsp;MHz <!--DDR4 remains 8n prefetch, so divide by 8 for DDR4-->
| 400&nbsp;MHz
| 1600&nbsp;MHz
| 1600&nbsp;MHz
| 3200 MT/s
| 3200 MT/s
| 25.6 GB/s
| 25.6 GB/s
|-
|-
|DDR5-4800, PC5-38400
|डीडीआर5-4800, पीसी5-38400
| 300&nbsp;MHz <!--Divide by 16 for DDR5-->
| 300&nbsp;MHz
| 2400&nbsp;MHz
| 2400&nbsp;MHz
| 4800 MT/s
| 4800 MT/s
| 38.4 GB/s <!--Using both buses; DDR5 provides two independent buses per DIMM-->
| 38.4 GB/s
|-
|-
| DDR5-6400, PC5-51200
| डीडीआर5-6400, पीसी5-51200
| 400&nbsp;MHz
| 400&nbsp;MHz
| 3200&nbsp;MHz
| 3200&nbsp;MHz
Line 67: Line 68:
| 51.2 GB/s
| 51.2 GB/s
|}
|}
[[चाक]] एसडीआरएएम केवल डेटा लाइनों पर डबल-डेटा-रेट [[सिग्नलिंग (दूरसंचार)]] का उपयोग करता है। पता और नियंत्रण संकेत अभी भी प्रति घड़ी चक्र (घड़ी के बढ़ते किनारे पर सटीक होने के लिए) एक बार डीआरएएम को भेजे जाते हैं, और सीएएस विलंबता जैसे समय पैरामीटर घड़ी चक्रों में निर्दिष्ट होते हैं। कुछ कम सामान्य DRAM इंटरफेस, विशेष रूप से [[LPDDR2]], G[[DDR5]] और [[XDR DRAM]], दोहरे डेटा दर का उपयोग करके कमांड और पते भेजते हैं। DDR5 प्रत्येक DIMM के लिए दो 7-बिट डबल डेटा रेट कमांड/एड्रेस बस का उपयोग करता है, जहां एक पंजीकृत मेमोरी क्लॉक ड्राइवर चिप प्रत्येक मेमोरी चिप में 14-बिट SDR बस में परिवर्तित हो जाती है।
डीडीआर एसडीआरएएम केवल डेटा रेखाओं पर दोहरे-डेटा-रेट [[सिग्नलिंग (दूरसंचार)|संकेत (दूरसंचार)]] का उपयोग करता है। पता और नियंत्रण संकेत प्रति चक्र एक बार डीआरएएम को भेजे जाते है, और सीएएस विलंबता जैसे पैरामीटर चक्रों में निर्दिष्ट होते है। कुछ कम सामान्य डीआरएएम अंतरफलक, विशेष रूप से [[LPDDR2|एलपीडीडीआर2]], [[DDR5|जीडीडीआर5]] और [[XDR DRAM|एक्सडीआर डीआरएएम]], दोहरे डेटा दर का उपयोग करके आदेश और पता भेजते है। डीडीआर5 प्रत्येक डीआईएमएम के लिए दो 7-बिट दोहरे डेटा रेट आदेश/पता बस का उपयोग करता है, जहां एक पंजीकृत ड्राइवर चिप प्रत्येक मेमोरी चिप में 14-बिट एसडीआर बस में परिवर्तित हो जाता है।


== यह भी देखें ==
== यह भी देखें ==
* डीडीआर एसडीआरएएम, [[डीडीआर2 एसडीआरएएम]], [[डीडीआर3 एसडीआरएएम]], [[डीडीआर4 एसडीआरएएम]] और डीडीआर5 एसडीआरएएम
* डीडीआर एसडीआरएएम, [[डीडीआर2 एसडीआरएएम]], [[डीडीआर3 एसडीआरएएम]], [[डीडीआर4 एसडीआरएएम]] और डीडीआर5 एसडीआरएएम
* [[GDDR SDRAM]], [[GDDR3 SDRAM]], [[GDDR4 SDRAM]], [[GDDR5 SDRAM]] और [[GDDR6 SDRAM]]
* [[GDDR SDRAM|Gडीडीआर एसडीआरएएम]], [[GDDR3 SDRAM|Gडीडीआर3 एसडीआरएएम]], [[GDDR4 SDRAM|Gडीडीआर4 एसडीआरएएम]], [[GDDR5 SDRAM|Gडीडीआर5 एसडीआरएएम]] और [[GDDR6 SDRAM|Gडीडीआर6 एसडीआरएएम]]
* [[इंटरफ़ेस बिट दरों की सूची]]
* [[इंटरफ़ेस बिट दरों की सूची]]
* [[पम्पिंग (कंप्यूटर सिस्टम)]]
* [[पम्पिंग (कंप्यूटर सिस्टम)]]
Line 78: Line 79:
== संदर्भ ==
== संदर्भ ==
{{Reflist}}
{{Reflist}}
[[Category: डिजिटल इलेक्ट्रॉनिक्स]] [[Category: घड़ी का संकेत]]


[[Category: Machine Translated Page]]
[[Category:Created On 31/05/2023]]
[[Category:Created On 31/05/2023]]
[[Category:Machine Translated Page]]
[[Category:Pages with script errors]]
[[Category:Templates Vigyan Ready]]
[[Category:घड़ी का संकेत]]
[[Category:डिजिटल इलेक्ट्रॉनिक्स]]

Latest revision as of 16:15, 14 June 2023

एकल डेटा दर, डबल डेटा रेट और क्वाड डेटा दर के बीच तुलना

कम्प्यूटिंग में, डबल डेटा रेट (डीडीआर) के साथ काम करने वाली एक कंप्यूटर बस संकेत के बढ़ते और गिरते दोनों किनारों पर डेटा स्थानांतरित करती है।[1] इसे दोहरे पंप, दोहरा-पंप और दोहरे संक्रमण के रूप में भी जाना जाता है। शब्द टॉगल विधि का उपयोग फ्लैश मेमोरी के संदर्भ में किया जाता है।

अवलोकन

विद्युत सर्किट को डिजाइन करने की सबसे सरल विधि यह है कि इसे संकेत के पूर्ण चक्र के लिए ट्रांसफर किया जाता है। चूँकि, इसके लिए आवश्यक है कि संकेत प्रति ट्रांसफर में दो बार बदलना, जबकि डेटा रेखाएं प्रति ट्रांसफर में अधिकतम एक बार बदलती है। उच्च बैंडविड्थ पर काम करते समय, संकेत अखंडता सीमाओ की आवृत्ति को बाधित करता है। इसके दोनों किनारों का उपयोग करके, डेटा संकेत समान सीमित आवृत्ति के साथ काम करते है, जिससे डेटा संचरण दर दोगुना हो जाता है।

इस तकनीक का उपयोग माइक्रोप्रोसेसर फ्रंट-साइड बस, अल्ट्रा-3 एससीएसआई, विस्तार बस (एजीपी, पीसीआई-एक्स[2]), ग्राफिक्स मेमोरी (जीडीडीआर), एसडीआरएएम (आरडीआरएएम और डीडीआर एसडीआरएएम दोनों डीडीआर5 एसडीआरएएम के माध्यम से), और हाइपरट्रांसपोर्ट के एएमडी के एथलॉन 64 प्रोसेसर के लिए किया जाता है। यह हाल ही में उच्च डेटा अंतरण गति आवश्यकताओं के साथ अन्य प्रणालियों के लिए उपयोग किया जाता है - उदाहरण के लिए, एनालॉग-टू-डिजिटल कन्वर्टर्स (एडीसी) के आउटपुट के लिए होता है।[3]

डीडीआर दोहरे चैनल के साथ भ्रमित नहीं होता है, जिसमें प्रत्येक मेमोरी चैनल दो रैम मापांक को एक साथ एक्सेस करता है। दो प्रौद्योगिकियां एक दूसरे से स्वतंत्र होते है और कई मदरबोर्ड दोहरी चैनल विन्यास में डीडीआर मेमोरी का उपयोग करके दोनो का उपयोग करते है।

दोहरे या क्वाड पंपिंग का एक विकल्प लिंक को संकेत बनाना होता है। यह युक्ति इन्फिनीबैंड और पीसीआई एक्सप्रेस द्वारा चुनी गई थी।

बैंडविड्थ और आवृत्ति का संबंध

दोहरे-पंप वाली बस की बैंडविड्थ का वर्णन करना भ्रामक हो सकता है। प्रत्येक एज को बीट के रूप में संदर्भित किया जाता है, प्रति चक्र दो बीट (एक अपबीट और एक डाउनबीट) के साथ संदर्भित किया जाता है। तकनीकी रूप से, हर्ट्ज़ प्रति सेकंड चक्रों की एक इकाई होती है, लेकिन बहुत से लोग प्रति सेकंड स्थानान्तरण की संख्या का उल्लेख करते है। सावधानीपूर्वक उपयोग सामान्यतः 500 मेगाहर्ट्ज, दोहरे डाटा दर या 1000 एमटी/एस के बारे में बात करता है, लेकिन कई लोग 1000 मेगाहर्ट्ज बस के लिए आकस्मिक रूप से संदर्भित करते है, यदि 500 मेगाहर्ट्ज से तेज कोई संकेत चक्र नही होता है।

डीडीआर एसडीआरएएम ने प्रति सेकंड मेगाबाइट्स में बस बैंडविड्थ, अंतरण दर के उत्पाद और बाइट्स में बस की चौड़ाई को संदर्भित करने की तकनीक को लोकप्रिय बनाया है। 100 मेगाहर्ट्ज के साथ काम करने वाले डीडीआर एसडीआरएएम को डीडीआर-200 (इसकी 200 एमटी/एस डेटा अंतरण दर के बाद) कहा जाता है, और उस डेटा दर पर संचालित 64-बिट (8-बाइट) चौड़ा डीआईएमएम पीसी-1600 कहा जाता है, इसके बाद 1600 एमबी/एस पीक (सैद्धांतिक) बैंडविड्थ कहा जाता है। इसी तरह, 12.8 GB/s अंतरण दर डीडीआर3-1600 को पीसी3-12800 कहा जाता है।

डीडीआर मापांक के लोकप्रिय पदनामों के कुछ उदाहरण है:

नाम मेमोरी क्लॉक आई/ओ बस क्लॉक अंतरण दर सैद्धांतिक बैंडविड्थ
डीडीआर-200, पीसी-1600 100 MHz 100 MHz 200 MT/s 1.6 GB/s
डीडीआर-400, पीसी-3200 200 MHz 200 MHz 400 MT/s 3.2 GB/s
डीडीआर2-800, पीसी2-6400 200 MHz 400 MHz 800 MT/s 6.4 GB/s
डीडीआर3-1600, पीसी3-12800 200 MHz 800 MHz 1600 MT/s 12.8 GB/s
डीडीआर4-2400, पीसी4-19200 300 MHz 1200 MHz 2400 MT/s 19.2 GB/s
डीडीआर4-3200, पीसी4-25600 400 MHz 1600 MHz 3200 MT/s 25.6 GB/s
डीडीआर5-4800, पीसी5-38400 300 MHz 2400 MHz 4800 MT/s 38.4 GB/s
डीडीआर5-6400, पीसी5-51200 400 MHz 3200 MHz 6400 MT/s 51.2 GB/s

डीडीआर एसडीआरएएम केवल डेटा रेखाओं पर दोहरे-डेटा-रेट संकेत (दूरसंचार) का उपयोग करता है। पता और नियंत्रण संकेत प्रति चक्र एक बार डीआरएएम को भेजे जाते है, और सीएएस विलंबता जैसे पैरामीटर चक्रों में निर्दिष्ट होते है। कुछ कम सामान्य डीआरएएम अंतरफलक, विशेष रूप से एलपीडीडीआर2, जीडीडीआर5 और एक्सडीआर डीआरएएम, दोहरे डेटा दर का उपयोग करके आदेश और पता भेजते है। डीडीआर5 प्रत्येक डीआईएमएम के लिए दो 7-बिट दोहरे डेटा रेट आदेश/पता बस का उपयोग करता है, जहां एक पंजीकृत ड्राइवर चिप प्रत्येक मेमोरी चिप में 14-बिट एसडीआर बस में परिवर्तित हो जाता है।

यह भी देखें

संदर्भ

  1. ↑ Hennessy, John L.; Patterson, David A. (2007). Computer architecture: a quantitative approach. Amsterdam: Morgan Kaufmann. p. 314. ISBN 978-0-12-370490-0.
  2. ↑ Schmid, Patrick. "PCI एक्सप्रेस PCI-X से लड़ती है". Tom's Hardware Guide.
  3. ↑ "AD9467 ADC" (PDF) (data sheet). Analog Devices.
Retrieved from ‘https://www.vigyanwiki.in/index.php?title=डबल_डेटा_रेट&oldid=187509’