राइट ईच: Difference between revisions
No edit summary |
No edit summary |
||
| (3 intermediate revisions by 3 users not shown) | |||
| Line 1: | Line 1: | ||
[[File:Margaret Wright Jenkins 2014.jpg|thumb|मार्गरेट राइट जेनकींस; 1936–2018]]राइट ईच (राइट-जेनकिंस ईच भी) ट्रांजिस्टर, माइक्रोप्रोसेसर, मेमोरी और अन्य घटकों को बनाने के लिए उपयोग किए जाने वाले <100>- और <111>-ओरिएंटेड, पी- और एन-टाइप [[सिलिकॉन]] वेफर्स में दोषों को प्रकट करने के लिए अधिमान्य ईच है। मूर के नियम | [[File:Margaret Wright Jenkins 2014.jpg|thumb|मार्गरेट राइट जेनकींस; 1936–2018]]राइट ईच (राइट-जेनकिंस ईच भी) ट्रांजिस्टर, माइक्रोप्रोसेसर, मेमोरी और अन्य घटकों को बनाने के लिए उपयोग किए जाने वाले <100>- और <111>-ओरिएंटेड, पी- और एन-टाइप [[सिलिकॉन]] वेफर्स में दोषों को प्रकट करने के लिए अधिमान्य ईच है। मूर के नियम द्वारा भविष्यवाणी की गई पथ के साथ प्रगति के लिए ऐसे दोषों को प्रकट करना, पहचानना और उपचार करना आवश्यक है। इसे 1976 में मार्गरेट राइट जेनकिंस (1936-2018) द्वारा फीनिक्स, एजेड में मोटोरोला इंक में [[अनुसंधान और विकास]] में काम करते हुए विकसित किया गया था। यह 1977 में प्रकाशित हुआ था।<ref name="Wright_1977"/> यह एचेंट न्यूनतम सतह खुरदरापन या बाहरी गड्ढे के साथ स्पष्ट रूप से परिभाषित [[ऑक्सीकरण]]-प्रेरित स्टैकिंग दोष, अव्यवस्था, भंवर और स्ट्रिएशन को प्रकट करता है। इन दोषों को तैयार [[अर्धचालक]] उपकरणों (जैसे [[ट्रांजिस्टर]]) में शॉर्ट्स और वर्तमान रिसाव के ज्ञात कारण हैं, यदि वे पृथक जंक्शनों में आते हैं। कमरे के तापमान पर अपेक्षाकृत कम ईच दर (~1 माइक्रोमीटर प्रति मिनट) ईच नियंत्रण प्रदान करती है। इस वगैरह का लंबा शैल्फ जीवन समाधान को बड़ी मात्रा में संग्रहीत करने की अनुमति देता है।<ref name="Wright_1977"/> | ||
| Line 22: | Line 22: | ||
== ईच तंत्र == | == ईच तंत्र == | ||
राइट ईच निरंतर सिलिकॉन सतहों पर सामान्य दोषों के अच्छी तरह से परिभाषित ईच आंकड़े उत्पन्न करता है। इस विशेषता को सूत्र में चयनित रसायनों की परस्पर क्रियाओं के लिए जिम्मेदार ठहराया गया है। रॉबिंस और श्वार्ट्ज<ref name="Robbins_Schwartz_1959"/><ref name="Robbins_Schwartz_1961_1"/><ref name="Robbins_Schwartz_1961_2"/> ने HF, HNO<sub>3</sub> और H<sub>2</sub>O प्रणाली का उपयोग करके सिलिकॉन की रासायनिक नक़्क़ाशी का विस्तार से वर्णन किया; और एक HF, HNO<sub>3</sub>, H<sub>2</sub>O और CH<sub>3</sub>COOH (अम्लीय अम्ल) प्रणाली। संक्षेप में, सिलिकॉन की ईच दो-चरणीय प्रक्रिया है। सबसे पहले, सिलिकॉन की ऊपरी सतह को उपयुक्त ऑक्सीकरण घटक (s) द्वारा घुलनशील [[ऑक्साइड]] में परिवर्तित किया जाता है। फिर परिणामी ऑक्साइड परत को उपयुक्त [[विलायक]], सामान्यतः HF में घोलकर सतह से हटा दिया जाता है। ईच चक्र के समय | राइट ईच निरंतर सिलिकॉन सतहों पर सामान्य दोषों के अच्छी तरह से परिभाषित ईच आंकड़े उत्पन्न करता है। इस विशेषता को सूत्र में चयनित रसायनों की परस्पर क्रियाओं के लिए जिम्मेदार ठहराया गया है। रॉबिंस और श्वार्ट्ज<ref name="Robbins_Schwartz_1959"/><ref name="Robbins_Schwartz_1961_1"/><ref name="Robbins_Schwartz_1961_2"/> ने HF, HNO<sub>3</sub> और H<sub>2</sub>O प्रणाली का उपयोग करके सिलिकॉन की रासायनिक नक़्क़ाशी का विस्तार से वर्णन किया; और एक HF, HNO<sub>3</sub>, H<sub>2</sub>O और CH<sub>3</sub>COOH (अम्लीय अम्ल) प्रणाली। संक्षेप में, सिलिकॉन की ईच दो-चरणीय प्रक्रिया है। सबसे पहले, सिलिकॉन की ऊपरी सतह को उपयुक्त ऑक्सीकरण घटक (s) द्वारा घुलनशील [[ऑक्साइड]] में परिवर्तित किया जाता है। फिर परिणामी ऑक्साइड परत को उपयुक्त [[विलायक]], सामान्यतः HF में घोलकर सतह से हटा दिया जाता है। ईच चक्र के समय यह सतत प्रक्रिया है। क्रिस्टल दोष को चित्रित करने के लिए, दोष क्षेत्र को आसपास के क्षेत्र की तुलना में धीमी या तेज दर पर ऑक्सीकृत किया जाना चाहिए जिससे अधिमान्य ईच प्रक्रिया के समय टीला या गड्ढा बन जाए। | ||
वर्तमान प्रणाली में, सिलिकॉन HNO<sub>3</sub> | वर्तमान प्रणाली में, सिलिकॉन HNO<sub>3</sub> के साथ ऑक्सीकृत होता है, CrO<sub>3</sub> समाधान (जिसमें इस स्थितियों में Cr<sub>2</sub>O<sub>7</sub><sup>2−</sup> डाइक्रोमेट आयन, चूंकि pH कम है - [[क्रोमिक एसिड|क्रोमिक अम्ल]] में चरण आरेख देखें) और Cu (NO)<sub>3</sub>)<sub>2</sub>. डाइक्रोमेट आयन, शक्तिशाली [[ऑक्सीकरण एजेंट|ऑक्सीकरण घटक]], को प्रमुख ऑक्सीकरण घटक माना जाता है। HNO<sub>3</sub> का अनुपात CrO<sub>3</sub> को सूत्र में वर्णित समाधान उत्तम ईच सतह का उत्पादन करता है। अन्य अनुपात कम वांछनीय फ़िनिश उत्पन्न करते हैं। Cu (NO<sub>3</sub>)<sub>2</sub> की छोटी राशि के अतिरिक्त के साथ दोष की परिभाषा को बढ़ाया गया था। इसलिए, यह माना जाता है कि Cu (NO<sub>3</sub>)<sub>2</sub> दोष स्थल पर स्थानीय अंतर ऑक्सीकरण दर को प्रभावित करता है। अम्लीय अम्ल मिलाने से ईच सिलिकॉन की पृष्ठभूमि सतह को समतलीय परिणाम मिला। यह सिद्धांत है कि इस प्रभाव को अम्लीय अम्ल की गीली क्रिया के लिए जिम्मेदार ठहराया जाता है जो ईच के समय बुलबुले के गठन को रोकता है। | ||
दोष दिखाने के लिए सभी प्रायोगिक अधिमान्य ईच साफ और ऑक्सीकृत वेफर्स पर की गई थी। 75 मिनट के लिए भाप में 1200 डिग्री सेल्सियस पर सभी ऑक्सीकरण किए गए। चित्र 1 (ए) 30 मिनट राइट ईच के बाद <100>-उन्मुख वेफर्स में ऑक्सीकरण-प्रेरित स्टैकिंग दोष दिखाता है, (बी) और (सी) क्रमशः <100>- और <111>-उन्मुख वेफर्स पर 20 मिनट के बाद अव्यवस्था गड्ढे दिखाता है राइट ईच।<ref name="Wright_1977"/> | दोष दिखाने के लिए सभी प्रायोगिक अधिमान्य ईच साफ और ऑक्सीकृत वेफर्स पर की गई थी। 75 मिनट के लिए भाप में 1200 डिग्री सेल्सियस पर सभी ऑक्सीकरण किए गए। चित्र 1 (ए) 30 मिनट राइट ईच के बाद <100>-उन्मुख वेफर्स में ऑक्सीकरण-प्रेरित स्टैकिंग दोष दिखाता है, (बी) और (सी) क्रमशः <100>- और <111>-उन्मुख वेफर्स पर 20 मिनट के बाद अव्यवस्था गड्ढे दिखाता है राइट ईच।<ref name="Wright_1977"/> | ||
| Line 33: | Line 33: | ||
== सारांश == | == सारांश == | ||
यह ईच प्रक्रिया पूर्व-संसाधित पॉलिश [[ सिलिकॉन बिस्किट ]]की | यह ईच प्रक्रिया पूर्व-संसाधित पॉलिश [[ सिलिकॉन बिस्किट |सिलिकॉन बिस्किट]] की अखंडता का निर्धारण करने या वेफर प्रसंस्करण के समय किसी भी बिंदु पर प्रेरित होने वाले दोषों को प्रकट करने का त्वरित और विश्वसनीय विधि है। यह प्रदर्शित किया गया है कि राइट ईच स्टैकिंग दोषों और डिस्लोकेशन ईच के आंकड़ों को प्रकट करने में श्रेष्ठ है जब इसकी तुलना [[सिर्टल नक़्क़ाशी|सिर्टल]] ईचद्वारा प्रकट की गई<ref name="Sirtl_Adler_1961"/> और सेको नक़्क़ाशी।<ref name="Secco_1972"/> | ||
विभिन्न वेफर प्रसंस्करण चरणों में विद्युत उपकरणों के विफलता विश्लेषण में इस ईच का व्यापक रूप से उपयोग किया जाता है।<ref name="R1" /><ref name="R2" /> इसकी तुलना में, सिलिकॉन क्रिस्टल में दोषों को प्रकट करने के लिए राइट ईचेंट अधिकांशतः | विभिन्न वेफर प्रसंस्करण चरणों में विद्युत उपकरणों के विफलता विश्लेषण में इस ईच का व्यापक रूप से उपयोग किया जाता है।<ref name="R1" /><ref name="R2" /> इसकी तुलना में, सिलिकॉन क्रिस्टल में दोषों को प्रकट करने के लिए राइट ईचेंट अधिकांशतः पसंदीदा एचेंट था।<ref name="R1" /><ref name="R2" /> | ||
[[File:Wright.Etch.Fig2a.b.c.jpg|thumb|चित्र 2 (ए), (बी), (सी): राइट ईच तुलना माइक्रोग्राफ<ref name="Wright_1977"/>]]चित्र 2 क्रमशः राइट ईच, सेको और सिर्टल ईच के बाद <100>-ओरिएंटेड वेफर्स पर ऑक्सीकरण-प्रेरित स्टैकिंग फॉल्ट डेलिनेशन की तुलना दिखाता है।<ref name="Wright_1977"/> | [[File:Wright.Etch.Fig2a.b.c.jpg|thumb|चित्र 2 (ए), (बी), (सी): राइट ईच तुलना माइक्रोग्राफ<ref name="Wright_1977"/>]]चित्र 2 क्रमशः राइट ईच, सेको और सिर्टल ईच के बाद <100>-ओरिएंटेड वेफर्स पर ऑक्सीकरण-प्रेरित स्टैकिंग फॉल्ट डेलिनेशन की तुलना दिखाता है।<ref name="Wright_1977"/> | ||
| Line 58: | Line 58: | ||
{{DEFAULTSORT:Wright etch}} | {{DEFAULTSORT:Wright etch}} | ||
[[Category:CS1 Deutsch-language sources (de)]] | |||
[[Category:Created On 11/06/2023|Wright etch]] | |||
[[Category: | [[Category:Machine Translated Page|Wright etch]] | ||
[[Category:Created On 11/06/2023]] | [[Category:Pages with script errors|Wright etch]] | ||
[[Category:Templates Vigyan Ready]] | |||
[[Category:नक़्क़ाशी (माइक्रोफैब्रिकेशन)|Wright etch]] | |||
Latest revision as of 09:31, 28 June 2023
राइट ईच (राइट-जेनकिंस ईच भी) ट्रांजिस्टर, माइक्रोप्रोसेसर, मेमोरी और अन्य घटकों को बनाने के लिए उपयोग किए जाने वाले <100>- और <111>-ओरिएंटेड, पी- और एन-टाइप सिलिकॉन वेफर्स में दोषों को प्रकट करने के लिए अधिमान्य ईच है। मूर के नियम द्वारा भविष्यवाणी की गई पथ के साथ प्रगति के लिए ऐसे दोषों को प्रकट करना, पहचानना और उपचार करना आवश्यक है। इसे 1976 में मार्गरेट राइट जेनकिंस (1936-2018) द्वारा फीनिक्स, एजेड में मोटोरोला इंक में अनुसंधान और विकास में काम करते हुए विकसित किया गया था। यह 1977 में प्रकाशित हुआ था।[1] यह एचेंट न्यूनतम सतह खुरदरापन या बाहरी गड्ढे के साथ स्पष्ट रूप से परिभाषित ऑक्सीकरण-प्रेरित स्टैकिंग दोष, अव्यवस्था, भंवर और स्ट्रिएशन को प्रकट करता है। इन दोषों को तैयार अर्धचालक उपकरणों (जैसे ट्रांजिस्टर) में शॉर्ट्स और वर्तमान रिसाव के ज्ञात कारण हैं, यदि वे पृथक जंक्शनों में आते हैं। कमरे के तापमान पर अपेक्षाकृत कम ईच दर (~1 माइक्रोमीटर प्रति मिनट) ईच नियंत्रण प्रदान करती है। इस वगैरह का लंबा शैल्फ जीवन समाधान को बड़ी मात्रा में संग्रहीत करने की अनुमति देता है।[1]
ईच सूत्र
राइट ईच की संरचना इस प्रकार है:
- 60 मिलीलीटर केंद्रित HF (हाइड्रोफ्लुओरिक अम्ल )
- 30 मिलीलीटर केंद्रित HNO3 (नाइट्रिक अम्ल)
- 5 मोल CrO का 30 CrO3 (2 मिलीलीटर पानी में 1 ग्राम क्रोमियम ट्राइऑक्साइड मिलाएं; संख्या संदिग्ध रूप से गोल है क्योंकि क्रोमियम ट्राइऑक्साइड का आणविक भार लगभग 100 है)।
- 2 ग्राम Cu(NO3)2 . 3X2 (कॉपर (द्वितीय) नाइट्रेट)
- 60 मिलीलीटर केंद्रित CH3COOH (एसीटिक अम्ल )
- 60 मिलीलीटर H2O (विआयनीकृत पानी)
घोल को मिलाने में, पहले दिए गए पानी की मात्रा में कॉपर नाइट्रेट को घोलने से सबसे अच्छे परिणाम प्राप्त होते हैं; अन्यथा मिश्रण का क्रम महत्वपूर्ण नहीं है।
ईच तंत्र
राइट ईच निरंतर सिलिकॉन सतहों पर सामान्य दोषों के अच्छी तरह से परिभाषित ईच आंकड़े उत्पन्न करता है। इस विशेषता को सूत्र में चयनित रसायनों की परस्पर क्रियाओं के लिए जिम्मेदार ठहराया गया है। रॉबिंस और श्वार्ट्ज[2][3][4] ने HF, HNO3 और H2O प्रणाली का उपयोग करके सिलिकॉन की रासायनिक नक़्क़ाशी का विस्तार से वर्णन किया; और एक HF, HNO3, H2O और CH3COOH (अम्लीय अम्ल) प्रणाली। संक्षेप में, सिलिकॉन की ईच दो-चरणीय प्रक्रिया है। सबसे पहले, सिलिकॉन की ऊपरी सतह को उपयुक्त ऑक्सीकरण घटक (s) द्वारा घुलनशील ऑक्साइड में परिवर्तित किया जाता है। फिर परिणामी ऑक्साइड परत को उपयुक्त विलायक, सामान्यतः HF में घोलकर सतह से हटा दिया जाता है। ईच चक्र के समय यह सतत प्रक्रिया है। क्रिस्टल दोष को चित्रित करने के लिए, दोष क्षेत्र को आसपास के क्षेत्र की तुलना में धीमी या तेज दर पर ऑक्सीकृत किया जाना चाहिए जिससे अधिमान्य ईच प्रक्रिया के समय टीला या गड्ढा बन जाए।
वर्तमान प्रणाली में, सिलिकॉन HNO3 के साथ ऑक्सीकृत होता है, CrO3 समाधान (जिसमें इस स्थितियों में Cr2O72− डाइक्रोमेट आयन, चूंकि pH कम है - क्रोमिक अम्ल में चरण आरेख देखें) और Cu (NO)3)2. डाइक्रोमेट आयन, शक्तिशाली ऑक्सीकरण घटक, को प्रमुख ऑक्सीकरण घटक माना जाता है। HNO3 का अनुपात CrO3 को सूत्र में वर्णित समाधान उत्तम ईच सतह का उत्पादन करता है। अन्य अनुपात कम वांछनीय फ़िनिश उत्पन्न करते हैं। Cu (NO3)2 की छोटी राशि के अतिरिक्त के साथ दोष की परिभाषा को बढ़ाया गया था। इसलिए, यह माना जाता है कि Cu (NO3)2 दोष स्थल पर स्थानीय अंतर ऑक्सीकरण दर को प्रभावित करता है। अम्लीय अम्ल मिलाने से ईच सिलिकॉन की पृष्ठभूमि सतह को समतलीय परिणाम मिला। यह सिद्धांत है कि इस प्रभाव को अम्लीय अम्ल की गीली क्रिया के लिए जिम्मेदार ठहराया जाता है जो ईच के समय बुलबुले के गठन को रोकता है।
दोष दिखाने के लिए सभी प्रायोगिक अधिमान्य ईच साफ और ऑक्सीकृत वेफर्स पर की गई थी। 75 मिनट के लिए भाप में 1200 डिग्री सेल्सियस पर सभी ऑक्सीकरण किए गए। चित्र 1 (ए) 30 मिनट राइट ईच के बाद <100>-उन्मुख वेफर्स में ऑक्सीकरण-प्रेरित स्टैकिंग दोष दिखाता है, (बी) और (सी) क्रमशः <100>- और <111>-उन्मुख वेफर्स पर 20 मिनट के बाद अव्यवस्था गड्ढे दिखाता है राइट ईच।[1]
चित्र 1 (ए) 30 मिनट राइट ईच के बाद <100>-उन्मुख, 7-10 Ω-सेमी, बोरॉन-डोप्ड वेफर पर ऑक्सीकरण-प्रेरित स्टैकिंग दोष दिखाता है (इस चित्र में तीर प्रतिच्छेद करने वाले दोषों के आकार को इंगित करता है सतह, जबकि बी बल्क दोषों की ओर इशारा करता है)। चित्र 1 (बी) और (सी) क्रमशः 20 मिनट राइट ईच के बाद <100>- और <111>-उन्मुख वेफर्स पर अव्यवस्था के गड्ढे दिखाते हैं।[1]
सारांश
यह ईच प्रक्रिया पूर्व-संसाधित पॉलिश सिलिकॉन बिस्किट की अखंडता का निर्धारण करने या वेफर प्रसंस्करण के समय किसी भी बिंदु पर प्रेरित होने वाले दोषों को प्रकट करने का त्वरित और विश्वसनीय विधि है। यह प्रदर्शित किया गया है कि राइट ईच स्टैकिंग दोषों और डिस्लोकेशन ईच के आंकड़ों को प्रकट करने में श्रेष्ठ है जब इसकी तुलना सिर्टल ईचद्वारा प्रकट की गई[5] और सेको नक़्क़ाशी।[6]
विभिन्न वेफर प्रसंस्करण चरणों में विद्युत उपकरणों के विफलता विश्लेषण में इस ईच का व्यापक रूप से उपयोग किया जाता है।[7][8] इसकी तुलना में, सिलिकॉन क्रिस्टल में दोषों को प्रकट करने के लिए राइट ईचेंट अधिकांशतः पसंदीदा एचेंट था।[7][8]
चित्र 2 क्रमशः राइट ईच, सेको और सिर्टल ईच के बाद <100>-ओरिएंटेड वेफर्स पर ऑक्सीकरण-प्रेरित स्टैकिंग फॉल्ट डेलिनेशन की तुलना दिखाता है।[1]
चित्र 3 राइट ईच, सेको और सिर्टल ईच के बाद <100>-उन्मुख वेफर्स पर अव्यवस्था गड्ढों के चित्रण की तुलना दिखाता है। अंतिम चित्र 4 क्रमशः राइट ईच, सेको और सिर्टल ईच के साथ ईचके बाद <111>-उन्मुख वेफर पर प्रकट हुए अव्यवस्था गड्ढों की तुलना दिखाता है।[1]
चित्रा 3 ऑक्सीकरण और अधिमान्य ईच के बाद <100>-उन्मुख, 10-20 Ω-सेमी, बोरॉन डोप्ड वेफर पर अव्यवस्था चित्रण की तुलना दिखाता है। (ए) 20 मिनट राइट ईच के बाद, (बी) 10 मिनट सेको ईच और (सी) 6 मिनट सिर्टल ईच।[1]
चित्रा 4 ऑक्सीकरण और अधिमान्य ईच के बाद <111>-उन्मुख, 10-20 Ω-सेमी, बोरॉन-डोप्ड वेफर पर अव्यवस्था चित्रण की तुलना दिखाता है। (ए) 10 मिनट राइट ईच के बाद, (बी) 10 मिनट सेको ईच और (सी) 3 मिनट सिर्टल ईच। तीर पर्ची की दिशा का संकेत देते हैं।[1]
संदर्भ
- ↑ 1.00 1.01 1.02 1.03 1.04 1.05 1.06 1.07 1.08 1.09 1.10 1.11 Wright Jenkins, Margaret (May 1977) [1976-08-27, 1976-12-16]. "A New Preferential Etch for Defects in Silicon Crystals". Journal of the Electrochemical Society. Motorola Incorporated, Motorola Semiconductor Products Group, Phoenix, Arizona, USA: The Electrochemical Society (ECS). 124 (5): 757–759. doi:10.1149/1.2133401. Retrieved 2019-04-06.
- ↑ Robbins, Harry; Schwartz, Bertram (June 1959) [1958-04-30]. "Chemical Etching of Silicon: Part I. The System HF, HNO3, H2O, and HC2H3O2". Journal of the Electrochemical Society. The Electrochemical Society (ECS). 106 (6): 505–508. doi:10.1149/1.2427397.
- ↑ Robbins, Harry; Schwartz, Bertram (February 1960) [1959-04-06]. "Chemical Etching of Silicon: Part II. The System HF, HNO3, H2O, and HC2H3O2". Journal of the Electrochemical Society. The Electrochemical Society (ECS). 107 (2): 108–111. doi:10.1149/1.2427617.
- ↑ Robbins, Harry; Schwartz, Bertram (August 1961) [1960-08-08, 1960-12-28]. "Chemical Etching of Silicon: Part III. A Temperature Study in the Acid System". Journal of the Electrochemical Society. The Electrochemical Society (ECS). 108 (4): 365–372. doi:10.1149/1.2428090.
- ↑ Sirtl, Erhard; Adler, Annemarie (August 1961). "Chromsäure-Flussäure als Spezifisches System zur Ätzgrubenentwicklung auf Silizium". Zeitschrift für Metallkunde (ZfM) (in Deutsch). 52 (8): 529–534. NAID 10011334657.
- ↑ Secco d'Aragona, F. (July 1972) [1971-12-20, 1972-03-03]. "Dislocation Etch for (100) Planes in Silicon". Journal of the Electrochemical Society. The Electrochemical Society (ECS). 119 (7): 948–951. doi:10.1149/1.2404374.
- ↑ 7.0 7.1 Su, Garth K.; Jin, Da; Kim, Sung-Rae; Chan, Tze-Ho; Balan, Hari; Lin, Yung-Tao; Han, Kyung-Joon; Hsia, Steve (December 2003). "CMOS: Defect Avoidance - Pipeline Defects in Flash Devices Associated with Rings OSF" (PDF). Semiconductor Manufacturing: 144–151. Archived from the original (PDF) on 2016-03-03. Retrieved 2019-04-06.
- ↑ 8.0 8.1 "Chapter 6". Defect Etching in Silicon. 2002. Archived from the original on 2019-04-06. Retrieved 2019-04-06.
