टेस्सेलेशन (कंप्यूटर ग्राफिक्स): Difference between revisions
No edit summary |
No edit summary |
||
| Line 1: | Line 1: | ||
{{short description|Computer graphics terminology}} | {{short description|Computer graphics terminology}} | ||
[[File:Tesselation pipeline.svg|thumb|right|upright=1.3|उपविभाजन विधि का उपयोग करके कच्चे घन शीर्ष सेट से | [[File:Tesselation pipeline.svg|thumb|right|upright=1.3|उपविभाजन विधि का उपयोग करके कच्चे घन शीर्ष सेट से स्मूथ गोले को प्रस्तुत करने वाली सरल टेस्सेलेशन पाइपलाइन]] | ||
| Line 17: | Line 18: | ||
==कंप्यूटर-सहायता प्राप्त डिज़ाइन में== | ==कंप्यूटर-सहायता प्राप्त डिज़ाइन में== | ||
कंप्यूटर-सहायता प्राप्त डिज़ाइन में निर्मित डिज़ाइन को [[सीमा प्रतिनिधित्व]] टोपोलॉजिकल मॉडल द्वारा दर्शाया जाता है, जहां विश्लेषणात्मक 3 डी सर्फेसेस और वक्र, फेसेस, किनारों और शीर्षों तक सीमित, 3 डी बॉडी की निरंतर सीमा का निर्माण करते हैं। इच्छानुसार 3डी निकाय प्रायःसीधे विश्लेषण करने के लिए बहुत सम्मिश्र होते हैं। इसलिए उन्हें 3डी वॉल्यूम के लघु, सरलता से विश्लेषण किए जाने वाले भाग के जालक के साथ अनुमानित (टेस्सेलेटेड) किया जाता है | यह सामान्यतः तब अनियमित [[ चतुर्पाश्वीय |टेट्राहेड्रा]] , या अनियमित [[ षट्फलक |हेक्साहेड्रा]] होता हैं। जालक का उपयोग परिमित अवयव विश्लेषण के लिए किया जाता है। | कंप्यूटर-सहायता प्राप्त डिज़ाइन में निर्मित डिज़ाइन को [[सीमा प्रतिनिधित्व]] टोपोलॉजिकल मॉडल द्वारा दर्शाया जाता है, जहां विश्लेषणात्मक 3 डी सर्फेसेस और वक्र, फेसेस, किनारों और शीर्षों तक सीमित, 3 डी बॉडी की निरंतर सीमा का निर्माण करते हैं। इच्छानुसार 3डी निकाय प्रायःसीधे विश्लेषण करने के लिए बहुत सम्मिश्र होते हैं। इसलिए उन्हें 3डी वॉल्यूम के लघु, सरलता से विश्लेषण किए जाने वाले भाग के जालक के साथ अनुमानित (टेस्सेलेटेड) किया जाता है | यह सामान्यतः तब अनियमित [[ चतुर्पाश्वीय |टेट्राहेड्रा]] , या अनियमित [[ षट्फलक |हेक्साहेड्रा]] होता हैं। जालक का उपयोग परिमित अवयव विश्लेषण के लिए किया जाता है। | ||
सर्फेस का जालक सामान्यतः भिन्न-भिन्न फेसेस और किनारों ([[बहुभुज श्रृंखला|पॉलिगॉन श्रृंखला]] के अनुमानित) के अनुसार उत्पन्न होता है जिससे मूल सीमा वरटाइस जालक में सम्मिलित हो जाटी हैं। यह सुनिश्चित करने के लिए कि मूल सर्फेस का सन्निकटन आगे की प्रक्रिया की आवश्यकताओं के अनुरूप है | सर्फेस जालक जनरेटर के लिए सामान्यतः तीन मूलभूत पैरामीटर परिभाषित किए जाते हैं | सर्फेस का जालक सामान्यतः भिन्न-भिन्न फेसेस और किनारों ([[बहुभुज श्रृंखला|पॉलिगॉन श्रृंखला]] के अनुमानित) के अनुसार उत्पन्न होता है जिससे मूल सीमा वरटाइस जालक में सम्मिलित हो जाटी हैं। यह सुनिश्चित करने के लिए कि मूल सर्फेस का सन्निकटन आगे की प्रक्रिया की आवश्यकताओं के अनुरूप है | सर्फेस जालक जनरेटर के लिए सामान्यतः तीन मूलभूत पैरामीटर परिभाषित किए जाते हैं | | ||
*समतल सन्निकटन पॉलिगॉन और सर्फेस के मध्य अधिकतम अनुमत दूरी (जिसे "सैग" के रूप में जाना जाता है)। यह पैरामीटर सुनिश्चित करता है कि जालक मूल विश्लेषणात्मक सर्फेस के समान है (या पॉलीलाइन मूल वक्र के समान है)। | *समतल सन्निकटन पॉलिगॉन और सर्फेस के मध्य अधिकतम अनुमत दूरी (जिसे "सैग" के रूप में जाना जाता है)। यह पैरामीटर सुनिश्चित करता है कि जालक मूल विश्लेषणात्मक सर्फेस के समान है (या पॉलीलाइन मूल वक्र के समान है)। | ||
| Line 26: | Line 27: | ||
जालक उत्पन्न करने वाला एल्गोरिदम सामान्यतः उपरोक्त तीन और अन्य मापदंडों द्वारा नियंत्रित होता है। किसी निर्मित डिज़ाइन के कुछ प्रकार के कंप्यूटर विश्लेषण के लिए [[अनुकूली जाल शोधन|अनुकूली जालक शोधन]] की आवश्यकता होती है, जो उन क्षेत्रों में उत्तम (शक्तिशाली मापदंडों का उपयोग करके) बनाया गया जालक होता है जहां विश्लेषण के लिए अधिक विवरण की आवश्यकता होती है। <ref name=OpenGL/><ref name=MS/> | जालक उत्पन्न करने वाला एल्गोरिदम सामान्यतः उपरोक्त तीन और अन्य मापदंडों द्वारा नियंत्रित होता है। किसी निर्मित डिज़ाइन के कुछ प्रकार के कंप्यूटर विश्लेषण के लिए [[अनुकूली जाल शोधन|अनुकूली जालक शोधन]] की आवश्यकता होती है, जो उन क्षेत्रों में उत्तम (शक्तिशाली मापदंडों का उपयोग करके) बनाया गया जालक होता है जहां विश्लेषण के लिए अधिक विवरण की आवश्यकता होती है। <ref name=OpenGL/><ref name=MS/> | ||
== यह भी देखें == | == यह भी देखें == | ||
* एटीआई ट्रूफॉर्म - 2001 से उनकी हार्डवेयर टेसेलेशन यूनिट के लिए ब्रांड | * एटीआई ट्रूफॉर्म - 2001 से उनकी हार्डवेयर टेसेलेशन यूनिट के लिए ब्रांड | ||
* {{section link| | * {{section link|टेरास्केल (माइक्रोआर्किटेक्चर)#हार्डवेयर टेस्सेलेशन}} - जून 2007 से नई इकाई | ||
* {{section link| | * {{section link|ग्राफ़िक्स कोर नेक्स्ट#जियोमेट्रिक प्रोसेसर}} - जनवरी 2011 से सबसे वर्तमान इकाई | ||
* [[टेस्सेलेशन शेडर]] | * [[टेस्सेलेशन शेडर]] | ||
* [[प्रगतिशील | * [[Index.php?title=प्रगतिशील जालक|प्रगतिशील जालक]] | ||
* मेष | * मेष जनरेशन | ||
== बाहरी संबंध == | == बाहरी संबंध == | ||
Revision as of 13:40, 5 August 2023
कंप्यूटर ग्राफ़िक्स में, टेस्सेलेशन दृश्य में वस्तुओं को प्रस्तुत करने के लिए उपयुक्त संरचनाओं में प्रस्तुत करने वाले पॉलिगॉनों को (कभी-कभी वर्टेक्स सेट भी कहा जाता है) | इसके डेटासेट को विभाजित करना है। विशेष रूप से वास्तविक समय के कंप्यूटर ग्राफ़िक्स प्रतिपादन के लिए, डेटा को पॉलिगॉन ट्रायंगल में विभाजित किया जाता है, इस प्रकार उदाहरण के लिए ओपनजीएल 4.0 और डायरेक्ट 3डी 11 में होता हैं। [1] [2]
ग्राफिक्स रेंडरिंग में
वास्तविक समय ग्राफिक्स के लिए टेस्सेलेशन का प्रमुख लाभ यह है कि यह नियंत्रण मापदंडों (प्रायःकैमरा डिस्टेंस) के आधार पर 3डी पॉलिगॉन जालक और उसके सिल्हूट किनारों से विवरण को गतिशील रूप से जोड़ने और घटाने की अनुमति देता है। लंबन मैपिंग और उभार का मानचित्रण जैसी पहले की प्रमुख रीयलटाइम तकनीकों में, सर्फेस विवरण को पिक्सेल स्तर पर अनुकरण किया जा सकता था, किन्तु सिल्हूट किनारे का विवरण मूल रूप से मूल डेटासेट की गुणवत्ता द्वारा सीमित था। [3]
डायरेक्ट 3डी 11 पाइपलाइन (डायरेक्टX 11 का भाग) में, ग्राफ़िक्स प्रिमिटिव पैच है। [4] टेसेलेटर, टेसफैक्टर जैसे टेसेलेशन मापदंडों के अनुसार पैच का ट्राएंगल-आधारित टेसेलेशन उत्पन्न करता है, जो पॉलिगॉन जालक की सुंदरता की डिग्री को नियंत्रित करता है। टेस्सेलेशन, फोंग शेडर जैसे शेडर्स के साथ, मूल जालक द्वारा उत्पन्न की तुलना में स्मूथ सर्फेसों का उत्पादन करने की अनुमति देता है। [4] टेसेलेशन प्रक्रिया को जीपीयू हार्डवेयर पर लोड करके, वास्तविक समय में स्मूथिंग की जा सकती है। टेस्सेलेशन का उपयोग उपविभाजन सर्फेसों, विस्तार स्केलिंग के स्तर (कंप्यूटर ग्राफिक्स) और सूक्ष्म विस्थापन मानचित्रण को प्रयुक्त करने के लिए भी किया जा सकता है। [5] ओपनजीएल 4.0 समान पाइपलाइन का उपयोग करता है, जहां ट्राएंगलों में टेसेलेशन को टेस्सेलेशन कंट्रोल शेडर और चार टेसेलेशन मापदंडों के सेट द्वारा नियंत्रित किया जाता है। [6]
कंप्यूटर-सहायता प्राप्त डिज़ाइन में
कंप्यूटर-सहायता प्राप्त डिज़ाइन में निर्मित डिज़ाइन को सीमा प्रतिनिधित्व टोपोलॉजिकल मॉडल द्वारा दर्शाया जाता है, जहां विश्लेषणात्मक 3 डी सर्फेसेस और वक्र, फेसेस, किनारों और शीर्षों तक सीमित, 3 डी बॉडी की निरंतर सीमा का निर्माण करते हैं। इच्छानुसार 3डी निकाय प्रायःसीधे विश्लेषण करने के लिए बहुत सम्मिश्र होते हैं। इसलिए उन्हें 3डी वॉल्यूम के लघु, सरलता से विश्लेषण किए जाने वाले भाग के जालक के साथ अनुमानित (टेस्सेलेटेड) किया जाता है | यह सामान्यतः तब अनियमित टेट्राहेड्रा , या अनियमित हेक्साहेड्रा होता हैं। जालक का उपयोग परिमित अवयव विश्लेषण के लिए किया जाता है।
सर्फेस का जालक सामान्यतः भिन्न-भिन्न फेसेस और किनारों (पॉलिगॉन श्रृंखला के अनुमानित) के अनुसार उत्पन्न होता है जिससे मूल सीमा वरटाइस जालक में सम्मिलित हो जाटी हैं। यह सुनिश्चित करने के लिए कि मूल सर्फेस का सन्निकटन आगे की प्रक्रिया की आवश्यकताओं के अनुरूप है | सर्फेस जालक जनरेटर के लिए सामान्यतः तीन मूलभूत पैरामीटर परिभाषित किए जाते हैं |
- समतल सन्निकटन पॉलिगॉन और सर्फेस के मध्य अधिकतम अनुमत दूरी (जिसे "सैग" के रूप में जाना जाता है)। यह पैरामीटर सुनिश्चित करता है कि जालक मूल विश्लेषणात्मक सर्फेस के समान है (या पॉलीलाइन मूल वक्र के समान है)।
- सन्निकटन पॉलिगॉन का अधिकतम अनुमत आकार (ट्राएंगलों के लिए यह ट्राएंगल की भुजाओं की अधिकतम अनुमत लंबाई हो सकती है)। यह पैरामीटर आगे के विश्लेषण के लिए पर्याप्त विवरण सुनिश्चित करता है।
- दो आसन्न सन्निकटन पॉलिगॉनों ( फलक पर) इसके मध्य अधिकतम अनुमत कोण होता हैं। यह पैरामीटर सुनिश्चित करता है कि बहुत लघु हम्प्स या होलोस जो विश्लेषण पर महत्वपूर्ण प्रभाव डाल सकते हैं, यह जालक में विलुप्त नहीं होते हैं।
जालक उत्पन्न करने वाला एल्गोरिदम सामान्यतः उपरोक्त तीन और अन्य मापदंडों द्वारा नियंत्रित होता है। किसी निर्मित डिज़ाइन के कुछ प्रकार के कंप्यूटर विश्लेषण के लिए अनुकूली जालक शोधन की आवश्यकता होती है, जो उन क्षेत्रों में उत्तम (शक्तिशाली मापदंडों का उपयोग करके) बनाया गया जालक होता है जहां विश्लेषण के लिए अधिक विवरण की आवश्यकता होती है। [1][2]
यह भी देखें
- एटीआई ट्रूफॉर्म - 2001 से उनकी हार्डवेयर टेसेलेशन यूनिट के लिए ब्रांड
- टेरास्केल (माइक्रोआर्किटेक्चर) § हार्डवेयर टेस्सेलेशन - जून 2007 से नई इकाई
- ग्राफ़िक्स कोर नेक्स्ट § जियोमेट्रिक प्रोसेसर - जनवरी 2011 से सबसे वर्तमान इकाई
- टेस्सेलेशन शेडर
- प्रगतिशील जालक
- मेष जनरेशन
बाहरी संबंध
संदर्भ
- ↑ 1.0 1.1 The OpenGL® Graphics System: A Specification (Version 4.0 (Core Profile) - March 11, 2010)
- ↑ 2.0 2.1 MSDN: Tessellation Overview
- ↑ Rost, Randi (July 30, 2009). ओपनजीएल शेडिंग भाषा. Addison-Wesley. p. 345. ISBN 978-0321637635.
- ↑ 4.0 4.1 Abi-Chahla, Fedy (16 September 2008). "चौकोर". Tom's Hardware. Retrieved 27 April 2013.
- ↑ Tariq, Sara. "D3D11 Tessellation" (PDF). Nvidia. Retrieved 27 April 2013.
- ↑ "चौकोर". OpenGL. Retrieved 27 April 2013.
