अर्धचालक पैमाने के उदाहरणों की सूची: Difference between revisions

From Vigyanwiki
(Created page with "{{Short description|None}} {{Semiconductor manufacturing processes}} विभिन्न मेटल-ऑक्साइड-अर्धचालक फील्ड-...")
 
No edit summary
 
(14 intermediate revisions by 3 users not shown)
Line 1: Line 1:
{{Short description|None}}
{{Semiconductor manufacturing processes}}
{{Semiconductor manufacturing processes}}
विभिन्न मेटल-ऑक्साइड-[[ अर्धचालक ]] फील्ड-इफेक्ट ट्रांजिस्टर (MOSFET, या MOS ट्रांजिस्टर) सेमीकंडक्टर निर्माण प्रक्रिया नोड्स के लिए सूचीबद्ध कई सेमीकंडक्टर [[MOSFET स्केलिंग]] उदाहरण हैं।
विभिन्न धातु-ऑक्साइड-[[ अर्धचालक | अर्धचालक]] क्षेत्र-प्रभाव ट्रांजिस्टर (मोसफेट, या एमओएस ट्रांजिस्टर) अर्धचालक निर्माण प्रक्रिया नोड्स के लिए सूचीबद्ध अनेक अर्धचालक [[MOSFET स्केलिंग|मोसफेट]] मापदंड के उदाहरण हैं।


== MOSFET प्रदर्शनों की समयरेखा ==
== मोसफेट प्रदर्शनों की समयरेखा ==
{{See also|MOSFET|Semiconductor device fabrication|Transistor density}}
{{See also|मोसफेट|सेमीकंडक्टर यंत्र का निर्माण|ट्रांजिस्टर घनत्व}}
<सेक्शन शुरू = प्रदर्शन />


=== पीएमओएस और एनएमओएस ===
=== पीएमओएस और एनएमओएस ===
{| class="wikitable sortable"
{| class="wikitable sortable"
|+ [[MOSFET]] ([[PMOS logic|PMOS]] and [[NMOS logic|NMOS]]) demonstrations
|+ [[MOSFET|मोसफेट]] ([[PMOS logic|पीएमओएस]] और [[NMOS logic|एनएमओएस]]) स्पष्टीकरण
! Date
! डेट
! data-sort-type="number" | [[MOSFET#Structure and channel formation|Channel length]]
! data-sort-type="number" | [[MOSFET#Structure and channel formation|चैनल लेंथ]]
! data-sort-type="number" | [[Gate oxide|Oxide thickness]]<ref name="collins">{{cite web |title=Angstrom |url=https://www.collinsdictionary.com/dictionary/english/angstrom |website=[[Collins English Dictionary]] |access-date=2019-03-02}}</ref>
! data-sort-type="number" | [[Gate oxide|ऑक्साइड थिक्कनेस]]<ref name="collins">{{cite web |title=Angstrom |url=https://www.collinsdictionary.com/dictionary/english/angstrom |website=[[Collins English Dictionary]] |access-date=2019-03-02}}</ref>
! [[MOSFET]] [[logic family|logic]]
! [[MOSFET|मोसफेट]] [[logic family|लॉजिक]]
! Researcher(s)
! रिसर्चर (एस)
! Organization
! आर्गेनाइजेशन
! {{Abbr|Ref|Reference(s)}}
! {{Abbr|रिफ़|रिफरेन्स (एस)}}
|-
|-
|rowspan="4" | {{dts|1960|6}}
|rowspan="4" | जून 1960
|rowspan="2" | [[20 μm process|20,000 nm]]
|rowspan="2" | [[20 μm process|20,000 एनएम]]  
|rowspan="2" | [[100 nm]]
|rowspan="2" | [[100 nm|100 एनएम]]  
|[[PMOS logic|PMOS]]
|[[PMOS logic|पीएमओएस]]
|rowspan="2" | [[Mohamed M. Atalla]], [[Dawon Kahng]]
|rowspan="2" | [[Mohamed M. Atalla|मोहम्मद एम. अटाला]], [[Dawon Kahng|डॉन कहंग]]
|rowspan="2" | [[Bell Telephone Laboratories]]
|rowspan="2" | [[Bell Telephone Laboratories|बेल टेलीफोन लैबोरेट्रीज]]
|rowspan="2" | <ref>{{cite book |last1=Sze |first1=Simon M. |author1-link=Simon Sze |title=Semiconductor Devices: Physics and Technology |date=2002 |publisher=[[Wiley (publisher)|Wiley]] |isbn=0-471-33372-7 |page=4 |edition=2nd |url=http://www.fulviofrisone.com/attachments/article/453/Semiconductor.Devices_Physics.Technology_Sze.2ndEd_Wiley_2002.pdf}}</ref><ref name="Atalla">{{cite journal |last1=Atalla |first1=Mohamed M. |author1-link=Mohamed M. Atalla |last2=Kahng |first2=Dawon |author2-link=Dawon Kahng |title=Silicon–silicon dioxide field induced surface devices |journal=IRE-AIEE Solid State Device Research Conference |publisher=[[Carnegie Mellon University Press]] |date=June 1960}}</ref>
|rowspan="2" | <ref>{{cite book |last1=Sze |first1=Simon M. |author1-link=Simon Sze |title=Semiconductor Devices: Physics and Technology |date=2002 |publisher=[[Wiley (publisher)|Wiley]] |isbn=0-471-33372-7 |page=4 |edition=2nd |url=http://www.fulviofrisone.com/attachments/article/453/Semiconductor.Devices_Physics.Technology_Sze.2ndEd_Wiley_2002.pdf}}</ref><ref name="Atalla">{{cite journal |last1=Atalla |first1=Mohamed M. |author1-link=Mohamed M. Atalla |last2=Kahng |first2=Dawon |author2-link=Dawon Kahng |title=Silicon–silicon dioxide field induced surface devices |journal=IRE-AIEE Solid State Device Research Conference |publisher=[[Carnegie Mellon University Press]] |date=June 1960}}</ref>
|-
|-
|[[NMOS logic|NMOS]]
|[[NMOS logic|एनएमओएस]]
|-
|-
|rowspan="2" | [[10 μm process|10,000 nm]]
|rowspan="2" | [[10 μm process|10,000 एनएम]]  
|rowspan="2" | {{#expr:1000/10}} [[nanometre|nm]]
|rowspan="2" | {{#expr:1000/10}} [[nanometre|एनएम]]  
|PMOS
|पीएमओएस
|rowspan="2" | [[Mohamed M. Atalla]], [[Dawon Kahng]]
|rowspan="2" | [[Mohamed M. Atalla|मोहम्मद एम. अटाला]], [[Dawon Kahng|डॉन कहंग]]
|rowspan="2" | Bell Telephone Laboratories
|rowspan="2" | बेल टेलीफोन लैबोरेट्रीज
|rowspan="2" | <ref>{{cite book |last1=Voinigescu |first1=Sorin |title=High-Frequency Integrated Circuits |date=2013 |publisher=[[Cambridge University Press]] |isbn=9780521873024 |page=164 |url=https://books.google.com/books?id=71dHe1yb9jgC&pg=PA164}}</ref>
|rowspan="2" | <ref>{{cite book |last1=Voinigescu |first1=Sorin |title=High-Frequency Integrated Circuits |date=2013 |publisher=[[Cambridge University Press]] |isbn=9780521873024 |page=164 |url=https://books.google.com/books?id=71dHe1yb9jgC&pg=PA164}}</ref>
|-
|-
|NMOS
|एनएमओएस
|-
|-
|rowspan="2" | {{dts|1965|5}}
|rowspan="2" | मई 1965
|8,000&nbsp;nm
|8,000&nbsp;एनएम
|[[Half-node|150 nm]]
|[[Half-node|150 एनएम]]  
|NMOS
|एनएमओएस
|rowspan="2" | [[Chih-Tang Sah]], Otto Leistiko, A.S. Grove
|rowspan="2" | [[Chih-Tang Sah|चिह-तांग साह]], ओटो लिस्टिको, ए़ एस ग्रोव
|rowspan="2" | [[Fairchild Semiconductor]]
|rowspan="2" | [[Fairchild Semiconductor|फेयरचाइल्ड सेमीकंडक्टर]]
|rowspan="2" | <ref>{{cite journal |last1=Sah |first1=Chih-Tang |author1-link=Chih-Tang Sah |last2=Leistiko |first2=Otto |last3=Grove |first3=A. S. |title=Electron and hole mobilities in inversion layers on thermally oxidized silicon surfaces |journal=[[IEEE Transactions on Electron Devices]] |date=May 1965 |volume=12 |issue=5 |pages=248–254 |doi=10.1109/T-ED.1965.15489 |bibcode=1965ITED...12..248L |url=https://pdfslide.net/documents/electron-and-hole-mobilities-in-inversion-layers-on-thermally-oxidized-silicon-57e531d33262d.html}}</ref>
|rowspan="2" | <ref>{{cite journal |last1=Sah |first1=Chih-Tang |author1-link=Chih-Tang Sah |last2=Leistiko |first2=Otto |last3=Grove |first3=A. S. |title=Electron and hole mobilities in inversion layers on thermally oxidized silicon surfaces |journal=[[IEEE Transactions on Electron Devices]] |date=May 1965 |volume=12 |issue=5 |pages=248–254 |doi=10.1109/T-ED.1965.15489 |bibcode=1965ITED...12..248L |url=https://pdfslide.net/documents/electron-and-hole-mobilities-in-inversion-layers-on-thermally-oxidized-silicon-57e531d33262d.html}}</ref>
|-
|-
|[[6 μm process|5,000 nm]]
|[[6 μm process|5,000 एनएम]]  
|[[180 nanometer|170 nm]]
|[[180 nanometer|170 एनएम]]  
|PMOS
|पीएमओएस
|-
|-
|{{dts|1972|12}}
|दिसंबर 1972
|[[1 μm process|1,000 nm]]
|[[1 μm process|1,000 एनएम]]  
|{{dunno}}
|{{dunno}}
|PMOS
|पीएमओएस
|[[Robert H. Dennard]], Fritz H. Gaensslen, Hwa-Nien Yu
|[[Robert H. Dennard|रॉबर्ट एच डेनार्ड]], फ्रिट्ज़ एच. गेन्सलेन, ह्व़ा-निएँ यू
|[[IBM T.J. Watson Research Center]]
|[[IBM T.J. Watson Research Center|आईबीएम टी.जे. वाटसन रिसर्च सेंटर]]
|<ref>{{cite conference |last1=Dennard |first1=Robert H. |author1-link=Robert H. Dennard |last2=Gaensslen |first2=Fritz H. |last3=Yu |first3=Hwa-Nien |last4=Kuhn |first4=L. |title=1972 International Electron Devices Meeting |chapter=Design of micron MOS switching devices |conference=1972 International Electron Devices Meeting |date=December 1972 |pages=168–170 |doi=10.1109/IEDM.1972.249198}}</ref><ref name="Hori">{{cite journal |last1=Hori |first1=Ryoichi |last2=Masuda |first2=Hiroo |last3=Minato |first3=Osamu |last4=Nishimatsu |first4=Shigeru |last5=Sato |first5=Kikuji |last6=Kubo |first6=Masaharu |title=Short Channel MOS-IC Based on Accurate Two Dimensional Device Design |journal=[[Japanese Journal of Applied Physics]] |date=September 1975 |volume=15 |issue=S1 |pages=193 |doi=10.7567/JJAPS.15S1.193 |issn=1347-4065}}</ref><ref>{{cite journal |last1=Critchlow |first1=D. L. |title=Recollections on MOSFET Scaling |journal=IEEE Solid-State Circuits Society Newsletter |date=2007 |volume=12 |issue=1 |pages=19–22 |doi=10.1109/N-SSC.2007.4785536 |doi-access=free}}</ref>
|<ref>{{cite conference |last1=Dennard |first1=Robert H. |author1-link=Robert H. Dennard |last2=Gaensslen |first2=Fritz H. |last3=Yu |first3=Hwa-Nien |last4=Kuhn |first4=L. |title=1972 International Electron Devices Meeting |chapter=Design of micron MOS switching devices |conference=1972 International Electron Devices Meeting |date=December 1972 |pages=168–170 |doi=10.1109/IEDM.1972.249198}}</ref><ref name="Hori">{{cite journal |last1=Hori |first1=Ryoichi |last2=Masuda |first2=Hiroo |last3=Minato |first3=Osamu |last4=Nishimatsu |first4=Shigeru |last5=Sato |first5=Kikuji |last6=Kubo |first6=Masaharu |title=Short Channel MOS-IC Based on Accurate Two Dimensional Device Design |journal=[[Japanese Journal of Applied Physics]] |date=September 1975 |volume=15 |issue=S1 |pages=193 |doi=10.7567/JJAPS.15S1.193 |issn=1347-4065}}</ref><ref>{{cite journal |last1=Critchlow |first1=D. L. |title=Recollections on MOSFET Scaling |journal=IEEE Solid-State Circuits Society Newsletter |date=2007 |volume=12 |issue=1 |pages=19–22 |doi=10.1109/N-SSC.2007.4785536 |doi-access=free}}</ref>
|-
|-
|rowspan="2" | 1973
|rowspan="2" | 1973
|7,500&nbsp;nm
|7,500&nbsp;एनएम
|{{dunno}}
|{{dunno}}
|NMOS
|एनएमओएस
|Sohichi Suzuki
|सोहिची सुजुकी
|[[NEC]]
|[[NEC|एनईसी]]
|<ref name="shmj70s">{{cite web |title=1970s: Development and evolution of microprocessors |url=http://www.shmj.or.jp/english/pdf/ic/exhibi748E.pdf |website=Semiconductor History Museum of Japan |access-date=27 June 2019}}</ref><ref name="ucom-4">{{cite web |title=NEC 751 (uCOM-4) |publisher=The Antique Chip Collector's Page |url=http://www.antiquetech.com/chips/NEC751.htm |access-date=2010-06-11 |url-status=dead |archive-url=https://web.archive.org/web/20110525202756/http://www.antiquetech.com/chips/NEC751.htm |archive-date=2011-05-25}}</ref>
|<ref name="shmj70s">{{cite web |title=1970s: Development and evolution of microprocessors |url=http://www.shmj.or.jp/english/pdf/ic/exhibi748E.pdf |website=Semiconductor History Museum of Japan |access-date=27 June 2019}}</ref><ref name="ucom-4">{{cite web |title=NEC 751 (uCOM-4) |publisher=The Antique Chip Collector's Page |url=http://www.antiquetech.com/chips/NEC751.htm |access-date=2010-06-11 |url-status=dead |archive-url=https://web.archive.org/web/20110525202756/http://www.antiquetech.com/chips/NEC751.htm |archive-date=2011-05-25}}</ref>
|-
|-
|[[6 μm process|6,000 nm]]
|[[6 μm process|6,000 एनएम]]  
|{{dunno}}
|{{dunno}}
|PMOS
|पीएमओएस
|{{dunno}}
|{{dunno}}
|[[Toshiba]]
|[[Toshiba|तोशीबा]]
|<ref name="shmj-1973-toshiba">{{cite web |title=1973: 12-bit engine-control microprocessor (Toshiba) |url=http://www.shmj.or.jp/english/pdf/ic/exhibi739E.pdf |website=Semiconductor History Museum of Japan |access-date=27 June 2019}}</ref><ref>{{cite book |last1=Belzer |first1=Jack |last2=Holzman |first2=Albert G. |last3=Kent |first3=Allen |title=Encyclopedia of Computer Science and Technology: Volume 10 – Linear and Matrix Algebra to Microorganisms: Computer-Assisted Identification |date=1978 |publisher=[[CRC Press]] |isbn=9780824722609 |page=402 |url=https://books.google.com/books?id=iBsUXrgKBKkC&pg=PA402}}</ref>
|<ref name="shmj-1973-toshiba">{{cite web |title=1973: 12-bit engine-control microprocessor (Toshiba) |url=http://www.shmj.or.jp/english/pdf/ic/exhibi739E.pdf |website=Semiconductor History Museum of Japan |access-date=27 June 2019}}</ref><ref>{{cite book |last1=Belzer |first1=Jack |last2=Holzman |first2=Albert G. |last3=Kent |first3=Allen |title=Encyclopedia of Computer Science and Technology: Volume 10 – Linear and Matrix Algebra to Microorganisms: Computer-Assisted Identification |date=1978 |publisher=[[CRC Press]] |isbn=9780824722609 |page=402 |url=https://books.google.com/books?id=iBsUXrgKBKkC&pg=PA402}}</ref>
|-
|-
|rowspan="2" | {{dts|1974|10}}
|rowspan="2" | अक्टूबर 1974
|1,000&nbsp;nm
|1,000&nbsp;एनएम
|rowspan="2" | [[45 nanometer|{{#expr:350/10}} nm]]
|rowspan="2" | [[45 nanometer|{{#expr:350/10}} एनएम]]  
|rowspan="2" | NMOS
|rowspan="2" | एनएमओएस
|rowspan="2" | [[Robert H. Dennard]], Fritz H. Gaensslen, Hwa-Nien Yu
|rowspan="2" | [[Robert H. Dennard|रॉबर्ट एच डेनार्ड]], फ्रिट्ज़ एच. गेन्सलेन, ह्व़ा-निएँ यू
|rowspan="2" | IBM T.J. Watson Research Center
|rowspan="2" | आईबीएम टी.जे. वाटसन रिसर्च सेंटर
|rowspan="2" | <ref>{{cite journal |last1=Dennard |first1=Robert H. |author1-link=Robert H. Dennard |last2=Gaensslen |first2=F. H. |last3=Yu |first3=Hwa-Nien |last4=Rideout |first4=V. L. |last5=Bassous |first5=E. |last6=LeBlanc |first6=A. R. |title=Design of ion-implanted MOSFET's with very small physical dimensions |journal=[[IEEE Journal of Solid-State Circuits]] |date=October 1974 |volume=9 |issue=5 |pages=256–268 |doi=10.1109/JSSC.1974.1050511 |bibcode=1974IJSSC...9..256D |citeseerx=10.1.1.334.2417 |s2cid=283984 |url=http://www.eng.auburn.edu/~agrawvd/COURSE/READING/LOWP/Design%20of%20ion-implanted%20MOSFETs%20with%20very%20small%20physical%20dimensions.pdf}}</ref>
|rowspan="2" | <ref>{{cite journal |last1=Dennard |first1=Robert H. |author1-link=Robert H. Dennard |last2=Gaensslen |first2=F. H. |last3=Yu |first3=Hwa-Nien |last4=Rideout |first4=V. L. |last5=Bassous |first5=E. |last6=LeBlanc |first6=A. R. |title=Design of ion-implanted MOSFET's with very small physical dimensions |journal=[[IEEE Journal of Solid-State Circuits]] |date=October 1974 |volume=9 |issue=5 |pages=256–268 |doi=10.1109/JSSC.1974.1050511 |bibcode=1974IJSSC...9..256D |citeseerx=10.1.1.334.2417 |s2cid=283984 |url=http://www.eng.auburn.edu/~agrawvd/COURSE/READING/LOWP/Design%20of%20ion-implanted%20MOSFETs%20with%20very%20small%20physical%20dimensions.pdf}}</ref>
|-
|-
|[[500 nanometer|500 nm]]
|[[500 nanometer|500 एनएम]]  
|-
|-
|{{dts|1975|9}}
|सितंबर 1975
|[[1.5 μm process|1,500 nm]]
|[[1.5 μm process|1,500 एनएम]]  
|[[22 nanometer|{{#expr:200/10}} nm]]
|[[22 nanometer|{{#expr:200/10}} एनएम]]  
|NMOS
|एनएमओएस
|Ryoichi Hori, Hiroo Masuda, Osamu Minato
|रयोइची होरी, हीरू मसुदा, ओसामू मिनटों
|[[Hitachi]]
|[[Hitachi|हितैची]]
|<ref name="Hori"/><ref>{{cite conference |last1=Kubo |first1=Masaharu |last2=Hori |first2=Ryoichi |last3=Minato |first3=Osamu |last4=Sato |first4=Kikuji |title=1976 IEEE International Solid-State Circuits Conference. Digest of Technical Papers |chapter=A threshold voltage controlling circuit for short channel MOS integrated circuits |conference=1976 IEEE International Solid-State Circuits Conference. Digest of Technical Papers |date=February 1976 |volume=XIX |pages=54–55 |doi=10.1109/ISSCC.1976.1155515|s2cid=21048622 }}</ref>
|<ref name="Hori"/><ref>{{cite conference |last1=Kubo |first1=Masaharu |last2=Hori |first2=Ryoichi |last3=Minato |first3=Osamu |last4=Sato |first4=Kikuji |title=1976 IEEE International Solid-State Circuits Conference. Digest of Technical Papers |chapter=A threshold voltage controlling circuit for short channel MOS integrated circuits |conference=1976 IEEE International Solid-State Circuits Conference. Digest of Technical Papers |date=February 1976 |volume=XIX |pages=54–55 |doi=10.1109/ISSCC.1976.1155515|s2cid=21048622 }}</ref>
|-
|-
|{{dts|1976|3}}
|मार्च 1976
|[[3 μm process|3,000 nm]]
|[[3 μm process|3,000 एनएम]]  
|{{dunno}}
|{{dunno}}
|NMOS
|एनएमओएस
|{{dunno}}
|{{dunno}}
|[[Intel]]
|[[Intel|इंटेल]]
|<ref>{{cite web|url=https://www.intel.com/pressroom/kits/quickrefyr.htm|title=Intel Microprocessor Quick Reference Guide|website=[[Intel]]|access-date=27 June 2019}}</ref>
|<ref>{{cite web|url=https://www.intel.com/pressroom/kits/quickrefyr.htm|title=Intel Microprocessor Quick Reference Guide|website=[[Intel]]|access-date=27 June 2019}}</ref>
|-
|-
|{{dts|1979|4}}
|अप्रैल 1979
|1,000&nbsp;nm
|1,000&nbsp;एनएम
|[[28 nanometer|25 nm]]
|[[28 nanometer|25 एनएम]]  
|NMOS
|एनएमओएस
|William R. Hunter, L. M. Ephrath, Alice Cramer
|विलियम आर हंटर, एल एम एफ्राथ, ऐलिस क्रैमर
|IBM T.J. Watson Research Center
|आईबीएम टी.जे. वाटसन रिसर्च सेंटर
|<ref>{{cite journal |last1=Hunter |first1=William R. |last2=Ephrath |first2=L. M. |last3=Cramer |first3=Alice |last4=Grobman |first4=W. D. |last5=Osburn |first5=C. M. |last6=Crowder |first6=B. L. |last7=Luhn |first7=H. E. |title=1 /spl mu/m MOSFET VLSI technology. V. A single-level polysilicon technology using electron-beam lithography |journal=[[IEEE Journal of Solid-State Circuits]] |date=April 1979 |volume=14 |issue=2 |pages=275–281 |doi=10.1109/JSSC.1979.1051174|s2cid=26389509 }}</ref>
|<ref>{{cite journal |last1=Hunter |first1=William R. |last2=Ephrath |first2=L. M. |last3=Cramer |first3=Alice |last4=Grobman |first4=W. D. |last5=Osburn |first5=C. M. |last6=Crowder |first6=B. L. |last7=Luhn |first7=H. E. |title=1 /spl mu/m MOSFET VLSI technology. V. A single-level polysilicon technology using electron-beam lithography |journal=[[IEEE Journal of Solid-State Circuits]] |date=April 1979 |volume=14 |issue=2 |pages=275–281 |doi=10.1109/JSSC.1979.1051174|s2cid=26389509 }}</ref>
|-
|-
|{{dts|1984|12}}
|दिसंबर 1984
|[[130 nanometer|100 nm]]
|[[130 nanometer|100 एनएम]]  
|[[5 nm]]
|[[5 nm|5 एनएम]]  
|NMOS
|एनएमओएस
|Toshio Kobayashi, Seiji Horiguchi, K. Kiuchi
|तोशियो कोबायाशी, सीजी होरिगुची, के़ किउची
|Nippon Telegraph and Telephone
|निप्पॉन टेलीग्राफ और टेलीफोन
|<ref>{{cite journal |last1=Kobayashi |first1=Toshio |last2=Horiguchi |first2=Seiji |last3=Kiuchi |first3=K. |title=Deep-submicron MOSFET characteristics with 5 nm gate oxide |journal=1984 International Electron Devices Meeting |date=December 1984 |pages=414–417 |doi=10.1109/IEDM.1984.190738|s2cid=46729489 }}</ref>
|<ref>{{cite journal |last1=Kobayashi |first1=Toshio |last2=Horiguchi |first2=Seiji |last3=Kiuchi |first3=K. |title=Deep-submicron MOSFET characteristics with 5 nm gate oxide |journal=1984 International Electron Devices Meeting |date=December 1984 |pages=414–417 |doi=10.1109/IEDM.1984.190738|s2cid=46729489 }}</ref>
|-
|-
|rowspan="2" | {{dts|1985|12}}
|rowspan="2" | दिसंबर 1985
|[[Half-node|150 nm]]
|[[Half-node|150 एनएम]]  
|[[3 nanometer|2.5 nm]]
|[[3 nanometer|2.5 एनएम]]  
|NMOS
|एनएमओएस
|Toshio Kobayashi, Seiji Horiguchi, M. Miyake, M. Oda
|तोशियो कोबायाशी, सीजी होरिगुची, एम मियाके, एम ओडा
|Nippon Telegraph and Telephone
|निप्पॉन टेलीग्राफ और टेलीफोन
|<ref>{{cite journal |last1=Kobayashi |first1=Toshio |last2=Horiguchi |first2=Seiji |last3=Miyake |first3=M. |last4=Oda |first4=M. |last5=Kiuchi |first5=K. |title=Extremely high transconductance (above 500 mS/mm) MOSFET with 2.5 nm gate oxide |journal=1985 International Electron Devices Meeting |date=December 1985 |pages=761–763 |doi=10.1109/IEDM.1985.191088|s2cid=22309664 }}</ref>
|<ref>{{cite journal |last1=Kobayashi |first1=Toshio |last2=Horiguchi |first2=Seiji |last3=Miyake |first3=M. |last4=Oda |first4=M. |last5=Kiuchi |first5=K. |title=Extremely high transconductance (above 500 mS/mm) MOSFET with 2.5 nm gate oxide |journal=1985 International Electron Devices Meeting |date=December 1985 |pages=761–763 |doi=10.1109/IEDM.1985.191088|s2cid=22309664 }}</ref>
|-
|-
|[[90 nanometer|75 nm]]
|[[90 nanometer|75 एनएम]]  
|{{dunno}}
|{{dunno}}
|NMOS
|एनएमओएस
|Stephen Y. Chou, Henry I. Smith, Dimitri A. Antoniadis
|स्टीफन वाई चाउ, हेनरी आई स्मिथ, दिमित्री ए एंटोनियाडिस
|[[MIT]]
|[[MIT|एमआईटी]]
|<ref>{{cite journal |last1=Chou |first1=Stephen Y. |last2=Antoniadis |first2=Dimitri A. |last3=Smith |first3=Henry I. |title=Observation of electron velocity overshoot in sub-100-nm-channel MOSFET's in Silicon |journal=IEEE Electron Device Letters |date=December 1985 |volume=6 |issue=12 |pages=665–667 |doi=10.1109/EDL.1985.26267|bibcode=1985IEDL....6..665C|s2cid=28493431 }}</ref>
|<ref>{{cite journal |last1=Chou |first1=Stephen Y. |last2=Antoniadis |first2=Dimitri A. |last3=Smith |first3=Henry I. |title=Observation of electron velocity overshoot in sub-100-nm-channel MOSFET's in Silicon |journal=IEEE Electron Device Letters |date=December 1985 |volume=6 |issue=12 |pages=665–667 |doi=10.1109/EDL.1985.26267|bibcode=1985IEDL....6..665C|s2cid=28493431 }}</ref>
|-
|-
|{{dts|1986|1}}
|जनवरी 1986
|[[65 nanometer|60 nm]]
|[[65 nanometer|60 एनएम]]  
|{{dunno}}
|{{dunno}}
|NMOS
|एनएमओएस
|Stephen Y. Chou, Henry I. Smith, Dimitri A. Antoniadis
|स्टीफन वाई चाउ, हेनरी आई स्मिथ, दिमित्री ए एंटोनियाडिस
|MIT
|एमआईटी
|<ref name="Chou">{{cite journal |last1=Chou |first1=Stephen Y. |last2=Smith |first2=Henry I. |last3=Antoniadis |first3=Dimitri A. |title=Sub‐100‐nm channel‐length transistors fabricated using x‐ray lithography |journal=Journal of Vacuum Science & Technology B: Microelectronics Processing and Phenomena |date=January 1986 |volume=4 |issue=1 |pages=253–255 |doi=10.1116/1.583451 |bibcode=1986JVSTB...4..253C |issn=0734-211X}}</ref>
|<ref name="Chou">{{cite journal |last1=Chou |first1=Stephen Y. |last2=Smith |first2=Henry I. |last3=Antoniadis |first3=Dimitri A. |title=Sub‐100‐nm channel‐length transistors fabricated using x‐ray lithography |journal=Journal of Vacuum Science & Technology B: Microelectronics Processing and Phenomena |date=January 1986 |volume=4 |issue=1 |pages=253–255 |doi=10.1116/1.583451 |bibcode=1986JVSTB...4..253C |issn=0734-211X}}</ref>
|-
|-
|{{dts|1987|6}}
|जून 1987
|[[Die shrink|200 nm]]
|[[Die shrink|200 एनएम]]  
|[[5 nm process|3.5 nm]]
|[[5 nm process|3.5 एनएम]]  
|PMOS
|पीएमओएस
|Toshio Kobayashi, M. Miyake, K. Deguchi
|तोशियो कोबायाशी, एम मियाके, के देगुची
|Nippon Telegraph and Telephone
|निप्पॉन टेलीग्राफ और टेलीफोन
|<ref>{{cite journal |last1=Kobayashi |first1=Toshio |last2=Miyake |first2=M.|last3=Deguchi |first3=K. |last4=Kimizuka |first4=M. |last5=Horiguchi |first5=Seiji |last6=Kiuchi |first6=K. |title=Subhalf-micrometer p-channel MOSFET's with 3.5-nm gate Oxide fabricated using X-ray lithography |journal=IEEE Electron Device Letters |date=1987 |volume=8 |issue=6 |pages=266–268 |doi=10.1109/EDL.1987.26625|bibcode=1987IEDL....8..266M|s2cid=38828156 }}</ref>
|<ref>{{cite journal |last1=Kobayashi |first1=Toshio |last2=Miyake |first2=M.|last3=Deguchi |first3=K. |last4=Kimizuka |first4=M. |last5=Horiguchi |first5=Seiji |last6=Kiuchi |first6=K. |title=Subhalf-micrometer p-channel MOSFET's with 3.5-nm gate Oxide fabricated using X-ray lithography |journal=IEEE Electron Device Letters |date=1987 |volume=8 |issue=6 |pages=266–268 |doi=10.1109/EDL.1987.26625|bibcode=1987IEDL....8..266M|s2cid=38828156 }}</ref>
|-
|-
|{{dts|1993|12}}
|दिसंबर 1993
|[[40 nm]]
|[[40 nm|40 एनएम]]  
|{{dunno}}
|{{dunno}}
|NMOS
|एनएमओएस
|Mizuki Ono, Masanobu Saito, Takashi Yoshitomi
|मिज़ूकी ओनो, मासानोबू सेतो, ताकाशी योशितोमी
|Toshiba
|तोशीबा
|<ref>{{cite journal |last1=Ono |first1=Mizuki |last2=Saito |first2=Masanobu |last3=Yoshitomi |first3=Takashi |last4=Fiegna |first4=Claudio |last5=Ohguro |first5=Tatsuya |last6=Iwai |first6=Hiroshi |title=Sub-50 nm gate length n-MOSFETs with 10 nm phosphorus source and drain junctions |journal=Proceedings of IEEE International Electron Devices Meeting |date=December 1993 |pages=119–122 |doi=10.1109/IEDM.1993.347385|isbn=0-7803-1450-6|s2cid=114633315 }}</ref>
|<ref>{{cite journal |last1=Ono |first1=Mizuki |last2=Saito |first2=Masanobu |last3=Yoshitomi |first3=Takashi |last4=Fiegna |first4=Claudio |last5=Ohguro |first5=Tatsuya |last6=Iwai |first6=Hiroshi |title=Sub-50 nm gate length n-MOSFETs with 10 nm phosphorus source and drain junctions |journal=Proceedings of IEEE International Electron Devices Meeting |date=December 1993 |pages=119–122 |doi=10.1109/IEDM.1993.347385|isbn=0-7803-1450-6|s2cid=114633315 }}</ref>
|-
|-
|{{dts|1996|9}}
|सितंबर 1996
|[[16 nm]]
|[[16 nm|16 एनएम]]  
|{{dunno}}
|{{dunno}}
|PMOS
|पीएमओएस
|Hisao Kawaura, Toshitsugu Sakamoto, Toshio Baba
|हिसाओ कवौरा, तोशित्सुगु सकामोटो, तोशियो बाबा
|NEC
|एनईसी
|<ref>{{cite journal |last1=Kawaura |first1=Hisao |last2=Sakamoto |first2=Toshitsugu |last3=Baba |first3=Toshio |last4=Ochiai |first4=Yukinori |last5=Fujita |first5=Jun'ichi |last6=Matsui |first6=Shinji |last7=Sone |first7=Jun'ichi |title=Proposal of Pseudo Source and Drain MOSFETs for Evaluating 10-nm Gate MOSFETs |journal=[[Japanese Journal of Applied Physics]] |date=1997 |volume=36 |issue=3S |pages=1569 |doi=10.1143/JJAP.36.1569 |bibcode=1997JaJAP..36.1569K |s2cid=250846435 |language=en |issn=1347-4065}}</ref>
|<ref>{{cite journal |last1=Kawaura |first1=Hisao |last2=Sakamoto |first2=Toshitsugu |last3=Baba |first3=Toshio |last4=Ochiai |first4=Yukinori |last5=Fujita |first5=Jun'ichi |last6=Matsui |first6=Shinji |last7=Sone |first7=Jun'ichi |title=Proposal of Pseudo Source and Drain MOSFETs for Evaluating 10-nm Gate MOSFETs |journal=[[Japanese Journal of Applied Physics]] |date=1997 |volume=36 |issue=3S |pages=1569 |doi=10.1143/JJAP.36.1569 |bibcode=1997JaJAP..36.1569K |s2cid=250846435 |language=en |issn=1347-4065}}</ref>
|-
|-
|{{dts|1998|6}}
|जून 1998
|[[55 nanometer|50 nm]]
|[[55 nanometer|50 एनएम]]  
|[[3 nm process|1.3 nm]]
|[[3 nm process|1.3 एनएम]]  
|NMOS
|एनएमओएस
|Khaled Z. Ahmed, Effiong E. Ibok, Miryeong Song
|खालिद जेड अहमद, एफ़िओन्ग ई. इबोक, मिर्योंग सोंग
|[[Advanced Micro Devices]] (AMD)
|[[Advanced Micro Devices|एडवांस्ड माइक्रो डिवाइस]] (एएमडी)
|<ref>{{cite journal |last1=Ahmed |first1=Khaled Z. |last2=Ibok |first2=Effiong E. |last3=Song |first3=Miryeong |last4=Yeap |first4=Geoffrey |last5=Xiang |first5=Qi |last6=Bang |first6=David S. |last7=Lin |first7=Ming-Ren |title=Performance and reliability of sub-100 nm MOSFETs with ultra thin direct tunneling gate oxides |journal=1998 Symposium on VLSI Technology Digest of Technical Papers (Cat. No.98CH36216) |date=1998 |pages=160–161 |doi=10.1109/VLSIT.1998.689240|isbn=0-7803-4770-6|s2cid=109823217 }}</ref><ref>{{cite journal |last1=Ahmed |first1=Khaled Z. |last2=Ibok |first2=Effiong E. |last3=Song |first3=Miryeong |last4=Yeap |first4=Geoffrey |last5=Xiang |first5=Qi |last6=Bang |first6=David S. |last7=Lin |first7=Ming-Ren |title=Sub-100 nm nMOSFETs with direct tunneling thermal, nitrous and nitric oxides |journal=56th Annual Device Research Conference Digest (Cat. No.98TH8373) |date=1998 |pages=10–11 |doi=10.1109/DRC.1998.731099|isbn=0-7803-4995-4|s2cid=1849364 }}</ref>
|<ref>{{cite journal |last1=Ahmed |first1=Khaled Z. |last2=Ibok |first2=Effiong E. |last3=Song |first3=Miryeong |last4=Yeap |first4=Geoffrey |last5=Xiang |first5=Qi |last6=Bang |first6=David S. |last7=Lin |first7=Ming-Ren |title=Performance and reliability of sub-100 nm MOSFETs with ultra thin direct tunneling gate oxides |journal=1998 Symposium on VLSI Technology Digest of Technical Papers (Cat. No.98CH36216) |date=1998 |pages=160–161 |doi=10.1109/VLSIT.1998.689240|isbn=0-7803-4770-6|s2cid=109823217 }}</ref><ref>{{cite journal |last1=Ahmed |first1=Khaled Z. |last2=Ibok |first2=Effiong E. |last3=Song |first3=Miryeong |last4=Yeap |first4=Geoffrey |last5=Xiang |first5=Qi |last6=Bang |first6=David S. |last7=Lin |first7=Ming-Ren |title=Sub-100 nm nMOSFETs with direct tunneling thermal, nitrous and nitric oxides |journal=56th Annual Device Research Conference Digest (Cat. No.98TH8373) |date=1998 |pages=10–11 |doi=10.1109/DRC.1998.731099|isbn=0-7803-4995-4|s2cid=1849364 }}</ref>
|-
|-
|{{dts|2002|12}}
|दिसंबर 2002
|[[7 nm process|6 nm]]
|[[7 nm process|6 एनएम]]  
|{{dunno}}
|{{dunno}}
|PMOS
|पीएमओएस
|Bruce Doris, Omer Dokumaci, Meikei Ieong
|ब्रूस डोरिस, ओमर डोकुमाची, मीकेई इओंग
|[[IBM]]
|[[IBM|आईबीएम]]
|<ref>{{cite journal |last1=Doris |first1=Bruce B. |last2=Dokumaci |first2=Omer H. |last3=Ieong |first3=Meikei K. |last4=Mocuta |first4=Anda |last5=Zhang |first5=Ying |last6=Kanarsky |first6=Thomas S. |last7=Roy |first7=R. A. |title=Extreme scaling with ultra-thin Si channel MOSFETs |journal=Digest. International Electron Devices Meeting |date=December 2002 |pages=267–270 |doi=10.1109/IEDM.2002.1175829|isbn=0-7803-7462-2|s2cid=10151651 }}</ref><ref name="Schwierz">{{cite book |last1=Schwierz |first1=Frank |last2=Wong |first2=Hei |last3=Liou |first3=Juin J. |title=Nanometer CMOS |date=2010 |publisher=Pan Stanford Publishing |isbn=9789814241083 |page=17 |url=https://books.google.com/books?id=IljcLHKwM3EC&pg=PA17 |language=en}}</ref><ref>{{cite web|url=http://www.theinquirer.net/inquirer/news/1034321/ibm-claims-worlds-smallest-silicon-transistor|archive-url=https://web.archive.org/web/20110531040504/http://www.theinquirer.net/inquirer/news/1034321/ibm-claims-worlds-smallest-silicon-transistor|url-status=unfit|archive-date=May 31, 2011|title=IBM claims world's smallest silicon transistor – TheINQUIRER|website=Theinquirer.net|access-date=7 December 2017|date=2002-12-09}}</ref>
|<ref>{{cite journal |last1=Doris |first1=Bruce B. |last2=Dokumaci |first2=Omer H. |last3=Ieong |first3=Meikei K. |last4=Mocuta |first4=Anda |last5=Zhang |first5=Ying |last6=Kanarsky |first6=Thomas S. |last7=Roy |first7=R. A. |title=Extreme scaling with ultra-thin Si channel MOSFETs |journal=Digest. International Electron Devices Meeting |date=December 2002 |pages=267–270 |doi=10.1109/IEDM.2002.1175829|isbn=0-7803-7462-2|s2cid=10151651 }}</ref><ref name="Schwierz">{{cite book |last1=Schwierz |first1=Frank |last2=Wong |first2=Hei |last3=Liou |first3=Juin J. |title=Nanometer CMOS |date=2010 |publisher=Pan Stanford Publishing |isbn=9789814241083 |page=17 |url=https://books.google.com/books?id=IljcLHKwM3EC&pg=PA17 |language=en}}</ref><ref>{{cite web|url=http://www.theinquirer.net/inquirer/news/1034321/ibm-claims-worlds-smallest-silicon-transistor|archive-url=https://web.archive.org/web/20110531040504/http://www.theinquirer.net/inquirer/news/1034321/ibm-claims-worlds-smallest-silicon-transistor|url-status=unfit|archive-date=May 31, 2011|title=IBM claims world's smallest silicon transistor – TheINQUIRER|website=Theinquirer.net|access-date=7 December 2017|date=2002-12-09}}</ref>
|-
|-
|rowspan="2" | {{dts|2003|12}}
|rowspan="2" | दिसंबर 2003
|rowspan="2" | [[3 nm process|3 nm]]
|rowspan="2" | [[3 nm process|3 एनएम]]  
|{{dunno}}
|{{dunno}}
|PMOS
|पीएमओएस
|rowspan="2" | Hitoshi Wakabayashi, Shigeharu Yamagami
|rowspan="2" | हितोशी वाकाबयाशी, शिगेहारू यामागामी
|rowspan="2" | NEC
|rowspan="2" | एनईसी
|rowspan="2" | <ref name="Wakabayashi">{{cite journal |last1=Wakabayashi |first1=Hitoshi |last2=Yamagami |first2=Shigeharu |last3=Ikezawa |first3=Nobuyuki |last4=Ogura |first4=Atsushi |last5=Narihiro |first5=Mitsuru |last6=Arai |first6=K. |last7=Ochiai |first7=Y. |last8=Takeuchi |first8=K. |last9=Yamamoto |first9=T. |last10=Mogami |first10=T. |title=Sub-10-nm planar-bulk-CMOS devices using lateral junction control |journal=IEEE International Electron Devices Meeting 2003 |date=December 2003 |pages=20.7.1–20.7.3 |doi=10.1109/IEDM.2003.1269446|isbn=0-7803-7872-5|s2cid=2100267 }}</ref><ref name="Schwierz"/>
|rowspan="2" | <ref name="Wakabayashi">{{cite journal |last1=Wakabayashi |first1=Hitoshi |last2=Yamagami |first2=Shigeharu |last3=Ikezawa |first3=Nobuyuki |last4=Ogura |first4=Atsushi |last5=Narihiro |first5=Mitsuru |last6=Arai |first6=K. |last7=Ochiai |first7=Y. |last8=Takeuchi |first8=K. |last9=Yamamoto |first9=T. |last10=Mogami |first10=T. |title=Sub-10-nm planar-bulk-CMOS devices using lateral junction control |journal=IEEE International Electron Devices Meeting 2003 |date=December 2003 |pages=20.7.1–20.7.3 |doi=10.1109/IEDM.2003.1269446|isbn=0-7803-7872-5|s2cid=2100267 }}</ref><ref name="Schwierz"/>
|-
|-
|{{dunno}}
|{{dunno}}
|NMOS
|एनएमओएस
|}
|}




=== सीएमओएस (सिंगल-गेट) ===
=== सीएमओएस (धातु-मार्ग) ===
{| class="wikitable sortable"
{| class="wikitable sortable"
|+ Complementary [[MOSFET]] ([[CMOS]]) demonstrations (single-[[metal gate|gate]])
|+ पूरक [[MOSFET|मोसफेट]] ([[CMOS|सीएमओएस]]) स्पष्टीकरण (धातु-[[metal gate|मार्ग]])
! Date
! डेट
! data-sort-type="number" | [[MOSFET#Structure and channel formation|Channel length]]
! data-sort-type="number" | [[MOSFET#Structure and channel formation|चैनल लेंथ]]
! data-sort-type="number" | [[Gate oxide|Oxide thickness]]<ref name="collins"/>
! data-sort-type="number" | [[Gate oxide|ऑक्साइड थिक्कनेस]]<ref name="collins"/>
! Researcher(s)
! रिसर्चर (एस)
! Organization
! आर्गेनाइजेशन
! {{Abbr|Ref|Reference(s)}}
! रिफरेन्स
|-
|-
|{{dts|1963|2}}
|फ़रवरी 1963
|{{dunno}}
|{{dunno}}
|{{dunno}}
|{{dunno}}
|[[Chih-Tang Sah]], [[Frank Wanlass]]
|[[Chih-Tang Sah|चिह-तांग साह]], [[Frank Wanlass|फ्रैंक वानलास]]
|[[Fairchild Semiconductor]]
|[[Fairchild Semiconductor|फेयरचाइल्ड सेमीकंडक्टर]]
|<ref name="computerhistory1963">{{cite web |title=1963: Complementary MOS Circuit Configuration is Invented |url=https://www.computerhistory.org/siliconengine/complementary-mos-circuit-configuration-is-invented/ |website=[[Computer History Museum]] |access-date=6 July 2019}}</ref><ref name="sah">{{cite conference |last1=Sah |first1=Chih-Tang |author1-link=Chih-Tang Sah |last2=Wanlass |first2=Frank |author2-link=Frank Wanlass |title=Nanowatt logic using field-effect metal–oxide semiconductor triodes |conference=1963 IEEE International Solid-State Circuits Conference. Digest of Technical Papers |date=February 1963 |volume=VI |pages=32–33 |doi=10.1109/ISSCC.1963.1157450}}</ref>
|<ref name="computerhistory1963">{{cite web |title=1963: Complementary MOS Circuit Configuration is Invented |url=https://www.computerhistory.org/siliconengine/complementary-mos-circuit-configuration-is-invented/ |website=[[Computer History Museum]] |access-date=6 July 2019}}</ref><ref name="sah">{{cite conference |last1=Sah |first1=Chih-Tang |author1-link=Chih-Tang Sah |last2=Wanlass |first2=Frank |author2-link=Frank Wanlass |title=Nanowatt logic using field-effect metal–oxide semiconductor triodes |conference=1963 IEEE International Solid-State Circuits Conference. Digest of Technical Papers |date=February 1963 |volume=VI |pages=32–33 |doi=10.1109/ISSCC.1963.1157450}}</ref>
|-
|-
|1968
|1968
|20,000 [[Nanometre|nm]]
|20,000 [[Nanometre|एनएम]]  
|[[130 nanometer|{{#expr:1000/10}} nm]]
|[[130 nanometer|{{#expr:1000/10}} एनएम]]  
|{{dunno}}
|{{dunno}}
|[[RCA Laboratories]]
|[[RCA Laboratories|आरसीए लैबोरेट्रीज]]
|<ref name="Lojek330">{{cite book |last1=Lojek |first1=Bo |title=History of Semiconductor Engineering |date=2007 |publisher=[[Springer Science & Business Media]] |isbn=9783540342588 |page=330 |url=https://books.google.com/books?id=2cu1Oh_COv8C&pg=PA330}}</ref>
|<ref name="Lojek330">{{cite book |last1=Lojek |first1=Bo |title=History of Semiconductor Engineering |date=2007 |publisher=[[Springer Science & Business Media]] |isbn=9783540342588 |page=330 |url=https://books.google.com/books?id=2cu1Oh_COv8C&pg=PA330}}</ref>
|-
|-
|1970
|1970
|[[10 μm process|10,000 nm]]
|[[10 μm process|10,000 एनएम]]  
|{{#expr:1000/10}} nm
|{{#expr:1000/10}} एनएम
|{{dunno}}
|{{dunno}}
|RCA Laboratories
|आरसीए लैबोरेट्रीज
|<ref name="Lojek330"/>
|<ref name="Lojek330"/>
|-
|-
|{{dts|1976|12}}
|दिसंबर 1976
|[[3 μm process|2,000 nm]]
|[[3 μm process|2,000 एनएम]]  
|{{dunno}}
|{{dunno}}
|A. Aitken, R.G. Poulsen, A.T.P. MacArthur, J.J. White
|ए ऐटकेन, आर.जी. पॉलसन, ए.टी.पी. मैकआर्थर, जे.जे. वाइट
|[[Mitel|Mitel Semiconductor]]
|[[Mitel|मिटल सेमीकंडक्टर]]
|<ref>{{cite conference |last1=Aitken |first1=A. |last2=Poulsen |first2=R. G. |last3=MacArthur |first3=A. T. P. |last4=White |first4=J. J. |title=1976 International Electron Devices Meeting |chapter=A fully plasma etched-ion implanted CMOS process |conference=1976 International Electron Devices Meeting |date=December 1976 |pages=209–213 |doi=10.1109/IEDM.1976.189021|s2cid=24526762 }}</ref>
|<ref>{{cite conference |last1=Aitken |first1=A. |last2=Poulsen |first2=R. G. |last3=MacArthur |first3=A. T. P. |last4=White |first4=J. J. |title=1976 International Electron Devices Meeting |chapter=A fully plasma etched-ion implanted CMOS process |conference=1976 International Electron Devices Meeting |date=December 1976 |pages=209–213 |doi=10.1109/IEDM.1976.189021|s2cid=24526762 }}</ref>
|-
|-
|{{dts|1978|2}}
|फ़रवरी 1978
|[[3 μm process|3,000 nm]]
|[[3 μm process|3,000 एनएम]]  
|{{dunno}}
|{{dunno}}
|Toshiaki Masuhara, Osamu Minato, Toshio Sasaki, Yoshio Sakai
|तोशिआकी मासुहरा, ओसामू मिनटों, तोशियो ससाकी, योशियो सकाई
|[[Hitachi|Hitachi Central Research Laboratory]]
|[[Hitachi|हितैची सेंट्रल रिसर्च लेबोरेटरी]]  
|<ref name="shmj">{{cite web |title=1978: Double-well fast CMOS SRAM (Hitachi) |url=http://www.shmj.or.jp/english/pdf/ic/exhibi727E.pdf |website=Semiconductor History Museum of Japan |access-date=5 July 2019}}</ref><ref>{{cite conference |last1=Masuhara |first1=Toshiaki |last2=Minato |first2=Osamu |last3=Sasaki |first3=Toshio |last4=Sakai |first4=Yoshio |last5=Kubo |first5=Masaharu |last6=Yasui |first6=Tokumasa |title=1978 IEEE International Solid-State Circuits Conference. Digest of Technical Papers |chapter=A high-speed, low-power Hi-CMOS 4K static RAM |conference=1978 IEEE International Solid-State Circuits Conference. Digest of Technical Papers |date=February 1978 |volume=XXI |pages=110–111 |doi=10.1109/ISSCC.1978.1155749|s2cid=30753823 }}</ref><ref>{{cite journal |last1=Masuhara |first1=Toshiaki |last2=Minato |first2=Osamu |last3=Sakai |first3=Yoshi |last4=Sasaki |first4=Toshio |last5=Kubo |first5=Masaharu |last6=Yasui |first6=Tokumasa |title=Short Channel Hi-CMOS Device and Circuits |journal=ESSCIRC 78: 4th European Solid State Circuits Conference – Digest of Technical Papers |date=September 1978 |pages=131–132 |url=https://ieeexplore.ieee.org/document/5469023}}</ref>
|<ref name="shmj">{{cite web |title=1978: Double-well fast CMOS SRAM (Hitachi) |url=http://www.shmj.or.jp/english/pdf/ic/exhibi727E.pdf |website=Semiconductor History Museum of Japan |access-date=5 July 2019}}</ref><ref>{{cite conference |last1=Masuhara |first1=Toshiaki |last2=Minato |first2=Osamu |last3=Sasaki |first3=Toshio |last4=Sakai |first4=Yoshio |last5=Kubo |first5=Masaharu |last6=Yasui |first6=Tokumasa |title=1978 IEEE International Solid-State Circuits Conference. Digest of Technical Papers |chapter=A high-speed, low-power Hi-CMOS 4K static RAM |conference=1978 IEEE International Solid-State Circuits Conference. Digest of Technical Papers |date=February 1978 |volume=XXI |pages=110–111 |doi=10.1109/ISSCC.1978.1155749|s2cid=30753823 }}</ref><ref>{{cite journal |last1=Masuhara |first1=Toshiaki |last2=Minato |first2=Osamu |last3=Sakai |first3=Yoshi |last4=Sasaki |first4=Toshio |last5=Kubo |first5=Masaharu |last6=Yasui |first6=Tokumasa |title=Short Channel Hi-CMOS Device and Circuits |journal=ESSCIRC 78: 4th European Solid State Circuits Conference – Digest of Technical Papers |date=September 1978 |pages=131–132 |url=https://ieeexplore.ieee.org/document/5469023}}</ref>
|-
|-
|rowspan="2" | {{dts|1983|2}}
|rowspan="2" | फ़रवरी 1983
|[[1.5 μm process|1,200 nm]]
|[[1.5 μm process|1,200 एनएम]]  
|[[32 nanometer|{{#expr:250/10}} nm]]
|[[32 nanometer|{{#expr:250/10}} एनएम]]  
|R.J.C. Chwang, M. Choi, D. Creek, S. Stern, P.H. Pelley
|आर.जे.सी. च्वांग, एम चोई, डी क्रीक, एस स्टर्न, पी.एच. पेले
|[[Intel]]
|[[Intel|इंटेल]]
|<ref name="Gealow">{{cite web |last1=Gealow |first1=Jeffrey Carl |title=Impact of Processing Technology on DRAM Sense Amplifier Design |url=https://core.ac.uk/download/pdf/4426308.pdf |publisher=[[Massachusetts Institute of Technology]] |via=[[CORE (research service)|CORE]] |date=10 August 1990 |pages=149–166 |access-date=25 June 2019}}</ref><ref>{{cite journal |last1=Chwang |first1=R. J. C. |last2=Choi |first2=M. |last3=Creek |first3=D. |last4=Stern |first4=S. |last5=Pelley |first5=P. H. |last6=Schutz |first6=Joseph D. |last7=Bohr |first7=M. T. |last8=Warkentin |first8=P. A. |last9=Yu |first9=K. |title=A 70ns high density CMOS DRAM |journal=1983 IEEE International Solid-State Circuits Conference. Digest of Technical Papers |date=February 1983 |volume=XXVI |pages=56–57 |doi=10.1109/ISSCC.1983.1156456|s2cid=29882862 }}</ref>
|<ref name="Gealow">{{cite web |last1=Gealow |first1=Jeffrey Carl |title=Impact of Processing Technology on DRAM Sense Amplifier Design |url=https://core.ac.uk/download/pdf/4426308.pdf |publisher=[[Massachusetts Institute of Technology]] |via=[[CORE (research service)|CORE]] |date=10 August 1990 |pages=149–166 |access-date=25 June 2019}}</ref><ref>{{cite journal |last1=Chwang |first1=R. J. C. |last2=Choi |first2=M. |last3=Creek |first3=D. |last4=Stern |first4=S. |last5=Pelley |first5=P. H. |last6=Schutz |first6=Joseph D. |last7=Bohr |first7=M. T. |last8=Warkentin |first8=P. A. |last9=Yu |first9=K. |title=A 70ns high density CMOS DRAM |journal=1983 IEEE International Solid-State Circuits Conference. Digest of Technical Papers |date=February 1983 |volume=XXVI |pages=56–57 |doi=10.1109/ISSCC.1983.1156456|s2cid=29882862 }}</ref>
|-
|-
|[[1 μm process|900 nm]]
|[[1 μm process|900 एनएम]]  
|[[16 nanometer|{{#expr:150/10}} nm]]
|[[16 nanometer|{{#expr:150/10}} एनएम]]  
|Tsuneo Mano, J. Yamada, Junichi Inoue, S. Nakajima
|त्सुनेओ मानो, जे यमादा, जुनिची इनौए, एस नाकाजिमा
|[[Nippon Telegraph and Telephone]] (NTT)
|[[Nippon Telegraph and Telephone|निप्पॉन टेलीग्राफ और टेलीफोन]] (NTT)
|<ref name="Gealow"/><ref>{{cite journal |last1=Mano |first1=Tsuneo |last2=Yamada |first2=J. |last3=Inoue |first3=Junichi |last4=Nakajima |first4=S. |title=Submicron VLSI memory circuits |journal=1983 IEEE International Solid-State Circuits Conference. Digest of Technical Papers |date=February 1983 |volume=XXVI |pages=234–235 |doi=10.1109/ISSCC.1983.1156549|s2cid=42018248 }}</ref>
|<ref name="Gealow"/><ref>{{cite journal |last1=Mano |first1=Tsuneo |last2=Yamada |first2=J. |last3=Inoue |first3=Junichi |last4=Nakajima |first4=S. |title=Submicron VLSI memory circuits |journal=1983 IEEE International Solid-State Circuits Conference. Digest of Technical Papers |date=February 1983 |volume=XXVI |pages=234–235 |doi=10.1109/ISSCC.1983.1156549|s2cid=42018248 }}</ref>
|-
|-
|{{dts|1983|12}}
|दिसंबर 1983
|[[1 μm process|1,000 nm]]
|[[1 μm process|1,000 एनएम]]  
|[[28 nanometer|{{#expr:225/10}} nm]]
|[[28 nanometer|{{#expr:225/10}} एनएम]]  
|G.J. Hu, Yuan Taur, [[Robert H. Dennard]], Chung-Yu Ting
|जी.जे. हू, युआन टौर, [[Robert H. Dennard|रॉबर्ट एच डेनार्ड]], चुंग-यू टिंग
|[[IBM T.J. Watson Research Center]]
|[[IBM T.J. Watson Research Center|आईबीएम टी.जे. वाटसन रिसर्च सेंटर]]
|<ref>{{cite journal |last1=Hu |first1=G. J. |last2=Taur |first2=Yuan |last3=Dennard |first3=Robert H. |author3-link=Robert H. Dennard |last4=Terman |first4=L. M. |last5=Ting |first5=Chung-Yu |title=A self-aligned 1-μm CMOS technology for VLSI |journal=1983 International Electron Devices Meeting |date=December 1983 |pages=739–741 |doi=10.1109/IEDM.1983.190615|s2cid=20070619 }}</ref>
|<ref>{{cite journal |last1=Hu |first1=G. J. |last2=Taur |first2=Yuan |last3=Dennard |first3=Robert H. |author3-link=Robert H. Dennard |last4=Terman |first4=L. M. |last5=Ting |first5=Chung-Yu |title=A self-aligned 1-μm CMOS technology for VLSI |journal=1983 International Electron Devices Meeting |date=December 1983 |pages=739–741 |doi=10.1109/IEDM.1983.190615|s2cid=20070619 }}</ref>
|-
|-
|rowspan="2" | {{dts|1987|2}}
|rowspan="2" | फ़रवरी 1987
|[[800 nanometer|800 nm]]
|[[800 nanometer|800 एनएम]]  
|[[20 nanometer|17 nm]]
|[[20 nanometer|17 एनएम]]  
|T. Sumi, Tsuneo Taniguchi, Mikio Kishimoto, Hiroshige Hirano
|टी. सुमी, त्सुनेओ टानिगुची, मिकियो किशिमोटो, हिरोशिंगे हिरानो
|[[Panasonic|Matsushita]]
|[[Panasonic|मातसुशिता]]
|<ref name="Gealow"/><ref>{{cite journal |last1=Sumi |first1=T. |last2=Taniguchi |first2=Tsuneo |last3=Kishimoto |first3=Mikio |last4=Hirano |first4=Hiroshige |last5=Kuriyama |first5=H. |last6=Nishimoto |first6=T. |last7=Oishi |first7=H. |last8=Tetakawa |first8=S. |title=A 60ns 4Mb DRAM in a 300mil DIP |journal=1987 IEEE International Solid-State Circuits Conference. Digest of Technical Papers |date=1987 |volume=XXX |pages=282–283 |doi=10.1109/ISSCC.1987.1157106|s2cid=60783996 }}</ref>
|<ref name="Gealow"/><ref>{{cite journal |last1=Sumi |first1=T. |last2=Taniguchi |first2=Tsuneo |last3=Kishimoto |first3=Mikio |last4=Hirano |first4=Hiroshige |last5=Kuriyama |first5=H. |last6=Nishimoto |first6=T. |last7=Oishi |first7=H. |last8=Tetakawa |first8=S. |title=A 60ns 4Mb DRAM in a 300mil DIP |journal=1987 IEEE International Solid-State Circuits Conference. Digest of Technical Papers |date=1987 |volume=XXX |pages=282–283 |doi=10.1109/ISSCC.1987.1157106|s2cid=60783996 }}</ref>
|-
|-
|700&nbsp;nm
|700&nbsp;एनएम
|[[12 nm]]
|[[12 nm|12 एनएम]]  
|Tsuneo Mano, J. Yamada, Junichi Inoue, S. Nakajima
|त्सुनेओ मानो, जे यमादा, जुनिची इनौए, एस नाकाजिमा
|Nippon Telegraph and Telephone (NTT)
|निप्पॉन टेलीग्राफ और टेलीफोन (NTT)
|<ref name="Gealow"/><ref>{{cite journal |last1=Mano |first1=Tsuneo |last2=Yamada |first2=J. |last3=Inoue |first3=Junichi |last4=Nakajima |first4=S. |last5=Matsumura |first5=Toshiro |last6=Minegishi |first6=K. |last7=Miura |first7=K. |last8=Matsuda |first8=T. |last9=Hashimoto |first9=C. |last10=Namatsu |first10=H. |title=Circuit technologies for 16Mb DRAMs |journal=1987 IEEE International Solid-State Circuits Conference. Digest of Technical Papers |date=1987 |volume=XXX |pages=22–23 |doi=10.1109/ISSCC.1987.1157158|s2cid=60984466 }}</ref>
|<ref name="Gealow"/><ref>{{cite journal |last1=Mano |first1=Tsuneo |last2=Yamada |first2=J. |last3=Inoue |first3=Junichi |last4=Nakajima |first4=S. |last5=Matsumura |first5=Toshiro |last6=Minegishi |first6=K. |last7=Miura |first7=K. |last8=Matsuda |first8=T. |last9=Hashimoto |first9=C. |last10=Namatsu |first10=H. |title=Circuit technologies for 16Mb DRAMs |journal=1987 IEEE International Solid-State Circuits Conference. Digest of Technical Papers |date=1987 |volume=XXX |pages=22–23 |doi=10.1109/ISSCC.1987.1157158|s2cid=60984466 }}</ref>
|-
|-
|{{dts|1987|9}}
|सितंबर 1987
|[[500 nm]]
|[[500 nm|500 एनएम]]  
|[[14 nanometer|12.5 nm]]
|[[14 nanometer|12.5 एनएम]]  
|Hussein I. Hanafi, [[Robert H. Dennard]], Yuan Taur, Nadim F. Haddad
|हुसैन आई हनफी, [[Robert H. Dennard|रॉबर्ट एच डेनार्ड]], युआन टौर, नदीम एफ हद्दाद
|IBM T.J. Watson Research Center
|आईबीएम टी.जे. वाटसन रिसर्च सेंटर
|<ref>{{cite journal |last1=Hanafi |first1=Hussein I. |last2=Dennard |first2=Robert H. |author2-link=Robert H. Dennard |last3=Taur |first3=Yuan |last4=Haddad |first4=Nadim F. |last5=Sun |first5=J. Y. C. |last6=Rodriguez |first6=M. D. |title=0.5 μm CMOS Device Design and Characterization |journal=ESSDERC '87: 17th European Solid State Device Research Conference |date=September 1987 |pages=91–94 |url=https://ieeexplore.ieee.org/document/5436921}}</ref>
|<ref>{{cite journal |last1=Hanafi |first1=Hussein I. |last2=Dennard |first2=Robert H. |author2-link=Robert H. Dennard |last3=Taur |first3=Yuan |last4=Haddad |first4=Nadim F. |last5=Sun |first5=J. Y. C. |last6=Rodriguez |first6=M. D. |title=0.5 μm CMOS Device Design and Characterization |journal=ESSDERC '87: 17th European Solid State Device Research Conference |date=September 1987 |pages=91–94 |url=https://ieeexplore.ieee.org/document/5436921}}</ref>
|-
|-
|{{dts|1987|12}}
|दिसंबर 1987
|[[250 nanometer|250 nm]]
|[[250 nanometer|250 एनएम]]  
|{{dunno}}
|{{dunno}}
|Naoki Kasai, Nobuhiro Endo, Hiroshi Kitajima
|नयोकी कॅशे, नोबुहिरो इंडो, हिरोशी किटाजिमा
|[[NEC]]
|[[NEC|एनईसी]]
|<ref>{{cite journal |last1=Kasai |first1=Naoki |last2=Endo |first2=Nobuhiro |last3=Kitajima |first3=Hiroshi |title=0.25 μm CMOS technology using P+polysilicon gate PMOSFET |journal=1987 International Electron Devices Meeting |date=December 1987 |pages=367–370 |doi=10.1109/IEDM.1987.191433|s2cid=9203005 }}</ref>
|<ref>{{cite journal |last1=Kasai |first1=Naoki |last2=Endo |first2=Nobuhiro |last3=Kitajima |first3=Hiroshi |title=0.25 μm CMOS technology using P+polysilicon gate PMOSFET |journal=1987 International Electron Devices Meeting |date=December 1987 |pages=367–370 |doi=10.1109/IEDM.1987.191433|s2cid=9203005 }}</ref>
|-
|-
|{{dts|1988|2}}
|फ़रवरी 1988
|400&nbsp;nm
|400&nbsp;एनएम
|[[10 nanometer|{{#expr:100/10}} nm]]
|[[10 nanometer|{{#expr:100/10}} एनएम]]  
|M. Inoue, H. Kotani, T. Yamada, Hiroyuki Yamauchi
|एम. इनौए, एच कोटानी, टी यमाडा, हिरोयूकी यामौची
|Matsushita
|मातसुशिता
|<ref name="Gealow"/><ref>{{cite journal |last1=Inoue |first1=M. |last2=Kotani |first2=H. |last3=Yamada |first3=T. |last4=Yamauchi |first4=Hiroyuki |last5=Fujiwara |first5=A. |last6=Matsushima |first6=J. |last7=Akamatsu |first7=Hironori |last8=Fukumoto |first8=M. |last9=Kubota |first9=M. |last10=Nakao |first10=I. |last11=Aoi |title=A 16mb Dram with an Open Bit-Line Architecture |journal=1988 IEEE International Solid-State Circuits Conference, 1988 ISSCC. Digest of Technical Papers |date=1988 |pages=246– |doi=10.1109/ISSCC.1988.663712|s2cid=62034618 }}</ref>
|<ref name="Gealow"/><ref>{{cite journal |last1=Inoue |first1=M. |last2=Kotani |first2=H. |last3=Yamada |first3=T. |last4=Yamauchi |first4=Hiroyuki |last5=Fujiwara |first5=A. |last6=Matsushima |first6=J. |last7=Akamatsu |first7=Hironori |last8=Fukumoto |first8=M. |last9=Kubota |first9=M. |last10=Nakao |first10=I. |last11=Aoi |title=A 16mb Dram with an Open Bit-Line Architecture |journal=1988 IEEE International Solid-State Circuits Conference, 1988 ISSCC. Digest of Technical Papers |date=1988 |pages=246– |doi=10.1109/ISSCC.1988.663712|s2cid=62034618 }}</ref>
|-
|-
|{{dts|1990|12}}
|दिसंबर 1990
|[[110 nanometer|100 nm]]
|[[110 nanometer|100 एनएम]]  
|{{dunno}}
|{{dunno}}
|[[Ghavam G. Shahidi]], [[Bijan Davari]], Yuan Taur, James D. Warnock
|घवम जी शाहिदी, बिजन दवारी, युआन टौर, जेम्स डी. वार्नॉक
|IBM T.J. Watson Research Center
|आईबीएम टी.जे. वाटसन रिसर्च सेंटर
|<ref>{{cite journal |last1=Shahidi |first1=Ghavam G. |author1-link=Ghavam Shahidi |last2=Davari |first2=Bijan |author2-link=Bijan Davari |last3=Taur |first3=Yuan |last4=Warnock |first4=James D. |last5=Wordeman |first5=Matthew R. |last6=McFarland |first6=P. A. |last7=Mader |first7=S. R. |last8=Rodriguez |first8=M. D. |title=Fabrication of CMOS on ultrathin SOI obtained by epitaxial lateral overgrowth and chemical-mechanical polishing |journal=International Technical Digest on Electron Devices |date=December 1990 |pages=587–590 |doi=10.1109/IEDM.1990.237130|s2cid=114249312 }}</ref>
|<ref>{{cite journal |last1=Shahidi |first1=Ghavam G. |author1-link=Ghavam Shahidi |last2=Davari |first2=Bijan |author2-link=Bijan Davari |last3=Taur |first3=Yuan |last4=Warnock |first4=James D. |last5=Wordeman |first5=Matthew R. |last6=McFarland |first6=P. A. |last7=Mader |first7=S. R. |last8=Rodriguez |first8=M. D. |title=Fabrication of CMOS on ultrathin SOI obtained by epitaxial lateral overgrowth and chemical-mechanical polishing |journal=International Technical Digest on Electron Devices |date=December 1990 |pages=587–590 |doi=10.1109/IEDM.1990.237130|s2cid=114249312 }}</ref>
|-
|-
|1993
|1993
|[[350 nanometer|350 nm]]
|[[350 nanometer|350 एनएम]]  
|{{dunno}}
|{{dunno}}
|{{dunno}}
|{{dunno}}
|[[Sony]]
|[[Sony|सोनी]]  
|rowspan="2" | <ref name="stol">{{cite web|url=http://maltiel-consulting.com/Semiconductor_technology_memory.html|title=Memory|website=STOL (Semiconductor Technology Online)|access-date=25 June 2019}}</ref>
|rowspan="2" | <ref name="stol">{{cite web|url=http://maltiel-consulting.com/Semiconductor_technology_memory.html|title=Memory|website=STOL (Semiconductor Technology Online)|access-date=25 June 2019}}</ref>
|-
|-
|1996
|1996
|[[Half-node|150 nm]]
|[[Half-node|150 एनएम]]  
|{{dunno}}
|{{dunno}}
|{{dunno}}
|{{dunno}}
|[[Mitsubishi Electric]]
|[[Mitsubishi Electric|मित्सुबिशी इलेक्ट्रिक]]
|-
|-
|1998
|1998
|[[180 nanometer|180 nm]]
|[[180 nanometer|180 एनएम]]  
|{{dunno}}
|{{dunno}}
|{{dunno}}
|{{dunno}}
|[[TSMC]]
|[[TSMC|टीएसएमसी]]
|<ref>{{cite web |title=0.18-micron Technology |url=https://www.tsmc.com/english/dedicatedFoundry/technology/0.18um.htm |publisher=[[TSMC]] |access-date=30 June 2019}}</ref>
|<ref>{{cite web |title=0.18-micron Technology |url=https://www.tsmc.com/english/dedicatedFoundry/technology/0.18um.htm |publisher=[[TSMC]] |access-date=30 June 2019}}</ref>
|-
|-
|{{dts|2003|12}}
|दिसंबर 2003
|[[5 nm]]
|[[5 nm|5 एनएम]]  
|{{dunno}}
|{{dunno}}
|Hitoshi Wakabayashi, Shigeharu Yamagami, Nobuyuki Ikezawa
|हितोशी वाकाबयाशी, शिगेहारू यामागामी, नोबुयूकी इकेज़ावा
|NEC
|एनईसी
|<ref name="Wakabayashi"/><ref>{{cite web|url=http://www.thefreelibrary.com/NEC+test-produces+world's+smallest+transistor.-a0111295563|title=NEC test-produces world's smallest transistor|website=Thefreelibrary.com|access-date=7 December 2017}}</ref>
|<ref name="Wakabayashi"/><ref>{{cite web|url=http://www.thefreelibrary.com/NEC+test-produces+world's+smallest+transistor.-a0111295563|title=NEC test-produces world's smallest transistor|website=Thefreelibrary.com|access-date=7 December 2017}}</ref>
|}
|}




=== मल्टी-गेट MOSFET (MuGFET) ===
=== बहु-मार्ग मोसफेट (एमयूज़ीऍफ़ईटी) ===
{| class="wikitable sortable"
{| class="wikitable sortable"
|+ [[Multi-gate]] [[MOSFET]] ([[Multigate device|MuGFET]]) demonstrations
|+ [[Multi-gate|बहु-मार्ग]] [[MOSFET|मोसफेट]] ([[Multigate device|एमयूज़ीऍफ़ईटी]]) स्पष्टीकरण
! Date
! डेट
! data-sort-type="number" | [[MOSFET#Structure and channel formation|Channel length]]
! data-sort-type="number" | [[MOSFET#Structure and channel formation|चैनल लेंथ]]
![[Multigate device|MuGFET]] type
!मुगफेट टाइप
! Researcher(s)
! रिसर्चर (एस)
! Organization
! आर्गेनाइजेशन
! {{Abbr|Ref|Reference(s)}}
! रिफरेन्स
|-
|-
|{{dts|1984|8}}
|अगस्त 1984
|{{dunno}}
|{{dunno}}
|[[Dual-gate MOSFET|DGMOS]]
|[[Dual-gate MOSFET|डीजीएमओएस]]
|Toshihiro Sekigawa, Yutaka Hayashi
|तोशिहिरो सेकिगावा, Yutaka Hayashi
|[[Electrotechnical Laboratory]] (ETL)
|[[Electrotechnical Laboratory|इलेक्ट्रोटेक्निकल लेबोरेटरी]] (ईटीएल)
|<ref>{{cite journal |last1=Sekigawa |first1=Toshihiro |last2=Hayashi |first2=Yutaka |title=Calculated threshold-voltage characteristics of an XMOS transistor having an additional bottom gate |journal=Solid-State Electronics |date=August 1984 |volume=27 |issue=8 |pages=827–828 |doi=10.1016/0038-1101(84)90036-4 |bibcode=1984SSEle..27..827S |issn=0038-1101}}</ref>
|<ref>{{cite journal |last1=Sekigawa |first1=Toshihiro |last2=Hayashi |first2=Yutaka |title=Calculated threshold-voltage characteristics of an XMOS transistor having an additional bottom gate |journal=Solid-State Electronics |date=August 1984 |volume=27 |issue=8 |pages=827–828 |doi=10.1016/0038-1101(84)90036-4 |bibcode=1984SSEle..27..827S |issn=0038-1101}}</ref>
|-
|-
|1987
|1987
|[[3 μm process|2,000 nm]]
|[[3 μm process|2,000 एनएम]]  
|DGMOS
|डीजीएमओएस
|Toshihiro Sekigawa
|तोशिहिरो सेकिगावा
|Electrotechnical Laboratory (ETL)
|इलेक्ट्रोटेक्निकल लेबोरेटरी (ईटीएल)
|<ref name="Koike">{{cite journal |first1=Hanpei |last1=Koike |first2=Tadashi |last2=Nakagawa |first3=Toshiro |last3=Sekigawa |first4=E. |last4=Suzuki |first5=Toshiyuki |last5=Tsutsumi |title=Primary Consideration on Compact Modeling of DG MOSFETs with Four-terminal Operation Mode |journal=TechConnect Briefs |date=23 February 2003 |volume=2 |issue=2003 |pages=330–333 |s2cid=189033174 |url=https://pdfs.semanticscholar.org/1a31/399021f62ae3d00dd6dd42d2bc7483598d26.pdf |archive-url=https://web.archive.org/web/20190926013047/https://pdfs.semanticscholar.org/1a31/399021f62ae3d00dd6dd42d2bc7483598d26.pdf |url-status=dead |archive-date=26 September 2019 }}</ref>
|<ref name="Koike">{{cite journal |first1=Hanpei |last1=Koike |first2=Tadashi |last2=Nakagawa |first3=Toshiro |last3=Sekigawa |first4=E. |last4=Suzuki |first5=Toshiyuki |last5=Tsutsumi |title=Primary Consideration on Compact Modeling of DG MOSFETs with Four-terminal Operation Mode |journal=TechConnect Briefs |date=23 February 2003 |volume=2 |issue=2003 |pages=330–333 |s2cid=189033174 |url=https://pdfs.semanticscholar.org/1a31/399021f62ae3d00dd6dd42d2bc7483598d26.pdf |archive-url=https://web.archive.org/web/20190926013047/https://pdfs.semanticscholar.org/1a31/399021f62ae3d00dd6dd42d2bc7483598d26.pdf |url-status=dead |archive-date=26 September 2019 }}</ref>
|-
|-
|rowspan="3" | {{dts|1988|12}}
|rowspan="3" | दिसंबर 1988
|[[250 nanometer|250 nm]]
|[[250 nanometer|250 एनएम]]  
|rowspan="2" | DGMOS
|rowspan="2" | डीजीएमओएस
|rowspan="2" | [[Bijan Davari]], Wen-Hsing Chang, Matthew R. Wordeman, C.S. Oh
|rowspan="2" | [[Bijan Davari|बिजन डावरी]], वेन-सिंग चांग, मैथ्यू आर वर्डमैन, सीएस ओह
|rowspan="2" | [[IBM T.J. Watson Research Center]]
|rowspan="2" | [[IBM T.J. Watson Research Center|आईबीएम टी.जे. वाटसन रिसर्च सेंटर]]
|rowspan="2" | <ref>{{cite journal |last1=Davari |first1=Bijan |author1-link=Bijan Davari |last2=Chang |first2=Wen-Hsing |last3=Wordeman |first3=Matthew R. |last4=Oh |first4=C. S. |last5=Taur |first5=Yuan |last6=Petrillo |first6=Karen E. |last7=Rodriguez |first7=M. D. |title=A high performance 0.25 mu m CMOS technology |journal=Technical Digest., International Electron Devices Meeting |date=December 1988 |pages=56–59 |doi=10.1109/IEDM.1988.32749|s2cid=114078857 }}</ref><ref>{{cite journal |last1=Davari |first1=Bijan |author1-link=Bijan Davari |last2=Wong |first2=C. Y. |last3=Sun |first3=Jack Yuan-Chen |last4=Taur |first4=Yuan |title=Doping of n/sup +/ and p/sup +/ polysilicon in a dual-gate CMOS process |journal=Technical Digest., International Electron Devices Meeting |date=December 1988 |pages=238–241 |doi=10.1109/IEDM.1988.32800|s2cid=113918637 }}</ref>
|rowspan="2" | <ref>{{cite journal |last1=Davari |first1=Bijan |author1-link=Bijan Davari |last2=Chang |first2=Wen-Hsing |last3=Wordeman |first3=Matthew R. |last4=Oh |first4=C. S. |last5=Taur |first5=Yuan |last6=Petrillo |first6=Karen E. |last7=Rodriguez |first7=M. D. |title=A high performance 0.25 mu m CMOS technology |journal=Technical Digest., International Electron Devices Meeting |date=December 1988 |pages=56–59 |doi=10.1109/IEDM.1988.32749|s2cid=114078857 }}</ref><ref>{{cite journal |last1=Davari |first1=Bijan |author1-link=Bijan Davari |last2=Wong |first2=C. Y. |last3=Sun |first3=Jack Yuan-Chen |last4=Taur |first4=Yuan |title=Doping of n/sup +/ and p/sup +/ polysilicon in a dual-gate CMOS process |journal=Technical Digest., International Electron Devices Meeting |date=December 1988 |pages=238–241 |doi=10.1109/IEDM.1988.32800|s2cid=113918637 }}</ref>
|-
|-
|[[180 nm]]
|[[180 nm|180 एनएम]]  
|-
|-
|{{dunno}}
|{{dunno}}
|[[GAAFET]]
|[[GAAFET|जीएएएफईटी]]  
|[[Fujio Masuoka]], Hiroshi Takato, Kazumasa Sunouchi, N. Okabe
|[[Fujio Masuoka|फुजियो मासूका]], हिरोशी ताकाटो, काज़ुमासा सुनौची, एन ओकाबी
|[[Toshiba]]
|[[Toshiba|तोशीबा]]
|<ref>{{cite journal |last1=Masuoka |first1=Fujio |author1-link=Fujio Masuoka |last2=Takato |first2=Hiroshi |last3=Sunouchi |first3=Kazumasa |last4=Okabe |first4=N. |last5=Nitayama |first5=Akihiro |last6=Hieda |first6=K. |last7=Horiguchi |first7=Fumio |title=High performance CMOS surrounding-gate transistor (SGT) for ultra high density LSIs |journal=Technical Digest., International Electron Devices Meeting |date=December 1988 |pages=222–225 |doi=10.1109/IEDM.1988.32796|s2cid=114148274 }}</ref><ref>{{cite book |last1=Brozek |first1=Tomasz |title=Micro- and Nanoelectronics: Emerging Device Challenges and Solutions |date=2017 |publisher=[[CRC Press]] |isbn=9781351831345 |page=117 |url=https://books.google.com/books?id=dAhEDwAAQBAJ&pg=PA117}}</ref><ref name="Ishikawa">{{cite book |last1=Ishikawa |first1=Fumitaro |last2=Buyanova |first2=Irina |title=Novel Compound Semiconductor Nanowires: Materials, Devices, and Applications |date=2017 |publisher=[[CRC Press]] |isbn=9781315340722 |page=457 |url=https://books.google.com/books?id=klk6DwAAQBAJ&pg=PT457}}</ref>
|<ref>{{cite journal |last1=Masuoka |first1=Fujio |author1-link=Fujio Masuoka |last2=Takato |first2=Hiroshi |last3=Sunouchi |first3=Kazumasa |last4=Okabe |first4=N. |last5=Nitayama |first5=Akihiro |last6=Hieda |first6=K. |last7=Horiguchi |first7=Fumio |title=High performance CMOS surrounding-gate transistor (SGT) for ultra high density LSIs |journal=Technical Digest., International Electron Devices Meeting |date=December 1988 |pages=222–225 |doi=10.1109/IEDM.1988.32796|s2cid=114148274 }}</ref><ref>{{cite book |last1=Brozek |first1=Tomasz |title=Micro- and Nanoelectronics: Emerging Device Challenges and Solutions |date=2017 |publisher=[[CRC Press]] |isbn=9781351831345 |page=117 |url=https://books.google.com/books?id=dAhEDwAAQBAJ&pg=PA117}}</ref><ref name="Ishikawa">{{cite book |last1=Ishikawa |first1=Fumitaro |last2=Buyanova |first2=Irina |title=Novel Compound Semiconductor Nanowires: Materials, Devices, and Applications |date=2017 |publisher=[[CRC Press]] |isbn=9781315340722 |page=457 |url=https://books.google.com/books?id=klk6DwAAQBAJ&pg=PT457}}</ref>
|-
|-
|{{dts|1989|12}}
|दिसंबर 1989
|[[Half-node|200 nm]]
|[[Half-node|200 एनएम]]  
|[[FinFET]]
|[[FinFET|फिनफीट]]
|Digh Hisamoto, Toru Kaga, Yoshifumi Kawamoto, Eiji Takeda
|दीघ हिसामोटो, टोरु कागा, योशिफुमी कावामोटो, यीजी टाकेदा
|[[Hitachi|Hitachi Central Research Laboratory]]
|[[Hitachi|हितैची सेंट्रल रिसर्च लेबोरेटरी]]  
|<ref>{{cite book |last1=Colinge |first1=J.P. |title=FinFETs and Other Multi-Gate Transistors |date=2008 |publisher=Springer Science & Business Media |isbn=9780387717517 |page=11 |url=https://books.google.com/books?id=t1ojkCdTGEEC&pg=PA11}}</ref><ref>{{cite journal |last1=Hisamoto |first1=Digh |last2=Kaga |first2=Toru |last3=Kawamoto |first3=Yoshifumi |last4=Takeda |first4=Eiji |title=A fully depleted lean-channel transistor (DELTA): a novel vertical ultra thin SOI MOSFET |journal=International Technical Digest on Electron Devices Meeting |date=December 1989 |pages=833–836 |doi=10.1109/IEDM.1989.74182|s2cid=114072236 }}</ref><ref>{{cite web |title=IEEE Andrew S. Grove Award Recipients |url=https://www.ieee.org/about/awards/bios/grove-recipients.html |website=[[IEEE Andrew S. Grove Award]] |publisher=[[Institute of Electrical and Electronics Engineers]] |access-date=4 July 2019}}</ref>
|<ref>{{cite book |last1=Colinge |first1=J.P. |title=FinFETs and Other Multi-Gate Transistors |date=2008 |publisher=Springer Science & Business Media |isbn=9780387717517 |page=11 |url=https://books.google.com/books?id=t1ojkCdTGEEC&pg=PA11}}</ref><ref>{{cite journal |last1=Hisamoto |first1=Digh |last2=Kaga |first2=Toru |last3=Kawamoto |first3=Yoshifumi |last4=Takeda |first4=Eiji |title=A fully depleted lean-channel transistor (DELTA): a novel vertical ultra thin SOI MOSFET |journal=International Technical Digest on Electron Devices Meeting |date=December 1989 |pages=833–836 |doi=10.1109/IEDM.1989.74182|s2cid=114072236 }}</ref><ref>{{cite web |title=IEEE Andrew S. Grove Award Recipients |url=https://www.ieee.org/about/awards/bios/grove-recipients.html |website=[[IEEE Andrew S. Grove Award]] |publisher=[[Institute of Electrical and Electronics Engineers]] |access-date=4 July 2019}}</ref>
|-
|-
|{{dts|1998|12}}
|दिसंबर 1998
|[[20 nanometer|17 nm]]
|[[20 nanometer|17 एनएम]]  
|FinFET
|फिनफीट
|Digh Hisamoto, [[Chenming Hu]], [[Tsu-Jae King Liu]], [[Jeffrey Bokor]]
|दीघ हिसामोटो, [[Chenming Hu|चेन्मिंग हु]], [[Tsu-Jae King Liu|त्सू-जे किंग लियू]], [[Jeffrey Bokor|जेफरी बोकोर]]
|[[University of California (Berkeley)]]
|[[University of California (Berkeley)|यूनिवर्सिटी ऑफ कैलिफोर्निया (बर्केले)]]
|<ref name="Liu">{{cite web |last1=Tsu‐Jae King |first1=Liu |author-link1=Tsu-Jae King Liu |title=FinFET: History, Fundamentals and Future |url=https://people.eecs.berkeley.edu/~tking/presentations/KingLiu_2012VLSI-Tshortcourse |website=[[University of California, Berkeley]] |publisher=Symposium on VLSI Technology Short Course |date=June 11, 2012 |access-date=9 July 2019 |archive-url=https://web.archive.org/web/20160528220227/http://people.eecs.berkeley.edu/~tking/presentations/KingLiu_2012VLSI-Tshortcourse |archive-date=28 May 2016 |url-status=live}}</ref><ref>{{cite journal |last1=Hisamoto |first1=Digh |last2=Hu |first2=Chenming |last3=Liu |first3=Tsu-Jae King |last4=Bokor |first4=Jeffrey |last5=Lee |first5=Wen-Chin |last6=Kedzierski |first6=Jakub |last7=Anderson |first7=Erik |last8=Takeuchi |first8=Hideki |last9=Asano |first9=Kazuya |title=A folded-channel MOSFET for deep-sub-tenth micron era |journal=International Electron Devices Meeting 1998. Technical Digest (Cat. No.98CH36217) |date=December 1998 |pages=1032–1034 |doi=10.1109/IEDM.1998.746531|isbn=0-7803-4774-9|s2cid=37774589 }}</ref>
|<ref name="Liu">{{cite web |last1=Tsu‐Jae King |first1=Liu |author-link1=Tsu-Jae King Liu |title=FinFET: History, Fundamentals and Future |url=https://people.eecs.berkeley.edu/~tking/presentations/KingLiu_2012VLSI-Tshortcourse |website=[[University of California, Berkeley]] |publisher=Symposium on VLSI Technology Short Course |date=June 11, 2012 |access-date=9 July 2019 |archive-url=https://web.archive.org/web/20160528220227/http://people.eecs.berkeley.edu/~tking/presentations/KingLiu_2012VLSI-Tshortcourse |archive-date=28 May 2016 |url-status=live}}</ref><ref>{{cite journal |last1=Hisamoto |first1=Digh |last2=Hu |first2=Chenming |last3=Liu |first3=Tsu-Jae King |last4=Bokor |first4=Jeffrey |last5=Lee |first5=Wen-Chin |last6=Kedzierski |first6=Jakub |last7=Anderson |first7=Erik |last8=Takeuchi |first8=Hideki |last9=Asano |first9=Kazuya |title=A folded-channel MOSFET for deep-sub-tenth micron era |journal=International Electron Devices Meeting 1998. Technical Digest (Cat. No.98CH36217) |date=December 1998 |pages=1032–1034 |doi=10.1109/IEDM.1998.746531|isbn=0-7803-4774-9|s2cid=37774589 }}</ref>
|-
|-
|2001
|2001
|[[16 nanometer|15 nm]]
|[[16 nanometer|15 एनएम]]  
|FinFET
|फिनफीट
|[[Chenming Hu]], Yang‐Kyu Choi, Nick Lindert, [[Tsu-Jae King Liu]]
|[[Chenming Hu|चेन्मिंग हु]], यांग-क्यू चोई, निक लिंडर्ट, [[Tsu-Jae King Liu|त्सू-जे किंग लियू]]
|University of California (Berkeley)
|यूनिवर्सिटी ऑफ कैलिफोर्निया (बर्केले)
|<ref name="Liu"/><ref>{{cite journal |last1=Hu |first1=Chenming |author1-link=Chenming Hu |last2=Choi |first2=Yang‐Kyu |last3=Lindert |first3=N. |last4=Xuan |first4=P. |last5=Tang |first5=S. |last6=Ha |first6=D. |last7=Anderson |first7=E. |last8=Bokor |first8=J. |last9=Tsu-Jae King |first9=Liu |title=Sub-20 nm CMOS FinFET technologies |journal=International Electron Devices Meeting. Technical Digest (Cat. No.01CH37224) |date=December 2001 |pages=19.1.1–19.1.4 |doi=10.1109/IEDM.2001.979526|isbn=0-7803-7050-3|s2cid=8908553 }}</ref>
|<ref name="Liu"/><ref>{{cite journal |last1=Hu |first1=Chenming |author1-link=Chenming Hu |last2=Choi |first2=Yang‐Kyu |last3=Lindert |first3=N. |last4=Xuan |first4=P. |last5=Tang |first5=S. |last6=Ha |first6=D. |last7=Anderson |first7=E. |last8=Bokor |first8=J. |last9=Tsu-Jae King |first9=Liu |title=Sub-20 nm CMOS FinFET technologies |journal=International Electron Devices Meeting. Technical Digest (Cat. No.01CH37224) |date=December 2001 |pages=19.1.1–19.1.4 |doi=10.1109/IEDM.2001.979526|isbn=0-7803-7050-3|s2cid=8908553 }}</ref>
|-
|-
|{{dts|2002|12}}
|दिसंबर 2002
|[[10 nm]]
|[[10 nm|10 एनएम]]  
|FinFET
|फिनफीट
|Shibly Ahmed, Scott Bell, Cyrus Tabery, Jeffrey Bokor
|शिबली अहमद, स्कॉट बेल, साइरस टैबरी, जेफरी बोकोर
|University of California (Berkeley)
|यूनिवर्सिटी ऑफ कैलिफोर्निया (बर्केले)
|<ref name="Liu"/><ref>{{cite journal |last1=Ahmed |first1=Shibly |last2=Bell |first2=Scott |last3=Tabery |first3=Cyrus |last4=Bokor |first4=Jeffrey |last5=Kyser |first5=David |last6=Hu |first6=Chenming |last7=Liu |first7=Tsu-Jae King |last8=Yu |first8=Bin |last9=Chang |first9=Leland |title=FinFET scaling to 10 nm gate length |journal=Digest. International Electron Devices Meeting |date=December 2002 |pages=251–254 |doi=10.1109/IEDM.2002.1175825 |citeseerx=10.1.1.136.3757 |url=https://www.eecs.wsu.edu/~osman/EE597/FINFET/finfet4.pdf|isbn=0-7803-7462-2|s2cid=7106946 }}</ref>
|<ref name="Liu"/><ref>{{cite journal |last1=Ahmed |first1=Shibly |last2=Bell |first2=Scott |last3=Tabery |first3=Cyrus |last4=Bokor |first4=Jeffrey |last5=Kyser |first5=David |last6=Hu |first6=Chenming |last7=Liu |first7=Tsu-Jae King |last8=Yu |first8=Bin |last9=Chang |first9=Leland |title=FinFET scaling to 10 nm gate length |journal=Digest. International Electron Devices Meeting |date=December 2002 |pages=251–254 |doi=10.1109/IEDM.2002.1175825 |citeseerx=10.1.1.136.3757 |url=https://www.eecs.wsu.edu/~osman/EE597/FINFET/finfet4.pdf|isbn=0-7803-7462-2|s2cid=7106946 }}</ref>
|-
|-
|{{dts|2006|6}}
|जून 2006
|[[3 nm process|3 nm]]
|[[3 nm process|3 एनएम]]  
|GAAFET
|जीएएएफईटी
|Hyunjin Lee, Yang-kyu Choi, Lee-Eun Yu, Seong-Wan Ryu
|ह्युनजिन ली, यांग-क्यू चोई, ली-यून यू, सेओंग-वान रयू
|[[KAIST]]
|[[KAIST|कैस्ट]]
|<ref>{{citation |last1=Lee |first1=Hyunjin |last2=Choi |first2=Yang-Kyu |last3=Yu |first3=Lee-Eun |last4=Ryu |first4=Seong-Wan |last5=Han |first5=Jin-Woo |last6=Jeon |first6=K. |last7=Jang |first7=D.Y. |last8=Kim |first8=Kuk-Hwan |last9=Lee |first9=Ju-Hyun |date=June 2006 |title=Sub-5nm All-Around Gate FinFET for Ultimate Scaling |journal=Symposium on VLSI Technology, 2006 |pages=58–59 |doi=10.1109/VLSIT.2006.1705215 |display-authors=etal|isbn=978-1-4244-0005-8 |hdl=10203/698 |s2cid=26482358 |hdl-access=free}}</ref><ref>{{citation |url=http://www.highbeam.com/doc/1G1-145838158.html|archive-url=https://web.archive.org/web/20121106011401/http://www.highbeam.com/doc/1G1-145838158.html|url-status=dead|archive-date=6 November 2012|title=Still Room at the Bottom (nanometer transistor developed by Yang-kyu Choi from the Korea Advanced Institute of Science and Technology )|date=1 April 2006|work=Nanoparticle News}}</ref>
|<ref>{{citation |last1=Lee |first1=Hyunjin |last2=Choi |first2=Yang-Kyu |last3=Yu |first3=Lee-Eun |last4=Ryu |first4=Seong-Wan |last5=Han |first5=Jin-Woo |last6=Jeon |first6=K. |last7=Jang |first7=D.Y. |last8=Kim |first8=Kuk-Hwan |last9=Lee |first9=Ju-Hyun |date=June 2006 |title=Sub-5nm All-Around Gate FinFET for Ultimate Scaling |journal=Symposium on VLSI Technology, 2006 |pages=58–59 |doi=10.1109/VLSIT.2006.1705215 |display-authors=etal|isbn=978-1-4244-0005-8 |hdl=10203/698 |s2cid=26482358 |hdl-access=free}}</ref><ref>{{citation |url=http://www.highbeam.com/doc/1G1-145838158.html|archive-url=https://web.archive.org/web/20121106011401/http://www.highbeam.com/doc/1G1-145838158.html|url-status=dead|archive-date=6 November 2012|title=Still Room at the Bottom (nanometer transistor developed by Yang-kyu Choi from the Korea Advanced Institute of Science and Technology )|date=1 April 2006|work=Nanoparticle News}}</ref>
|}
|}




=== अन्य प्रकार के MOSFET ===
=== अन्य प्रकार के मोसफेट ===
{| class="wikitable sortable"
{| class="wikitable sortable"
|+ [[MOSFET]] demonstrations ([[MOSFET#Types of MOSFET|other types]])
|+ [[MOSFET|मोसफेट]] स्पष्टीकरण ([[MOSFET#Types of MOSFET|अन्य प्रकार]])
! Date
! डेट
! data-sort-type="number" | [[MOSFET#Structure and channel formation|Channel<br />length<br />(nm)]]
! data-sort-type="number" | [[MOSFET#Structure and channel formation|चैनल लेंथ<br />(एनएम )]]
! data-sort-type="number" | [[Gate oxide|Oxide<br />thickness<br />(nm)]]<ref name="collins"/>
! data-sort-type="number" | [[Gate oxide|ऑक्साइड<br />थिक्क्नेस<br />(एनएम )]]<ref name="collins"/>
! [[MOSFET]]<br />[[MOSFET#Types of MOSFET|type]]
! [[MOSFET|मोसफेट]]<br />[[MOSFET#Types of MOSFET|टाइप]]
! Researcher(s)
! रिसर्चर (एस)
! Organization
! आर्गेनाइजेशन
! {{Abbr|Ref|Reference(s)}}
! रिफरेन्स
|-
|-
|{{dts|1962|10}}
|अक्टूबर 1962
|{{dunno}}
|{{dunno}}
|{{dunno}}
|{{dunno}}
|[[Thin-film transistor|TFT]]
|[[Thin-film transistor|टीएफटी]]  
|[[Paul K. Weimer]]
|[[Paul K. Weimer|पॉल के वीमर]]
|[[RCA Laboratories]]
|[[RCA Laboratories|आरसीए लैबोरेट्रीज]]
|<ref>{{cite journal |last1=Weimer |first1=Paul K. |author1-link=Paul K. Weimer |title=The TFT A New Thin-Film Transistor |journal=[[Proceedings of the IRE]] |date=June 1962 |volume=50 |issue=6 |pages=1462–1469 |doi=10.1109/JRPROC.1962.288190 |s2cid=51650159 |issn=0096-8390}}</ref><ref name="Kuo">{{cite journal |last1=Kuo |first1=Yue |title=Thin Film Transistor Technology—Past, Present, and Future |journal=The Electrochemical Society Interface |date=1 January 2013 |volume=22 |issue=1 |pages=55–61 |doi=10.1149/2.F06131if |bibcode=2013ECSIn..22a..55K |url=https://www.electrochem.org/dl/interface/spr/spr13/spr13_p055_061.pdf |issn=1064-8208|doi-access=free }}</ref>
|<ref>{{cite journal |last1=Weimer |first1=Paul K. |author1-link=Paul K. Weimer |title=The TFT A New Thin-Film Transistor |journal=[[Proceedings of the IRE]] |date=June 1962 |volume=50 |issue=6 |pages=1462–1469 |doi=10.1109/JRPROC.1962.288190 |s2cid=51650159 |issn=0096-8390}}</ref><ref name="Kuo">{{cite journal |last1=Kuo |first1=Yue |title=Thin Film Transistor Technology—Past, Present, and Future |journal=The Electrochemical Society Interface |date=1 January 2013 |volume=22 |issue=1 |pages=55–61 |doi=10.1149/2.F06131if |bibcode=2013ECSIn..22a..55K |url=https://www.electrochem.org/dl/interface/spr/spr13/spr13_p055_061.pdf |issn=1064-8208|doi-access=free }}</ref>
|-
|-
Line 423: Line 421:
|{{dunno}}
|{{dunno}}
|{{dunno}}
|{{dunno}}
|[[GaAs]]
|[[GaAs|जीएएएस]]  
|H. Becke, R. Hall, J. White
|एच बेके, आर. हॉल, जे. व्हाइट
|RCA Laboratories
|आरसीए लैबोरेट्रीज
|<ref>{{cite book |last1=Ye |first1=Peide D. |last2=Xuan |first2=Yi |last3=Wu |first3=Yanqing |last4=Xu |first4=Min |chapter=Atomic-Layer Deposited High-k/III-V Metal-Oxide-Semiconductor Devices and Correlated Empirical Model |editor1-last=Oktyabrsky |editor1-first=Serge |editor2-last=Ye |editor2-first=Peide |title=Fundamentals of III-V Semiconductor MOSFETs |date=2010 |publisher=[[Springer Science & Business Media]] |pages=173–194 |doi=10.1007/978-1-4419-1547-4_7 |isbn=978-1-4419-1547-4 |chapter-url=https://books.google.com/books?id=sk2SrZH3xEcC&pg=PA173}}</ref>
|<ref>{{cite book |last1=Ye |first1=Peide D. |last2=Xuan |first2=Yi |last3=Wu |first3=Yanqing |last4=Xu |first4=Min |chapter=Atomic-Layer Deposited High-k/III-V Metal-Oxide-Semiconductor Devices and Correlated Empirical Model |editor1-last=Oktyabrsky |editor1-first=Serge |editor2-last=Ye |editor2-first=Peide |title=Fundamentals of III-V Semiconductor MOSFETs |date=2010 |publisher=[[Springer Science & Business Media]] |pages=173–194 |doi=10.1007/978-1-4419-1547-4_7 |isbn=978-1-4419-1547-4 |chapter-url=https://books.google.com/books?id=sk2SrZH3xEcC&pg=PA173}}</ref>
|-
|-
|{{dts|1966|10}}
|अक्टूबर 1966
|100,000
|100,000
|[[130 nanometer|{{#expr:1000/10}}]]
|[[130 nanometer|{{#expr:1000/10}}]]
|TFT
|टीएफटी
|T.P. Brody, H.E. Kunig
|टी.पी. ब्रॉडी, एच ई कुनिग
|[[Westinghouse Electric]]
|[[Westinghouse Electric|वेस्टिंगहाउस इलेक्ट्रिक]]
|<ref>{{cite journal |last1=Brody |first1=T. P. |last2=Kunig |first2=H. E. |title=A HIGH‐GAIN InAs THIN‐FILM TRANSISTOR |journal=Applied Physics Letters |date=October 1966 |volume=9 |issue=7 |pages=259–260 |doi=10.1063/1.1754740 |bibcode=1966ApPhL...9..259B |issn=0003-6951}}</ref><ref>{{cite book |last1=Woodall |first1=Jerry M. |author1-link=Jerry Woodall |title=Fundamentals of III-V Semiconductor MOSFETs |date=2010 |publisher=[[Springer Science & Business Media]] |isbn=9781441915474 |pages=2–3 |url=https://books.google.com/books?id=sk2SrZH3xEcC&pg=PA2}}</ref>
|<ref>{{cite journal |last1=Brody |first1=T. P. |last2=Kunig |first2=H. E. |title=A HIGH‐GAIN InAs THIN‐FILM TRANSISTOR |journal=Applied Physics Letters |date=October 1966 |volume=9 |issue=7 |pages=259–260 |doi=10.1063/1.1754740 |bibcode=1966ApPhL...9..259B |issn=0003-6951}}</ref><ref>{{cite book |last1=Woodall |first1=Jerry M. |author1-link=Jerry Woodall |title=Fundamentals of III-V Semiconductor MOSFETs |date=2010 |publisher=[[Springer Science & Business Media]] |isbn=9781441915474 |pages=2–3 |url=https://books.google.com/books?id=sk2SrZH3xEcC&pg=PA2}}</ref>
|-
|-
|{{dts|1967|8}}
|अगस्त 1967
|{{dunno}}
|{{dunno}}
|{{dunno}}
|{{dunno}}
|[[FGMOS]]
|[[FGMOS|एफजीएमओएस]]  
|[[Dawon Kahng]], [[Simon Min Sze]]
|[[Dawon Kahng|डॉन कहंग]], [[Simon Min Sze|साइमन मिन स्ज़े]]
|[[Bell Telephone Laboratories]]
|[[Bell Telephone Laboratories|बेल टेलीफोन लैबोरेट्रीज]]
|<ref>{{cite journal |last1=Kahng |first1=Dawon |author1-link=Dawon Kahng |last2=Sze |first2=Simon Min |author2-link=Simon Sze |title=A floating gate and its application to memory devices |journal=[[The Bell System Technical Journal]] |date=July–August 1967 |volume=46 |issue=6 |pages=1288–1295 |doi=10.1002/j.1538-7305.1967.tb01738.x|bibcode=1967ITED...14Q.629K}}</ref>
|<ref>{{cite journal |last1=Kahng |first1=Dawon |author1-link=Dawon Kahng |last2=Sze |first2=Simon Min |author2-link=Simon Sze |title=A floating gate and its application to memory devices |journal=[[The Bell System Technical Journal]] |date=July–August 1967 |volume=46 |issue=6 |pages=1288–1295 |doi=10.1002/j.1538-7305.1967.tb01738.x|bibcode=1967ITED...14Q.629K}}</ref>
|-
|-
|{{dts|1967|10}}
|अक्टूबर 1967
|{{dunno}}
|{{dunno}}
|{{dunno}}
|{{dunno}}
|[[Metal–nitride–oxide–semiconductor transistor|MNOS]]
|[[Metal–nitride–oxide–semiconductor transistor|एमएनओएस]]
|H.A. Richard Wegener, A.J. Lincoln, H.C. Pao
|एच.ए. रिचर्ड वेगेनर, ए.जे. लिंकन, एच.सी. पाओ
|[[Sperry Corporation]]
|[[Sperry Corporation|स्पेरी कॉर्पोरेशन]]
|<ref>{{cite journal|last1=Wegener|first1=H. A. R.|last2=Lincoln|first2=A. J.|last3=Pao|first3=H. C.|last4=O'Connell|first4=M. R.|last5=Oleksiak|first5=R. E.|last6=Lawrence|first6=H.|title=The variable threshold transistor, a new electrically-alterable, non-destructive read-only storage device|journal=1967 International Electron Devices Meeting|date=October 1967|volume=13|pages=70|doi=10.1109/IEDM.1967.187833}}</ref>
|<ref>{{cite journal|last1=Wegener|first1=H. A. R.|last2=Lincoln|first2=A. J.|last3=Pao|first3=H. C.|last4=O'Connell|first4=M. R.|last5=Oleksiak|first5=R. E.|last6=Lawrence|first6=H.|title=The variable threshold transistor, a new electrically-alterable, non-destructive read-only storage device|journal=1967 International Electron Devices Meeting|date=October 1967|volume=13|pages=70|doi=10.1109/IEDM.1967.187833}}</ref>
|-
|-
|{{dts|1968|7}}
|जुलाई 1968
|{{dunno}}
|{{dunno}}
|{{dunno}}
|{{dunno}}
|[[BiMOS]]
|[[BiMOS|बीआईएमओएस]]
|[[Hung-Chang Lin]], Ramachandra R. Iyer
|[[Hung-Chang Lin|हंग-चांग लिन]], रामचंद्र आर. अय्यर
|[[Westinghouse Electric]]
|[[Westinghouse Electric|वेस्टिंगहाउस इलेक्ट्रिक]]
|<ref>{{cite journal |last1=Lin |first1=Hung Chang |author1-link=Hung-Chang Lin |last2=Iyer |first2=Ramachandra R. |title=A Monolithic Mos-Bipolar Audio Amplifier |journal=IEEE Transactions on Broadcast and Television Receivers |date=July 1968 |volume=14 |issue=2 |pages=80–86 |doi=10.1109/TBTR1.1968.4320132}}</ref><ref name="Alvarez">{{cite book |last1=Alvarez |first1=Antonio R. |chapter=Introduction To BiCMOS |title=BiCMOS Technology and Applications |date=1990 |publisher=[[Springer Science & Business Media]] |doi=10.1007/978-1-4757-2029-7_1 |isbn=9780792393849 |pages=1–20 (2)}}</ref>
|<ref>{{cite journal |last1=Lin |first1=Hung Chang |author1-link=Hung-Chang Lin |last2=Iyer |first2=Ramachandra R. |title=A Monolithic Mos-Bipolar Audio Amplifier |journal=IEEE Transactions on Broadcast and Television Receivers |date=July 1968 |volume=14 |issue=2 |pages=80–86 |doi=10.1109/TBTR1.1968.4320132}}</ref><ref name="Alvarez">{{cite book |last1=Alvarez |first1=Antonio R. |chapter=Introduction To BiCMOS |title=BiCMOS Technology and Applications |date=1990 |publisher=[[Springer Science & Business Media]] |doi=10.1007/978-1-4757-2029-7_1 |isbn=9780792393849 |pages=1–20 (2)}}</ref>
|-
|-
|{{dts|1968|10}}
|अक्टूबर 1968
|{{dunno}}
|{{dunno}}
|{{dunno}}
|{{dunno}}
|[[BiCMOS]]
|[[BiCMOS|बीआईसीएमओएस]]
|[[Hung-Chang Lin]], Ramachandra R. Iyer, C.T. Ho
|[[Hung-Chang Lin|हंग-चांग लिन]], रामचंद्र आर. अय्यर, सी.टी. हो
|Westinghouse Electric
|वेस्टिंगहाउस इलेक्ट्रिक
|<ref>{{cite conference |last1=Lin |first1=Hung Chang |author1-link=Hung-Chang Lin |last2=Iyer |first2=Ramachandra R. |last3=Ho |first3=C. T. |title=1968 International Electron Devices Meeting |chapter=Complementary MOS-bipolar structure |conference=1968 International Electron Devices Meeting |date=October 1968 |pages=22–24 |doi=10.1109/IEDM.1968.187949}}</ref><ref name="Alvarez"/>
|<ref>{{cite conference |last1=Lin |first1=Hung Chang |author1-link=Hung-Chang Lin |last2=Iyer |first2=Ramachandra R. |last3=Ho |first3=C. T. |title=1968 International Electron Devices Meeting |chapter=Complementary MOS-bipolar structure |conference=1968 International Electron Devices Meeting |date=October 1968 |pages=22–24 |doi=10.1109/IEDM.1968.187949}}</ref><ref name="Alvarez"/>
|-
|-
Line 471: Line 469:
|{{dunno}}
|{{dunno}}
|{{dunno}}
|{{dunno}}
|[[VMOS]]
|[[VMOS|वीएमओएस]]
|{{dunno}}
|{{dunno}}
|[[Hitachi]]
|[[Hitachi|हितैची]]
|<ref name="powerelectronics">{{cite journal |title=Advances in Discrete Semiconductors March On |url=https://www.powerelectronics.com/content/advances-discrete-semiconductors-march |journal=Power Electronics Technology |publisher=[[Informa]] |pages=52–6 |access-date=31 July 2019 |date=September 2005 |archive-url=https://web.archive.org/web/20060322222716/http://powerelectronics.com/mag/509PET26.pdf |archive-date=22 March 2006 |url-status=live}}</ref><ref>{{cite book |last1=Oxner |first1=E. S. |title=Fet Technology and Application |date=1988 |publisher=[[CRC Press]] |isbn=9780824780500 |page=18 |url=https://books.google.com/books?id=0AE-0e-sAnsC&pg=PA18}}</ref>
|<ref name="powerelectronics">{{cite journal |title=Advances in Discrete Semiconductors March On |url=https://www.powerelectronics.com/content/advances-discrete-semiconductors-march |journal=Power Electronics Technology |publisher=[[Informa]] |pages=52–6 |access-date=31 July 2019 |date=September 2005 |archive-url=https://web.archive.org/web/20060322222716/http://powerelectronics.com/mag/509PET26.pdf |archive-date=22 March 2006 |url-status=live}}</ref><ref>{{cite book |last1=Oxner |first1=E. S. |title=Fet Technology and Application |date=1988 |publisher=[[CRC Press]] |isbn=9780824780500 |page=18 |url=https://books.google.com/books?id=0AE-0e-sAnsC&pg=PA18}}</ref>
|-
|-
|{{dts|1969|9}}
|सितम्बर 1969
|{{dunno}}
|{{dunno}}
|{{dunno}}
|{{dunno}}
|[[DMOS]]
|[[DMOS|डीएमओएस]]
|Y. Tarui, Y. Hayashi, Toshihiro Sekigawa
|वाई तरुई, वाय हयाशी, तोशिहिरो सेकिगावा
|[[Electrotechnical Laboratory]] (ETL)
|[[Electrotechnical Laboratory|इलेक्ट्रोटेक्निकल लेबोरेटरी]] (ईटीएल)
|<ref>{{cite journal |last1=Tarui |first1=Y. |last2=Hayashi |first2=Y. |last3=Sekigawa |first3=Toshihiro |title=Diffusion Self-Aligned MOST; A New Approach for High Speed Device |journal=Proceedings of the 1st Conference on Solid State Devices |date=September 1969 |doi=10.7567/SSDM.1969.4-1 |s2cid=184290914 |url=https://www.semanticscholar.org/paper/Diffusion-Selfaligned-MOST%3B-A-New-Approach-for-High-Tarui-Hayashi/c4ad0fa7b03e080cc027545f7152caa28633fa9a}}</ref><ref>{{cite conference |last1=McLintock |first1=G. A. |last2=Thomas |first2=R. E. |title=1972 International Electron Devices Meeting |chapter=Modelling of the double-diffused MOST's with self-aligned gates |conference=1972 International Electron Devices Meeting |date=December 1972 |pages=24–26 |doi=10.1109/IEDM.1972.249241}}</ref>
|<ref>{{cite journal |last1=Tarui |first1=Y. |last2=Hayashi |first2=Y. |last3=Sekigawa |first3=Toshihiro |title=Diffusion Self-Aligned MOST; A New Approach for High Speed Device |journal=Proceedings of the 1st Conference on Solid State Devices |date=September 1969 |doi=10.7567/SSDM.1969.4-1 |s2cid=184290914 |url=https://www.semanticscholar.org/paper/Diffusion-Selfaligned-MOST%3B-A-New-Approach-for-High-Tarui-Hayashi/c4ad0fa7b03e080cc027545f7152caa28633fa9a}}</ref><ref>{{cite conference |last1=McLintock |first1=G. A. |last2=Thomas |first2=R. E. |title=1972 International Electron Devices Meeting |chapter=Modelling of the double-diffused MOST's with self-aligned gates |conference=1972 International Electron Devices Meeting |date=December 1972 |pages=24–26 |doi=10.1109/IEDM.1972.249241}}</ref>
|-
|-
|{{dts|1970|10}}
|अक्टूबर 1970
|{{dunno}}
|{{dunno}}
|{{dunno}}
|{{dunno}}
|[[ISFET]]
|[[ISFET|आईएसएफईटी]]
|[[Piet Bergveld]]
|[[Piet Bergveld|पीट बर्गवेल्ड]]
|[[University of Twente]]
|[[University of Twente|यूनिवर्सिटी ऑफ ट्वेंटी]]
|<ref name="Bergveld1970">{{cite journal |last1=Bergveld |first1=P. |title=Development of an Ion-Sensitive Solid-State Device for Neurophysiological Measurements |journal=[[IEEE Transactions on Biomedical Engineering]] |date=January 1970 |volume=BME-17 |issue=1 |pages=70–71 |doi=10.1109/TBME.1970.4502688|pmid=5441220}}</ref><ref name="Toumazou">{{cite journal|author=Chris Toumazou |author2=Pantelis Georgiou |url=https://www.researchgate.net/publication/260616066 |title=40 years of ISFET technology: From neuronal sensing to DNA sequencing |journal=[[Electronics Letters]] |date=December 2011 |doi=10.1049/el.2011.3231 |access-date=13 May 2016}}</ref>
|<ref name="Bergveld1970">{{cite journal |last1=Bergveld |first1=P. |title=Development of an Ion-Sensitive Solid-State Device for Neurophysiological Measurements |journal=[[IEEE Transactions on Biomedical Engineering]] |date=January 1970 |volume=BME-17 |issue=1 |pages=70–71 |doi=10.1109/TBME.1970.4502688|pmid=5441220}}</ref><ref name="Toumazou">{{cite journal|author=Chris Toumazou |author2=Pantelis Georgiou |url=https://www.researchgate.net/publication/260616066 |title=40 years of ISFET technology: From neuronal sensing to DNA sequencing |journal=[[Electronics Letters]] |date=December 2011 |doi=10.1049/el.2011.3231 |access-date=13 May 2016}}</ref>
|-
|-
|{{dts|1970|10}}
|अक्टूबर 1970
|[[1 μm process|1000]]
|[[1 μm process|1000]]
|{{dunno}}
|{{dunno}}
|DMOS
|डीएमओएस
|Y. Tarui, Y. Hayashi, Toshihiro Sekigawa
|वाई तरुई वाय हयाशी, तोशिहिरो सेकिगावा
|Electrotechnical Laboratory (ETL)
|इलेक्ट्रोटेक्निकल लेबोरेटरी (ईटीएल)
|<ref>{{cite conference |last1=Tarui |first1=Y. |last2=Hayashi |first2=Y. |last3=Sekigawa |first3=Toshihiro |title=DSA enhancement – Depletion MOS IC |conference=1970 International Electron Devices Meeting |date=October 1970 |pages=110 |doi=10.1109/IEDM.1970.188299}}</ref>
|<ref>{{cite conference |last1=Tarui |first1=Y. |last2=Hayashi |first2=Y. |last3=Sekigawa |first3=Toshihiro |title=DSA enhancement – Depletion MOS IC |conference=1970 International Electron Devices Meeting |date=October 1970 |pages=110 |doi=10.1109/IEDM.1970.188299}}</ref>
|-
|-
Line 503: Line 501:
|{{dunno}}
|{{dunno}}
|{{dunno}}
|{{dunno}}
|[[VDMOS]]
|[[VDMOS|वीडीएमओएस]]
|[[John Louis Moll]]
|[[John Louis Moll|जॉन लुइस मोल]]
|[[HP Labs]]
|[[HP Labs|एचपी लैब्स]]
|<ref name="powerelectronics"/>
|<ref name="powerelectronics"/>
|-
|-
|{{dunno}}
|{{dunno}}
|{{dunno}}
|{{dunno}}
|[[LDMOS]]
|[[LDMOS|एलडीएमओएस]]
|{{dunno}}
|{{dunno}}
|Hitachi
|हितैची
|<ref name="Duncan177">{{cite book |last1=Duncan |first1=Ben |title=High Performance Audio Power Amplifiers |date=1996 |publisher=[[Elsevier]] |isbn=9780080508047 |pages=[https://archive.org/details/highperfomanceau0000dunc/page/177 177–8, 406] |url=https://archive.org/details/highperfomanceau0000dunc/page/177}}</ref>
|<ref name="Duncan177">{{cite book |last1=Duncan |first1=Ben |title=High Performance Audio Power Amplifiers |date=1996 |publisher=[[Elsevier]] |isbn=9780080508047 |pages=[https://archive.org/details/highperfomanceau0000dunc/page/177 177–8, 406] |url=https://archive.org/details/highperfomanceau0000dunc/page/177}}</ref>
|-
|-
|{{dts|1979|7}}
|जुलाई 1979
|{{dunno}}
|{{dunno}}
|{{dunno}}
|{{dunno}}
|[[IGBT]]
|[[IGBT|आईजीबीटी]]
|[[Bantval Jayant Baliga]], Margaret Lazeri
|[[Bantval Jayant Baliga|बंतवल जयंत बलिगा]],मार्गरेट लज़ेरी
|[[General Electric]]
|[[General Electric|जनरल इलेक्ट्रिक]]
|<ref>{{cite book |last1=Baliga |first1=B. Jayant |title=The IGBT Device: Physics, Design and Applications of the Insulated Gate Bipolar Transistor |date=2015 |publisher=[[William Andrew (publisher)|William Andrew]] |isbn=9781455731534 |pages=xxviii, 5–12 |url=https://books.google.com/books?id=f091AgAAQBAJ}}</ref>
|<ref>{{cite book |last1=Baliga |first1=B. Jayant |title=The IGBT Device: Physics, Design and Applications of the Insulated Gate Bipolar Transistor |date=2015 |publisher=[[William Andrew (publisher)|William Andrew]] |isbn=9781455731534 |pages=xxviii, 5–12 |url=https://books.google.com/books?id=f091AgAAQBAJ}}</ref>
|-
|-
|{{dts|1984|12}}
|दिसम्बर 1984
|[[3 μm process|2000]]
|[[3 μm process|2000]]
|{{dunno}}
|{{dunno}}
|BiCMOS
|बीआईसीएमओएस
|H. Higuchi, Goro Kitsukawa, Takahide Ikeda, Y. Nishio
|एच हिगुची गोरो कित्सुकावा, ताकाटाइड लकेदा, वाय निशियो
|Hitachi
|हितैची
|<ref>{{cite journal |last1=Higuchi |first1=H. |last2=Kitsukawa |first2=Goro |last3=Ikeda |first3=Takahide |last4=Nishio |first4=Y. |last5=Sasaki |first5=N. |last6=Ogiue |first6=Katsumi |title=Performance and structures of scaled-down bipolar devices merged with CMOSFETs |journal=1984 International Electron Devices Meeting |date=December 1984 |pages=694–697 |doi=10.1109/IEDM.1984.190818|s2cid=41295752 }}</ref>
|<ref>{{cite journal |last1=Higuchi |first1=H. |last2=Kitsukawa |first2=Goro |last3=Ikeda |first3=Takahide |last4=Nishio |first4=Y. |last5=Sasaki |first5=N. |last6=Ogiue |first6=Katsumi |title=Performance and structures of scaled-down bipolar devices merged with CMOSFETs |journal=1984 International Electron Devices Meeting |date=December 1984 |pages=694–697 |doi=10.1109/IEDM.1984.190818|s2cid=41295752 }}</ref>
|-
|-
|{{dts|1985|5}}
|मई 1985
|[[350 nanometer|300]]
|[[350 nanometer|300]]
|{{dunno}}
|{{dunno}}
|{{dunno}}
|{{dunno}}
|K. Deguchi, Kazuhiko Komatsu, M. Miyake, H. Namatsu
|के देगुची , कज़ुहिको कोमात्सु, एम मियाके, एच नमत्सू
|[[Nippon Telegraph and Telephone]]
|[[Nippon Telegraph and Telephone|निप्पॉन टेलीग्राफ और टेलीफोन]]
|<ref>{{cite journal |last1=Deguchi |first1=K. |last2=Komatsu |first2=Kazuhiko |last3=Miyake |first3=M. |last4=Namatsu |first4=H. |last5=Sekimoto |first5=M. |last6=Hirata |first6=K. |title=Step-and-Repeat X-ray/Photo Hybrid Lithography for 0.3 μm Mos Devices |journal=1985 Symposium on VLSI Technology. Digest of Technical Papers |date=1985 |pages=74–75 |url=https://ieeexplore.ieee.org/document/4480310}}</ref>
|<ref>{{cite journal |last1=Deguchi |first1=K. |last2=Komatsu |first2=Kazuhiko |last3=Miyake |first3=M. |last4=Namatsu |first4=H. |last5=Sekimoto |first5=M. |last6=Hirata |first6=K. |title=Step-and-Repeat X-ray/Photo Hybrid Lithography for 0.3 μm Mos Devices |journal=1985 Symposium on VLSI Technology. Digest of Technical Papers |date=1985 |pages=74–75 |url=https://ieeexplore.ieee.org/document/4480310}}</ref>
|-
|-
|{{dts|1985|2}}
|फ़रवरी 1985
|[[1 μm process|1000]]
|[[1 μm process|1000]]
|{{dunno}}
|{{dunno}}
|BiCMOS
|बीआईसीएमओएस
|H. Momose, Hideki Shibata, S. Saitoh, Jun-ichi Miyamoto
|एच मोमोज, हिडेकी शिबाता, एस सैतोह, जून-इची मियामोटो
|Toshiba
|तोशीबा
|<ref>{{cite journal |last1=Momose |first1=H. |last2=Shibata |first2=Hideki |last3=Saitoh |first3=S. |last4=Miyamoto |first4=Jun-ichi |last5=Kanzaki |first5=K. |last6=Kohyama |first6=Susumu |title=1.0-/spl mu/m n-Well CMOS/Bipolar Technology |journal=[[IEEE Journal of Solid-State Circuits]] |date=1985 |volume=20 |issue=1 |pages=137–143 |doi=10.1109/JSSC.1985.1052286|bibcode=1985IJSSC..20..137M|s2cid=37353920 }}</ref>
|<ref>{{cite journal |last1=Momose |first1=H. |last2=Shibata |first2=Hideki |last3=Saitoh |first3=S. |last4=Miyamoto |first4=Jun-ichi |last5=Kanzaki |first5=K. |last6=Kohyama |first6=Susumu |title=1.0-/spl mu/m n-Well CMOS/Bipolar Technology |journal=[[IEEE Journal of Solid-State Circuits]] |date=1985 |volume=20 |issue=1 |pages=137–143 |doi=10.1109/JSSC.1985.1052286|bibcode=1985IJSSC..20..137M|s2cid=37353920 }}</ref>
|-
|-
|{{dts|1986|11}}
|नवम्बर 1986
|[[90 nm process|90]]
|[[90 nm process|90]]
|[[10 nanometer|8.3]]
|[[10 nanometer|8.3]]
|{{dunno}}
|{{dunno}}
|Han-Sheng Lee, L.C. Puzio
|हान-शेंग ली, एल.सी. पूजियो
|[[General Motors]]
|[[General Motors|जनरल मोटर्स]]
|<ref>{{cite journal |last1=Lee |first1=Han-Sheng |last2=Puzio |first2=L.C. |title=The electrical properties of subquarter-micrometer gate-length MOSFET's |journal=IEEE Electron Device Letters |date=November 1986 |volume=7 |issue=11 |pages=612–614 |doi=10.1109/EDL.1986.26492|bibcode=1986IEDL....7..612H|s2cid=35142126 }}</ref>
|<ref>{{cite journal |last1=Lee |first1=Han-Sheng |last2=Puzio |first2=L.C. |title=The electrical properties of subquarter-micrometer gate-length MOSFET's |journal=IEEE Electron Device Letters |date=November 1986 |volume=7 |issue=11 |pages=612–614 |doi=10.1109/EDL.1986.26492|bibcode=1986IEDL....7..612H|s2cid=35142126 }}</ref>
|-
|-
|{{dts|1986|12}}
|दिसम्बर 1986
|[[65-nanometer process|60]]
|[[65-nanometer process|60]]
|{{dunno}}
|{{dunno}}
|{{dunno}}
|{{dunno}}
|[[Ghavam G. Shahidi]], Dimitri A. Antoniadis, Henry I. Smith
|[[Ghavam G. Shahidi|घवम जी शाहिदी]], दिमित्री ए एंटोनियाडिस, हेनरी आई स्मिथ
|[[MIT]]
|[[MIT|एमआईटी]]
|<ref>{{cite journal |last1=Shahidi |first1=Ghavam G. |author1-link=Ghavam Shahidi |last2=Antoniadis |first2=Dimitri A. |last3=Smith |first3=Henry I. |title=Electron velocity overshoot at 300 K and 77 K in silicon MOSFETs with submicron channel lengths |journal=1986 International Electron Devices Meeting |date=December 1986 |pages=824–825 |doi=10.1109/IEDM.1986.191325|s2cid=27558025 }}</ref><ref name="Chou"/>
|<ref>{{cite journal |last1=Shahidi |first1=Ghavam G. |author1-link=Ghavam Shahidi |last2=Antoniadis |first2=Dimitri A. |last3=Smith |first3=Henry I. |title=Electron velocity overshoot at 300 K and 77 K in silicon MOSFETs with submicron channel lengths |journal=1986 International Electron Devices Meeting |date=December 1986 |pages=824–825 |doi=10.1109/IEDM.1986.191325|s2cid=27558025 }}</ref><ref name="Chou"/>
|-
|-
|{{dts|1987|5}}
|मई 1987
|{{dunno}}
|{{dunno}}
|[[10 nm process|10]]
|[[10 nm process|10]]
|{{dunno}}
|{{dunno}}
|[[Bijan Davari]], Chung-Yu Ting, Kie Y. Ahn, S. Basavaiah
|[[Bijan Davari|बिजन डावरी]], चुंग-यू टिंग, की वाई आह, एस बसवैया
|[[IBM T.J. Watson Research Center]]
|[[IBM T.J. Watson Research Center|आईबीएम टी.जे. वाटसन रिसर्च सेंटर]]
|<ref name="Davari1987">{{cite journal |last1=Davari |first1=Bijan |author1-link=Bijan Davari |last2=Ting |first2=Chung-Yu |last3=Ahn |first3=Kie Y. |last4=Basavaiah |first4=S. |last5=Hu |first5=Chao-Kun |last6=Taur |first6=Yuan |last7=Wordeman |first7=Matthew R. |last8=Aboelfotoh |first8=O. |first11=Michael R. |title=Submicron Tungsten Gate MOSFET with 10 nm Gate Oxide |journal=1987 Symposium on VLSI Technology. Digest of Technical Papers |date=May 1987 |pages=61–62 |url=https://ieeexplore.ieee.org/document/4480422}}</ref>
|<ref name="Davari1987">{{cite journal |last1=Davari |first1=Bijan |author1-link=Bijan Davari |last2=Ting |first2=Chung-Yu |last3=Ahn |first3=Kie Y. |last4=Basavaiah |first4=S. |last5=Hu |first5=Chao-Kun |last6=Taur |first6=Yuan |last7=Wordeman |first7=Matthew R. |last8=Aboelfotoh |first8=O. |first11=Michael R. |title=Submicron Tungsten Gate MOSFET with 10 nm Gate Oxide |journal=1987 Symposium on VLSI Technology. Digest of Technical Papers |date=May 1987 |pages=61–62 |url=https://ieeexplore.ieee.org/document/4480422}}</ref>
|-
|-
|{{dts|1987|12}}
|दिसम्बर 1987
|[[800 nanometer|800]]
|[[800 nanometer|800]]
|{{dunno}}
|{{dunno}}
|BiCMOS
|बीआईसीएमओएस
|Robert H. Havemann, R. E. Eklund, Hiep V. Tran
|रॉबर्ट एच हैवमैन, आर ई एकलुंड, हीप वी. ट्रान
|[[Texas Instruments]]
|[[Texas Instruments|टैक्सास इंस्ट्रुमेंट्स]]
|<ref>{{cite journal |last1=Havemann |first1=Robert H. |last2=Eklund |first2=R. E. |last3=Tran |first3=Hiep V. |last4=Haken |first4=R. A. |last5=Scott |first5=D. B. |last6=Fung |first6=P. K. |last7=Ham |first7=T. E. |last8=Favreau |first8=D. P. |last9=Virkus |first9=R. L. |title=An 0.8 #181;m 256K BiCMOS SRAM technology |journal=1987 International Electron Devices Meeting |date=December 1987 |pages=841–843 |doi=10.1109/IEDM.1987.191564|s2cid=40375699 }}</ref>
|<ref>{{cite journal |last1=Havemann |first1=Robert H. |last2=Eklund |first2=R. E. |last3=Tran |first3=Hiep V. |last4=Haken |first4=R. A. |last5=Scott |first5=D. B. |last6=Fung |first6=P. K. |last7=Ham |first7=T. E. |last8=Favreau |first8=D. P. |last9=Virkus |first9=R. L. |title=An 0.8 #181;m 256K BiCMOS SRAM technology |journal=1987 International Electron Devices Meeting |date=December 1987 |pages=841–843 |doi=10.1109/IEDM.1987.191564|s2cid=40375699 }}</ref>
|-
|-
|{{dts|1997|6}}
|जून 1997
|[[32 nanometer|30]]
|[[32 nanometer|30]]
|{{dunno}}
|{{dunno}}
|EJ-MOSFET
|ईजे-मोसफेट
|Hisao Kawaura, Toshitsugu Sakamoto, Toshio Baba
|हिसाओ कवौरा, तोशित्सुगु सकामोटो, तोशियो बाबा
|[[NEC]]
|[[NEC|एनईसी]]
|<ref>{{cite journal |last1=Kawaura |first1=Hisao |last2=Sakamoto |first2=Toshitsugu |last3=Baba |first3=Toshio |last4=Ochiai |first4=Yukinori |last5=Fujita |first5=Jun-ichi |last6=Matsui |first6=Shinji |last7=Sone |first7=J. |title=Transistor operations in 30-nm-gate-length EJ-MOSFETs |journal=1997 55th Annual Device Research Conference Digest |date=1997 |pages=14–15 |doi=10.1109/DRC.1997.612456|isbn=0-7803-3911-8|s2cid=38105606 }}</ref>
|<ref>{{cite journal |last1=Kawaura |first1=Hisao |last2=Sakamoto |first2=Toshitsugu |last3=Baba |first3=Toshio |last4=Ochiai |first4=Yukinori |last5=Fujita |first5=Jun-ichi |last6=Matsui |first6=Shinji |last7=Sone |first7=J. |title=Transistor operations in 30-nm-gate-length EJ-MOSFETs |journal=1997 55th Annual Device Research Conference Digest |date=1997 |pages=14–15 |doi=10.1109/DRC.1997.612456|isbn=0-7803-3911-8|s2cid=38105606 }}</ref>
|-
|-
Line 592: Line 590:
|{{dunno}}
|{{dunno}}
|{{dunno}}
|{{dunno}}
|rowspan="2" | NEC
|rowspan="2" | एनईसी
|rowspan="2" | <ref name="Schwierz"/>
|rowspan="2" | <ref name="Schwierz"/>
|-
|-
Line 601: Line 599:
|{{dunno}}
|{{dunno}}
|-
|-
|{{dts|2000|4}}
|अप्रैल 2020
|8
|8
|{{dunno}}
|{{dunno}}
|EJ-MOSFET
|ईजे-मोसफेट
|Hisao Kawaura, Toshitsugu Sakamoto, Toshio Baba
|हिसाओ कवौरा, तोशित्सुगु सकामोटो, तोशियो बाबा
|NEC
|एनईसी
|<ref>{{cite journal |last1=Kawaura |first1=Hisao |last2=Sakamoto |first2=Toshitsugu |last3=Baba |first3=Toshio |title=Observation of source-to-drain direct tunneling current in 8 nm gate electrically variable shallow junction metal–oxide–semiconductor field-effect transistors |journal=[[Applied Physics Letters]] |date=12 June 2000 |volume=76 |issue=25 |pages=3810–3812 |doi=10.1063/1.126789 |bibcode=2000ApPhL..76.3810K |issn=0003-6951}}</ref>
|<ref>{{cite journal |last1=Kawaura |first1=Hisao |last2=Sakamoto |first2=Toshitsugu |last3=Baba |first3=Toshio |title=Observation of source-to-drain direct tunneling current in 8 nm gate electrically variable shallow junction metal–oxide–semiconductor field-effect transistors |journal=[[Applied Physics Letters]] |date=12 June 2000 |volume=76 |issue=25 |pages=3810–3812 |doi=10.1063/1.126789 |bibcode=2000ApPhL..76.3810K |issn=0003-6951}}</ref>
|} <अनुभाग अंत = प्रदर्शन />
|} सूक्ष्म-मापक मोसफेटका उपयोग करने वाले वाणिज्यिक उत्पाद
 
== माइक्रो-स्केल MOSFETs == का उपयोग कर वाणिज्यिक उत्पाद


=== 20 माइक्रोन निर्माण प्रक्रिया वाले उत्पाद ===
=== 20 माइक्रोन निर्माण प्रक्रिया वाले उत्पाद ===
* [[RCA]] की [[CD4000]] [[एकीकृत परिपथ]]ों (ICs) की श्रृंखला 1968 में शुरू हुई।<ref name="Lojek330"/>
* [[एकीकृत परिपथ|एकीकृत परिपथों]] (आईसीएस) की [[RCA|आरसीए]] की [[CD4000|सीडी4000]] श्रृंखला 1968 में प्रारंभ हुई।<ref name="Lojek330"/>




=== 10 सुक्ष्ममापी निर्माण प्रक्रिया वाले उत्पाद===
=== 10 माइक्रोन निर्माण प्रक्रिया वाले उत्पाद===
{{Main|10 µm process}}
{{Main|10 माइक्रोन प्रक्रिया}}


* [[इंटेल 4004]], पहला सिंगल-चिप [[माइक्रोप्रोसेसर]] [[ CPU ]], 1971 में लॉन्च किया गया।
* [[इंटेल 4004]], प्रथम एकल-चिप [[माइक्रोप्रोसेसर]] [[ CPU |सीपीयू]] 1971 में प्रक्षेपण किया गया।
* [[इंटेल 8008]] सीपीयू 1972 में लॉन्च हुआ।
* [[इंटेल 8008]] सीपीयू 1972 में प्रक्षेपण हुआ।
* [[एमओएस टेक्नोलॉजी 6502]] 1 मेगाहर्ट्ज सीपीयू 1975 में लॉन्च किया गया (8 सुक्ष्ममापी)।
* [[एमओएस टेक्नोलॉजी 6502|एमओएस प्रौद्योगिकी 6502]] 1 मेगाहर्ट्ज सीपीयू 1975 (8 माइक्रोन) में प्रक्षेपण किया गया।


=== 8 μm निर्माण प्रक्रिया वाले उत्पाद ===
=== 8 माइक्रोन निर्माण प्रक्रिया वाले उत्पाद ===
* [[इंटेल 1103]], एक प्रारंभिक [[गतिशील रैंडम-एक्सेस मेमोरी]] (DRAM) चिप को 1970 में लॉन्च किया गया।<ref name="Lojek-1103">{{cite book |last1=Lojek |first1=Bo |title=सेमीकंडक्टर इंजीनियरिंग का इतिहास|date=2007 |publisher=[[Springer Science & Business Media]] |isbn=9783540342588 |pages=362–363 |url=https://books.google.com/books?id=2cu1Oh_COv8C&pg=PA362 |quote=The i1103 was manufactured on a 6-mask silicon-gate P-MOS process with 8 μm minimum features. The resulting product had a 2,400 μm, 2 memory cell size, a die size just under 10 mm<sup>2</sup>, and sold for around $21.}}</ref>
* [[इंटेल 1103]], एक प्रारंभिक [[गतिशील रैंडम-एक्सेस मेमोरी]] (डीआरएएम) चिप को 1970 में प्रक्षेपण किया गया।<ref name="Lojek-1103">{{cite book |last1=Lojek |first1=Bo |title=सेमीकंडक्टर इंजीनियरिंग का इतिहास|date=2007 |publisher=[[Springer Science & Business Media]] |isbn=9783540342588 |pages=362–363 |url=https://books.google.com/books?id=2cu1Oh_COv8C&pg=PA362 |quote=The i1103 was manufactured on a 6-mask silicon-gate P-MOS process with 8 μm minimum features. The resulting product had a 2,400 μm, 2 memory cell size, a die size just under 10 mm<sup>2</sup>, and sold for around $21.}}</ref>




=== 6 सुक्ष्ममापी निर्माण प्रक्रिया वाले उत्पाद===
=== 6 माइक्रोन निर्माण प्रक्रिया वाले उत्पाद===
{{Main|6 µm process}}
{{Main|6 माइक्रोन प्रक्रिया}}


* [[Toshiba]] TLCS-12, 1973 में [[Ford EEC]] (इलेक्ट्रॉनिक इंजन कंट्रोल) सिस्टम के लिए विकसित एक माइक्रोप्रोसेसर।<ref name="shmj-1973-toshiba"/>* 1974 में लॉन्च किया गया [[Intel 8080]] CPU इस प्रक्रिया का उपयोग करके निर्मित किया गया था।<ref name="listoid">{{Cite web |url=http://www.listoid.com/list/142 |title=इंटेल माइक्रोप्रोसेसर का इतिहास - लिस्टॉयड|access-date=2019-07-02 |archive-date=2015-04-27 |archive-url=https://web.archive.org/web/20150427124729/http://www.listoid.com/list/142 |url-status=dead }}</ref>
* [[Toshiba|तोशिबा]] टीएलसीएस-12,, एक माइक्रोप्रोसेसर है जिसे 1973 में [[Ford EEC|फोर्ड ईईसी]] (इलेक्ट्रॉनिक इंजन नियंत्रण) प्रणाली के लिए विकसित किया गया था।<ref name="listoid">{{Cite web |url=http://www.listoid.com/list/142 |title=इंटेल माइक्रोप्रोसेसर का इतिहास - लिस्टॉयड|access-date=2019-07-02 |archive-date=2015-04-27 |archive-url=https://web.archive.org/web/20150427124729/http://www.listoid.com/list/142 |url-status=dead }}</ref>
* [[टेलीविजन इंटरफ़ेस एडाप्टर]], कस्टम ग्राफिक्स और ऑडियो चिप 1977 में [[अटारी 2600]] के लिए विकसित किया गया।<ref name="designingc64">{{cite web |title=Design case history: the Commodore 64 |website=IEEE Spectrum |access-date=1 September 2019 |url=https://spectrum.ieee.org/ns/pdfs/commodore64_mar1985.pdf}}</ref>
*1974 में प्रक्षेपण किया गया [[इंटेल 1103|इंटेल]] [[अटारी 2600|8080]] सीपीयू इस प्रक्रिया का उपयोग करके निर्मित किया गया था। [95]
* [[एमओएस टेक्नोलॉजी एसआईडी]], 1982 में [[कमोडोर 64]] के लिए विकसित एक [[प्रोग्राम करने योग्य ध्वनि जनरेटर]]।<ref name="designingc64"/>* [[MOS Technology VIC-II]], 1982 (5 μm) में कमोडोर 64 के लिए विकसित एक [[ वीडियो प्रदर्शन नियंत्रक ]]।<ref name="designingc64"/>
* [[टेलीविजन इंटरफ़ेस एडाप्टर]], प्रथा आलेखिकी और ध्वनि चिप 1977 में [[अटारी 2600]] के लिए विकसित किया गया।<ref name="designingc64">{{cite web |title=Design case history: the Commodore 64 |website=IEEE Spectrum |access-date=1 September 2019 |url=https://spectrum.ieee.org/ns/pdfs/commodore64_mar1985.pdf}}</ref>
* [[एमओएस टेक्नोलॉजी एसआईडी|एमओएस प्रौद्योगिकी एसआईडी]], 1982 में [[कमोडोर 64]] के लिए विकसित एक [[प्रोग्राम करने योग्य ध्वनि जनरेटर|निर्देश योग्य ध्वनि जनरेटर]]।<ref name="designingc64" />
*[[MOS Technology VIC-II|एमओएस]] [[एमओएस टेक्नोलॉजी एसआईडी|प्रौद्योगिकी]] विक-II, 1982 (5 माइक्रोन) में कमोडोर 64 के लिए विकसित एक [[ वीडियो प्रदर्शन नियंत्रक |वीडियो प्रदर्शन नियंत्रक]] है।<ref name="designingc64" />




=== 3 μm निर्माण प्रक्रिया वाले उत्पाद ===
=== 3 माइक्रोन निर्माण प्रक्रिया वाले उत्पाद ===
{{Main|3 µm process}}
{{Main|3 माइक्रोन प्रक्रिया}}


* [[इंटेल 8085]] सीपीयू 1976 में लॉन्च हुआ।<ref>{{cite web |last=Mueller |first=S |title=Microprocessors from 1971 to the Present |publisher=informIT |date=2006-07-21 |url=http://www.informit.com/articles/article.aspx?p=482324&seqNum=2 |access-date=2012-05-11}}</ref> * [[इंटेल 8086]] सीपीयू 1978 में लॉन्च हुआ।<ref name="listoid"/>* [[इंटेल 8088]] सीपीयू 1979 में लॉन्च हुआ।
* [[इंटेल 8085]] सीपीयू 1976 में प्रक्षेपण हुआ है।<ref>{{cite web |last=Mueller |first=S |title=Microprocessors from 1971 to the Present |publisher=informIT |date=2006-07-21 |url=http://www.informit.com/articles/article.aspx?p=482324&seqNum=2 |access-date=2012-05-11}}</ref>  
* [[मोटोरोला 68000]] 8 मेगाहर्ट्ज सीपीयू 1979 में लॉन्च किया गया (3.5 माइक्रोमीटर)।
*[[इंटेल 8086]] सीपीयू 1978 में प्रक्षेपण हुआ है।<ref name="listoid" />
*[[इंटेल 8088]] सीपीयू 1979 में प्रक्षेपण हुआ है।
* [[मोटोरोला 68000]] 8 मेगाहर्ट्ज सीपीयू 1979 (3.5 माइक्रोन) में प्रक्षेपण किया गया है।


=== 1.5 माइक्रोन निर्माण प्रक्रिया वाले उत्पाद ===
=== 1.5 माइक्रोन निर्माण प्रक्रिया वाले उत्पाद ===
{{Main|1.5 µm process}}
{{Main|1.5 माइक्रोन प्रक्रिया}}


* [[एनईसी]] के 64{{nbsp}1981 में [[kibibit]] [[स्टेटिक रैंडम-एक्सेस मेमोरी]] मेमोरी चिप।<ref name="stol"/>* [[इंटेल 80286]] सीपीयू 1982 में लॉन्च हुआ।
* 1981 में [[एनईसी]] की 64 [[kibibit|केबी]] [[स्टेटिक रैंडम-एक्सेस मेमोरी]] मेमोरी चिप।<ref name="stol"/>  
* [[अमिगा एडवांस्ड ग्राफिक्स आर्किटेक्चर]] (शुरुआत में 1992 में बेचा गया) में डेनिस जैसे चिप्स शामिल थे जिन्हें 1.5 माइक्रोन [[सीएमओएस]] प्रक्रिया का उपयोग करके निर्मित किया गया था।<ref>{{cite web|title=Amiga Manual: Amiga 3000+ System Specification 1991|date=17 July 1991 |url=https://archive.org/stream/Amiga_3000_System_Specification_The_1991-07-17_Commodore/Amiga_3000_System_Specification_The_1991-07-17_Commodore_djvu.txt}}</ref>
*[[इंटेल 80286]] सीपीयू 1982 में प्रक्षेपण हुआ है।
* [[अमिगा एडवांस्ड ग्राफिक्स आर्किटेक्चर|अमिगा उन्नत आलेखिकी स्थापत्य]] (प्रारंभ में 1992 में बेचा गया) में डेनिस जैसे चिप्स सम्मिलित थे जिन्हें 1.5 माइक्रोन [[सीएमओएस]] प्रक्रिया का उपयोग करके निर्मित किया गया था।<ref>{{cite web|title=Amiga Manual: Amiga 3000+ System Specification 1991|date=17 July 1991 |url=https://archive.org/stream/Amiga_3000_System_Specification_The_1991-07-17_Commodore/Amiga_3000_System_Specification_The_1991-07-17_Commodore_djvu.txt}}</ref>




===1 माइक्रोमीटर निर्माण प्रक्रिया वाले उत्पाद===
===1 माइक्रोन निर्माण प्रक्रिया वाले उत्पाद===
{{Main|1 µm process}}
{{Main|1 माइक्रोन प्रक्रिया}}


* [[निप्पॉन टेलीग्राफ और टेलीफोन]] की डीआरएएम मेमोरी चिप्स, इसके 64 सहित{{nbsp}1979 और 256 में किबिबिट चिप{{nbsp}1980 में kb चिप।<ref name="Gealow"/>* एनईसी 1{{nbsp}1984 में [[Mebibit]] DRAM मेमोरी चिप।<ref name="stol"/>* [[इंटेल 80386]] सीपीयू 1985 में लॉन्च हुआ।
* [[निप्पॉन टेलीग्राफ और टेलीफोन]] की डीआरएएम मेमोरी चिप्स, जिसमें 1979 में इसकी 64 केबी चिप और 1980 में 256 केबी चिप सम्मिलित है।।<ref name="Gealow"/>  
*1984 में एनईसी की 1 [[Mebibit|एमबी]] डीआरएएम मेमोरी चिप।।<ref name="stol" />  
*[[इंटेल 80386]] सीपीयू 1985 में प्रक्षेपण हुआ था।


===800 एनएम निर्माण प्रक्रिया वाले उत्पाद===
===800 एनएम निर्माण प्रक्रिया वाले उत्पाद===
{{Main|800 nm process}}
{{Main|800 एनएम प्रक्रिया}}


* निप्पॉन टेलीग्राफ और टेलीफोन 1{{nbsp}1984 में एमबी डीआरएएम मेमोरी चिप।<ref name="Gealow"/>* एनईसी और तोशिबा ने अपने 4 के लिए इस प्रक्रिया का इस्तेमाल किया{{nbsp}1986 में एमबी डीआरएएम मेमोरी चिप्स।<ref name="stol"/>* [[ Hitachi ]], [[आईबीएम]], [[ PANASONIC ]] और [[मित्सुबिशी इलेक्ट्रिक]] ने अपने 4 के लिए इस प्रक्रिया का इस्तेमाल किया{{nbsp}1987 में एमबी डीआरएएम मेमोरी चिप्स।<ref name="Gealow"/>* टोबा का 4{{nbsp}एमबी [[EPROM]] मेमोरी चिप 1987 में।<ref name="stol"/>* हिताची, मित्सुबिशी और तोशिबा ने अपने 1 के लिए इस प्रक्रिया का इस्तेमाल किया{{nbsp}1987 में एमबी स्टेटिक रैंडम-एक्सेस मेमोरी चिप्स।<ref name="stol"/>* [[इंटेल 80486]] सीपीयू 1989 में लॉन्च हुआ।
* 1984 में निप्पॉन टेलीग्राफ और टेलीफोन की 1 एमबी डीआरएएम मेमोरी चिप।<ref name="Gealow"/>  
* [[ microSPARC ]] 1992 में लॉन्च हुआ।
*एनईसी और तोशिबा ने 1986 में अपने 4 एमबी डीआरएएम मेमोरी चिप्स के लिए इस प्रक्रिया का उपयोग किया था। <ref name="stol" />
* 1993 में 60 मेगाहर्ट्ज और 66 मेगाहर्ट्ज पर पहला इंटेल पी5 (माइक्रोआर्किटेक्चर)#पी5 [[पेंटियम]] सीपीयू लॉन्च किया गया।
*[[ Hitachi |हिताची]] , [[आईबीएम]], [[ PANASONIC |मात्सुशिता]] और [[मित्सुबिशी इलेक्ट्रिक]] ने 1987 में अपने 4 एमबी डीआरएएम मेमोरी चिप्स के लिए इस प्रक्रिया का उपयोग किया था।
*1987 में तोशिबा की 4 एमबी [[EPROM|एप्रोम]] मेमोरी चिप।<ref name="stol" />
* हिताची, मित्सुबिशी और तोशिबा ने 1987 में अपने 1 एमबी एसआरएएम मेमोरी चिप्स के लिए इस प्रक्रिया का उपयोग किया था।<ref name="stol" />
*[[इंटेल 80486|इंटेल 486]] सीपीयू 1989 में प्रक्षेपण हुआ था।
* [[ microSPARC |माइक्रो स्पार्क]] 1992 में प्रक्षेपण हुआ था।
* 1993 में 60 मेगाहर्ट्ज और 66 मेगाहर्ट्ज पर प्रथम इंटेल पी5 (सूक्ष्म स्थापत्य) [[पेंटियम]] सीपीयू प्रक्षेपण किया गया था।


=== 600 एनएम निर्माण प्रक्रिया वाले उत्पाद ===
=== 600 एनएम निर्माण प्रक्रिया वाले उत्पाद ===
{{Main|600 nm process}}
{{Main|600 एनएम प्रक्रिया}}


* मित्सुबिशी इलेक्ट्रिक, तोशिबा और एनईसी ने 16 पेश किए{{nbsp}600 के साथ निर्मित एमबी डीआरएएम मेमोरी चिप्स{{nbsp}1989 में एनएम प्रक्रिया।<ref name="stol"/>* एनईसी के 16{{nbsp}एमबी EPROM मेमोरी चिप 1990 में।<ref name="stol"/>* मित्सुबिशी के 16{{nbsp}एमबी [[फ्लैश मेमोरी]] चिप 1991 में।<ref name="stol"/>* [[इंटेल 80486DX4]] CPU 1994 में लॉन्च हुआ।
* मित्सुबिशी इलेक्ट्रिक, तोशिबा और एनईसी ने 1989 में 600 एनएम प्रक्रिया के साथ निर्मित 16 एमबी डीआरएएम मेमोरी चिप्स की प्रारंभ किया गया है।।<ref name="stol"/>  
* IBM/[[Motorola]] [[PowerPC 601]], पहली PowerPC चिप का उत्पादन 0.6 μm में किया गया था।
*1990 में एनइसी की 16 एमबी एप्रोम मेमोरी चिप।।<ref name="stol" />
* 75 मेगाहर्ट्ज, 90 मेगाहर्ट्ज और 100 मेगाहर्ट्ज पर इंटेल [[इंटेल P5]] सीपीयू।
*1991 में मित्सुबिशी की 16 एमबी [[फ्लैश मेमोरी]] चिप।।<ref name="stol" />  
*[[इंटेल 80486DX4|इंटेल 80486डीएक्स4]] सीपीयू को 1994 में प्रक्षेपण हुआ था।
* आईबीएम/मोटोरोला [[PowerPC 601|पॉवरपीसी 601]], प्रथम पॉवरपीसी चिप का उत्पादन 0.6 माइक्रोन में किया गया था।
* 75 मेगाहर्ट्ज, 90 मेगाहर्ट्ज और 100 मेगाहर्ट्ज पर इंटेल [[इंटेल P5|इंटेल पी5]] सीपीयू।


=== 350 एनएम निर्माण प्रक्रिया की विशेषता वाले उत्पाद ===
=== 350 एनएम निर्माण प्रक्रिया की विशेषता वाले उत्पाद ===
{{Main|350 nm process}}
{{Main|350 एनएम प्रक्रिया}}
 
* [[सोनी]] के 16{{nbsp}1994 में एमबी स्टेटिक रैंडम-एक्सेस मेमोरी चिप।<ref name="stol"/>* [[NEC VR4300]] (1995), [[निन्टेंडो 64]] गेम कंसोल में इस्तेमाल किया गया।
* [[इंटेल]] [[पेंटियम प्रो]] (1995), [[पेंटियम द्वितीय]]P5 (माइक्रोआर्किटेक्चर) #P54CS, 1995), और प्रारंभिक पेंटियम II CPUs (क्लामाथ (माइक्रोप्रोसेसर), 1997)।
* उन्नत सूक्ष्म उपकरण [[AMD K5]] (1996) और मूल [[AMD K6]] (मॉडल 6, 1997) CPU।
* [[लंबन प्रोपेलर]], 8 कोर माइक्रोकंट्रोलर।<ref>{{Cite web |url=http://forums.parallax.com/showthread.php?130327-Propeller-I-semiconductor-process-technology-Is-it-350nm-or-180nm |title=Propeller I semiconductor process technology? Is it 350nm or 180nm? |access-date=2012-09-10 |archive-url=https://archive.today/20120710222806/http://forums.parallax.com/showthread.php?130327-Propeller-I-semiconductor-process-technology-Is-it-350nm-or-180nm |archive-date=2012-07-10 |url-status=dead}}</ref>


* 1994 में [[सोनी]] की 16 एमबी एसआरएएम मेमोरी चिप।<ref name="stol"/> 
*[[NEC VR4300|एनइसी]] [[NEC VR4300|वीआर4300]] (1995) का उपयोग [[निन्टेंडो 64]] गेम कंसोल में किया गया था।
* [[इंटेल]] [[पेंटियम प्रो]] (1995), [[पेंटियम द्वितीय|पेंटियम]] पी5 (सूक्ष्म स्थापत्य) (पी54सीएस 1995), और प्रारंभिक पेंटियम II सीपीयू (क्लामाथ माइक्रोप्रोसेसर 1997)।
* उन्नत सूक्ष्म उपकरण [[AMD K5|एएमडी के5]] (1996) और मूल [[AMD K6|एएमडी]] [[AMD K5|के]]6 (मॉडल 6, 1997) सीपीयू। 
* [[लंबन प्रोपेलर|पैरलैक्स प्रोपेलर]], 8 कोर माइक्रोकंट्रोलर।<ref>{{Cite web |url=http://forums.parallax.com/showthread.php?130327-Propeller-I-semiconductor-process-technology-Is-it-350nm-or-180nm |title=Propeller I semiconductor process technology? Is it 350nm or 180nm? |access-date=2012-09-10 |archive-url=https://archive.today/20120710222806/http://forums.parallax.com/showthread.php?130327-Propeller-I-semiconductor-process-technology-Is-it-350nm-or-180nm |archive-date=2012-07-10 |url-status=dead}}</ref>


=== 250 एनएम निर्माण प्रक्रिया वाले उत्पाद ===
=== 250 एनएम निर्माण प्रक्रिया वाले उत्पाद ===
{{Main|250 nm process}}
{{Main|250 एनएम प्रक्रिया}}


* हिताची के 16{{nbsp}1993 में एमबी एसआरएएम मेमोरी चिप।<ref name="stol"/>* हिताची और एनईसी ने 256 पेश किए{{nbsp}1993 में इस प्रक्रिया के साथ Mb DRAM मेमोरी चिप्स का निर्माण किया गया, इसके बाद 1994 में पैनासोनिक, मित्सुबिशी इलेक्ट्रिक और [[ ओकी इलेक्ट्रिक उद्योग ]] का निर्माण किया गया।<ref name="stol"/>* एनईसी 1{{nbsp}1995 में [[गिबिबाइट]] डीआरएएम मेमोरी चिप।<ref name="stol"/>* हिताची के 128{{nbsp}1996 में एमबी [[ नैंड फ्लैश ]] मेमोरी चिप।<ref name="stol"/>* [[DEC Alpha]] 21264A, जिसे 1999 में व्यावसायिक रूप से उपलब्ध कराया गया था।
* 1993 में हिताची की 16 एमबी एसआरएएम मेमोरी चिप।<ref name="stol"/>
* [[AMD K6-2]] चॉपर और चॉपर एक्सटेंडेड। चॉपर को 28 मई 1998 को रिलीज़ किया गया था।
*हिताची और एनईसी ने 1993 में इस प्रक्रिया के साथ निर्मित 256 एमबी डीआरएएम मेमोरी चिप्स की प्रारंभ की, इसके बाद 1994 में मात्सुशिता, मित्सुबिशी इलेक्ट्रिक और [[ ओकी इलेक्ट्रिक उद्योग |ओकी इलेक्ट्रिक उद्योग]] का निर्माण किया गया था।<ref name="stol" />
* [[AMD K6-III]] शार्पटूथ ने 250 एनएम का इस्तेमाल किया।
*1995 में एनईसी की 1 [[गिबिबाइट|जीबी]] डीआरएएम मेमोरी चिप।<ref name="stol" />
* मोबाइल पेंटियम MMX P5 (माइक्रोआर्किटेक्चर)#P55C, तिलमूक, अगस्त 1997 में जारी किया गया।
*1996 में हिताची की 128 एमबी [[ नैंड फ्लैश |नैंड फ्लैश]] मेमोरी चिप।<ref name="stol" />
*[[DEC Alpha|डीइसी अल्फा]] 21264ए, जिसे 1999 में व्यावसायिक रूप से उपलब्ध कराया गया था।  
* [[AMD K6-2|एएमडी के6-2]] चोमपर और चोमपर विस्तारित। चोमपर को 28 मई 1998 को मोचित किया गया था।
* [[AMD K6-III|एएमडी के6]][[AMD K6-III|-III]] शार्पटूथ ने 250 एनएम का उपयोग किया।
* मोबाइल पेंटियम एमएमएक्स पी5 तिलमूक, अगस्त 1997 में मोचित किया गया।
* पेंटियम II डिसच्यूट्स (माइक्रोप्रोसेसर)।
* पेंटियम II डिसच्यूट्स (माइक्रोप्रोसेसर)।
* [[ कलाकारों का सपना ]] कंसोल का [[हिताची एसएच-4]] CPU और PowerVR#Series2 (NEC) GPU, 1998 में जारी किया गया।
* [[ कलाकारों का सपना |ड्रीमकास्ट]] कंसोल का [[हिताची एसएच-4]] सीपीयू और पॉवरवीआर 2 जीपीयू 1998 में मोचित किया गया।
* [[पेंटियम III]] [[कटमई (माइक्रोप्रोसेसर)]]।
* [[पेंटियम III]] [[कटमई (माइक्रोप्रोसेसर)]]।
* आरंभिक [[PlayStation 2]] का इमोशन इंजन CPU।
* आरंभिक [[PlayStation 2|प्लेस्टेशन 2]] का मनोविकार इंजन सीपीयू।


=== 180 एनएम निर्माण प्रौद्योगिकी का उपयोग करने वाले प्रोसेसर ===
=== 180 एनएम निर्माण प्रौद्योगिकी का उपयोग करने वाले प्रोसेसर ===
{{Main|180 nm process}}
{{Main|180 एनएम प्रक्रिया}}


* इंटेल [[कॉपरमाइन (माइक्रोप्रोसेसर)]] - अक्टूबर 1999
* इंटेल [[कॉपरमाइन (माइक्रोप्रोसेसर)]] - अक्टूबर 1999
* Sony PlayStation 2 कंसोल का [[भावना इंजन]] और [[ग्राफिक्स सिंथेसाइज़र]] - मार्च 2000<ref name="sony2003">{{cite press release |author=<!-- Unstated: staff writer. --> |date=21 April 2003 |title=प्लेस्टेशन के कोर में प्रयुक्त इमोशन इंजन और ग्राफिक्स सिंथेसाइज़र एक चिप बन जाते हैं|url=https://www.sie.com/content/dam/corporate/en/corporate/release/pdf/030421be.pdf |access-date=26 June 2019 |publisher=[[Sony]]}}</ref>
* सोनी प्ले स्टेशन 2 कंसोल का [[भावना इंजन|इमोशन इंजन]] और [[ग्राफिक्स सिंथेसाइज़र|आलेखिकी संश्लेषक]] - मार्च 2000<ref name="sony2003">{{cite press release |author=<!-- Unstated: staff writer. --> |date=21 April 2003 |title=प्लेस्टेशन के कोर में प्रयुक्त इमोशन इंजन और ग्राफिक्स सिंथेसाइज़र एक चिप बन जाते हैं|url=https://www.sie.com/content/dam/corporate/en/corporate/release/pdf/030421be.pdf |access-date=26 June 2019 |publisher=[[Sony]]}}</ref>
* [[ATI Technologies]] Radeon R100 और RV100 अति Radeon R100 सीरीज - 2000
* [[ATI Technologies|एटीआई प्रौद्योगिकियों]] रेडयोन आर100 और आरवी100 रेडयोन श्रृंखला 7000 - 2000
* [[एएमडी]] [[एथलॉन थंडरबर्ड]] - जून 2000
* [[एएमडी]] [[एथलॉन थंडरबर्ड]] - जून 2000
* इंटेल सेलेरॉन#विलमेट-128|सेलेरॉन (विलमेट) - मई 2002
* इंटेल सेलेरॉन विलमेट - मई 2002
* मोटोरोला पावरपीसी जी4#पावरपीसी 7445 और 7455 | पावरपीसी 7445 और 7455 (अपोलो 6) - जनवरी 2002
* मोटोरोला पावरपीसी 7445 और 7455 (अपोलो 6) - जनवरी 2002


=== 130 एनएम विनिर्माण प्रौद्योगिकी का उपयोग करने वाले प्रोसेसर ===
=== 130 एनएम विनिर्माण प्रौद्योगिकी का उपयोग करने वाले प्रोसेसर ===
{{Main|130 nm process}}
{{Main|130 एनएम प्रक्रिया}}


* फुजित्सु स्पा RC64 V - 2001<ref>Krewell, Kevin (21 October 2002). [http://www.eecg.toronto.edu/~moshovos/ACA07/lecturenotes/ultrasparc5%2520(mpr).pdf "Fujitsu's SPARC64 V Is Real Deal".] ''[[Microprocessor Report]]''.</ref>
* फ़ुजीत्सु स्पार्क आरसी64 वी- 2001<ref>Krewell, Kevin (21 October 2002). [http://www.eecg.toronto.edu/~moshovos/ACA07/lecturenotes/ultrasparc5%2520(mpr).pdf "Fujitsu's SPARC64 V Is Real Deal".] ''[[Microprocessor Report]]''.</ref>
* आईबीएम और [[Nintendo]] ([[ खेल घन ]] कंसोल) द्वारा गेको (माइक्रोप्रोसेसर) - 2001
* आईबीएम और [[Nintendo|निन्टेंडो]] ([[ खेल घन |खेल घन]] कंसोल) के माध्यम से गेको (माइक्रोप्रोसेसर) - 2001
* मोटोरोला पावरपीसी जी4#पावरपीसी 7447 और 7457 - 2002
* मोटोरोला पावरपीसी 7447 और 7457 - 2002
* IBM PowerPC G5#PowerPC 970 - अक्टूबर 2002 - जून 2003
* आईबीएम पावरपीसी जी5 970 अक्टूबर 2002 - जून 2003
* Intel Pentium III Tualatin (माइक्रोप्रोसेसर) और कॉपरमाइन (माइक्रोप्रोसेसर) - 2001-04
* इंटेल पेंटियम III ट्यूलैटिन (माइक्रोप्रोसेसर) और कॉपरमाइन (माइक्रोप्रोसेसर) - 2001-04
* Intel Celeron Tualatin (माइक्रोप्रोसेसर)-256 – 2001-10-02
* इंटेल सेलेरॉन ट्यूलैटिन (माइक्रोप्रोसेसर)-256 – 2001-10-02
* इंटेल [[पेंटियम एम]] [[बनियास (माइक्रोप्रोसेसर)]] - 2003-03-12
* इंटेल [[पेंटियम एम]] [[बनियास (माइक्रोप्रोसेसर)]] - 2003-03-12
* इंटेल [[पेंटियम 4]] नॉर्थवुड- 2002-01-07
* इंटेल [[पेंटियम 4]] नॉर्थवुड- 2002-01-07
* इंटेल [[सेलेरॉन]] नॉर्थवुड-128 - 2002-09-18
* इंटेल [[सेलेरॉन]] नॉर्थवुड-128 - 2002-09-18
* इंटेल [[जिऑन]] प्रेस्टनिया और गैलैटिन - 25-02-2002
* इंटेल [[जिऑन]] प्रेस्टनिया और गैलैटिन - 25-02-2002
* [[VIA C3]] - 2001
* [[VIA C3|वीआईएसी3]] - 2001
* एएमडी [[एथलॉन एक्सपी]] थोरब्रेड, थॉर्टन और बार्टन
* एएमडी [[एथलॉन एक्सपी]] थोरब्रेड, थॉर्टन और बार्टन
* एएमडी एथलॉन एमपी थोरब्रेड - 2002-08-27
* एएमडी एथलॉन एमपी थोरब्रेड - 2002-08-27
* एएमडी एथलॉन एक्सपी-एम थोरब्रेड, बार्टन और डबलिन
* एएमडी एथलॉन एक्सपी-एम थोरब्रेड, बार्टन और डबलिन
* एएमडी ड्यूरॉन ऐप्पलब्रेड - 2003-08-21
* एएमडी ड्यूरॉन ऐप्पलब्रेड - 2003-08-21
* AMD K7 [[Sempron]] ख़ालिस-बी, थॉर्टन, और बार्टन - 2004-07-28
* एएमडी के7 [[Sempron|सेमप्रॉन]] थोरब्रेड-बी, थॉर्टन, और बार्टन - 2004-07-28
* AMD K8 Sempron पेरिस - 2004-07-28
* एएमडी के8 सेमप्रॉन पेरिस - 2004-07-28
* एएमडी [[एथलॉन 64]] क्लॉहैमर और न्यूकैसल - 23-09-2003
* एएमडी [[एथलॉन 64]] क्लॉहैमर और न्यूकैसल - 23-09-2003
* एएमडी [[ओपर्टन]] स्लेजहैमर - 2003-06-30
* एएमडी [[ओपर्टन]] घन - 2003-06-30
* [[एल्ब्रस 2000]] 1891ВМ4Я (1891VM4YA) - 2008-04-27 [http://www.mcst.ru/b_4-5.shtml]
* [[एल्ब्रस 2000]] 1891बीएम4Я (1891वीएम4वायए) - 2008-04-27 [http://www.mcst.ru/b_4-5.shtml]
* [[MCST-R500S]] 1891BM3 - 2008-07-27 [https://web.archive.org/web/20151101211823/http://www.mcst.ru/b_18-19.shtml]
* [[MCST-R500S|एमसीएसटी-आर500एस]] 1891बीएम3 - 2008-07-27 [https://web.archive.org/web/20151101211823/http://www.mcst.ru/b_18-19.shtml]
* भंवर 86SX - [http://www.dmp.com.tw/]
* चक्राकार 86एसएक्स - [http://www.dmp.com.tw/]


== नैनो-स्केल MOSFETs == का उपयोग कर वाणिज्यिक उत्पाद
== नैनो-मापक मोसफेटs उपयोग करने वाले वाणिज्यिक उत्पाद ==
{{See also|Nanoelectronics|Nanocircuitry}}
{{See also|सूक्ष्म इलेक्ट्रॉनिक्स|सूक्ष्म सर्किट}}


=== 90 एनएम विनिर्माण प्रौद्योगिकी का उपयोग कर चिप्स ===
=== 90 एनएम चिप्स विनिर्माण प्रौद्योगिकी का उपयोग कर ===
{{Main|90 nm process}}
{{Main|90 एनएम प्रक्रिया}}


* सोनी-तोशिबा इमोशन इंजन+[[प्लेस्टेशन 2 तकनीकी विनिर्देश]] (प्लेस्टेशन 2) - 2003<ref name="sony2003"/>* IBM PowerPC G5#PowerPC 970FX - 2004
* सोनी-तोशिबा इमोशन इंजन+[[प्लेस्टेशन 2 तकनीकी विनिर्देश|प्लेस्टेशन 2 विधिी विनिर्देश]] (प्लेस्टेशन 2) - 2003<ref name="sony2003"/>
* Elpida मेमोरी का 90 नैनोमीटर#उदाहरण: Elpida 90nm DDR2 SDRAM प्रक्रिया – 2005
*आईबीएम पॉवरपीसी जी5 970एफएक्स - 2004
* IBM PowerPC G5#PowerPC 970MP - 2005
* एल्पिडा मेमोरी की 90 एनएम डीडीआर2 एसडीआरएएम प्रक्रिया - 2005
* IBM PowerPC G5#PowerPC 970GX - 2005
* आईबीएम पॉवरपीसी जी5 970एमपी - 2005
* IBM Xenon (प्रोसेसर) Xbox 360 प्रोसेसर - 2005
* आईबीएम पॉवरपीसी जी5 970जीएक्स - 2005
* आईबीएम वाटरनोज एक्सबॉक्स 360 प्रोसेसर - 2005
* आईबीएम-सोनी-तोशिबा [[सेल (माइक्रोप्रोसेसर)]] - 2005
* आईबीएम-सोनी-तोशिबा [[सेल (माइक्रोप्रोसेसर)]] - 2005
* इंटेल पेंटियम 4 प्रेस्कॉट - 2004-02
* इंटेल पेंटियम 4 प्रेस्कॉट - 2004-02
Line 741: Line 757:
* इंटेल सेलेरॉन एम डोथन (माइक्रोप्रोसेसर) -1024 - 2004-08
* इंटेल सेलेरॉन एम डोथन (माइक्रोप्रोसेसर) -1024 - 2004-08
* इंटेल झियोन नोकोना, इरविंडेल, क्रैनफोर्ड, पोटोमैक, पैक्सविले - 2004-06
* इंटेल झियोन नोकोना, इरविंडेल, क्रैनफोर्ड, पोटोमैक, पैक्सविले - 2004-06
* इंटेल [[पेंटियम डी]] स्मिथफील्ड - 2005-05
* इंटेल [[पेंटियम डी]] स्मिथफ़ील्ड - 2005-05
* AMD Athlon 64 विनचेस्टर, वेनिस, सैन डिएगो, ऑरलियन्स - 2004-10
* एएमडी एथलॉन 64 विनचेस्टर, वेनिस, सैन डिएगो, ऑरलियन्स - 2004-10
* AMD [[Athlon 64 X2]] मैनचेस्टर, टोलेडो, विंडसर - 2005-05
* एएमडी [[Athlon 64 X2|एथलॉन 64X2]] मैनचेस्टर, टोलेडो, विंडसर - 2005-05
* एएमडी सेमप्रॉन पलेर्मो और मनीला - 2004-08
* एएमडी सेमप्रॉन पलेर्मो और मनीला - 2004-08
* AMD [[Turion 64]] Lancaster और Richmond - 2005-03
* एएमडी [[Turion 64|ट्यूरियन 64]] लैंकेस्टर और रिचमंड - 2005-03
* AMD [[Turion 64 X2]] टेलर और त्रिनिदाद - 2006-05
* एएमडी [[Turion 64 X2|ट्यूरियन 64X2]] टेलर और त्रिनिदाद - 2006-05
* एएमडी ओपर्टन वीनस, ट्रॉय और एथेंस - 2005-08
* एएमडी ओपर्टन वीनस, ट्रॉय और एथेंस - 2005-08
* एएमडी डुअल-कोर ओपर्टन डेनमार्क, इटली, मिस्र, सांता एना और सांता रोजा
* एएमडी डुअल-कोर ओपर्टन डेनमार्क, इटली, मिस्र, सांता एना और सांता रोजा
* [[VIA C7]] - 2005-05
* [[VIA C7|वीआईए सी7]] - 2005-05
* लूंगसन (गॉडसन) लूंगसन#लूंगसन माइक्रोप्रोसेसर विनिर्देश|2E STLS2E02 - 2007-04
* लूंगसन (गॉडसन) (माइक्रोप्रोसेसर विनिर्देश) 2इ एसटीएलएस2इ02 - 2007-04
* लूंगसन (गॉडसन) लूंगसन#लूंगसन माइक्रोप्रोसेसर विनिर्देश STLS2F02 - 2008-07
* लूंगसन (गॉडसन) 2एफ एसटीएलएस2एफ02 - 2008-07
* [[एमसीएसटी-4आर]] - 2010-12
* [[एमसीएसटी-4आर]] - 2010-12
* [[एल्ब्रस-2सी+]] - 2011-11
* [[एल्ब्रस-2सी+]] - 2011-11


=== 65 एनएम निर्माण प्रौद्योगिकी का उपयोग करने वाले प्रोसेसर ===
=== 65 एनएम निर्माण प्रौद्योगिकी का उपयोग करने वाले प्रोसेसर ===
{{Main|65 nm process}}
{{Main|65 एनएम प्रक्रिया}}


* सोनी–तोशिबा इमोशन इंजन+प्लेस्टेशन 2 तकनीकी विनिर्देश (पीएसटू)<ref>{{cite web|url=https://pc.watch.impress.co.jp/docs/2003/0421/sony1.htm|title=ソニー、65nm対応の半導体設備を導入。3年間で2,000億円の投資|website=pc.watch.impress.co.jp|url-status=live|archive-url=https://web.archive.org/web/20160813020249/http://pc.watch.impress.co.jp/docs/2003/0421/sony1.htm|archive-date=2016-08-13}}</ref> - 2005
* सोनी-तोशिबा ईई+जीएस (पीएसटू)<ref>{{cite web|url=https://pc.watch.impress.co.jp/docs/2003/0421/sony1.htm|title=ソニー、65nm対応の半導体設備を導入。3年間で2,000億円の投資|website=pc.watch.impress.co.jp|url-status=live|archive-url=https://web.archive.org/web/20160813020249/http://pc.watch.impress.co.jp/docs/2003/0421/sony1.htm|archive-date=2016-08-13}}</ref> - 2005
* इंटेल पेंटियम 4 (सीडर मिल) - 2006-01-16
* इंटेल पेंटियम 4 (सीडर मिल) - 2006-01-16
* इंटेल पेंटियम डी 900-श्रृंखला - 2006-01-16
* इंटेल पेंटियम डी 900-श्रृंखला - 2006-01-16
* इंटेल [[सेलेरॉन डी]] (सीडर मिल कोर) - 28-05-2006
* इंटेल [[सेलेरॉन डी]] (सीडर मिल कोर) - 28-05-2006
* [[ इण्टेल कोर ]] - 2006-01-05
* [[ इण्टेल कोर |इण्टेल कोर]] - 2006-01-05
* इंटेल [[इंटेल कोर (माइक्रोआर्किटेक्चर)]] - 2006-07-27
* [[इंटेल कोर (माइक्रोआर्किटेक्चर)|इंटेल 2 (सूक्ष्म स्थापत्य)]] - 2006-07-27
* इंटेल झियोन (सॉसमैन (माइक्रोप्रोसेसर)) - 2006-03-14
* इंटेल झियोन (सॉसमैन (माइक्रोप्रोसेसर)) - 2006-03-14
* AMD Athlon 64 श्रृंखला (लीमा से शुरू) – 2007-02-2007
* एएमडी एथलॉन 64 श्रृंखला (लीमा से प्रारंभिक) – 2007-02-2007
* AMD Turion 64 X2 श्रंखला (टायलर से शुरू) – 2007-05-07
* एएमडी ट्यूरियन 64 X2 श्रंखला (टायलर से प्रारंभिक) – 2007-05-07
* एएमडी [[ फिनोम (प्रोसेसर) ]] श्रृंखला
* एएमडी [[ फिनोम (प्रोसेसर) |फिनोम (प्रोसेसर)]] श्रृंखला
* आईबीएम का [[सेल प्रोसेसर]] - [[प्लेस्टेशन 3]] - 2007-11-17
* आईबीएम का [[सेल प्रोसेसर]] - [[प्लेस्टेशन 3]] - 2007-11-17
* IBM का [[IBM z10 (माइक्रोप्रोसेसर)]]
* [[IBM z10 (माइक्रोप्रोसेसर)|आईबीएम z10 (माइक्रोप्रोसेसर)]]
* माइक्रोसॉफ्ट एक्सबॉक्स 360 फाल्कन सीपीयू - 2007-09
* माइक्रोसॉफ्ट एक्सबॉक्स 360 फाल्कन सीपीयू - 2007-09
* माइक्रोसॉफ्ट एक्सबॉक्स 360 ओपस सीपीयू - 2008
* माइक्रोसॉफ्ट एक्सबॉक्स 360 ओपस सीपीयू - 2008
Line 775: Line 791:
* माइक्रोसॉफ्ट एक्सबॉक्स 360 जैस्पर जीपीयू - 2008-10
* माइक्रोसॉफ्ट एक्सबॉक्स 360 जैस्पर जीपीयू - 2008-10
* सन [[अल्ट्रास्पार्क टी2]] - 2007-10
* सन [[अल्ट्रास्पार्क टी2]] - 2007-10
* एएमडी [[ पनीर अल्ट्रा ]] - 2008-06<ref>[http://www.tgdaily.com/content/view/31877/135/ TG Daily – AMD preps 65 nm Turion X2 processors<!-- Bot generated title -->] {{webarchive|url=https://web.archive.org/web/20070913021026/http://www.tgdaily.com/content/view/31877/135/ |date=2007-09-13}}</ref>
* एएमडी [[ पनीर अल्ट्रा |ट्यूरियन अल्ट्रा]] - 2008-06<ref>[http://www.tgdaily.com/content/view/31877/135/ TG Daily – AMD preps 65 nm Turion X2 processors<!-- Bot generated title -->] {{webarchive|url=https://web.archive.org/web/20070913021026/http://www.tgdaily.com/content/view/31877/135/ |date=2007-09-13}}</ref>
* टीआई टेक्सास इंस्ट्रूमेंट्स OMAP#OMAP3 परिवार<ref>http://focus.ti.com/pdfs/wtbu/ti_omap3family.pdf {{Bare URL PDF|date=March 2022}}</ref> - 2008-02
* टीआई ओएमएपी 3 संघ<ref>http://focus.ti.com/pdfs/wtbu/ti_omap3family.pdf {{Bare URL PDF|date=March 2022}}</ref> - 2008-02
* VIA नैनो - 2008-05
* वीआईए नैनो - 2008-05
* [[लूंगसन]] - 2009
* [[लूंगसन]] - 2009
* [[NVIDIA]] GeForce [[G92]] GPU - 2007
* [[NVIDIA|एनवीडिया]] जीफ़ोर्स [[G92|जी92]] सीपीयू - 2007


=== 45 एनएम प्रौद्योगिकी का उपयोग करने वाले प्रोसेसर ===
=== 45 एनएम प्रौद्योगिकी का उपयोग करने वाले प्रोसेसर ===
{{Main|45 nm process}}
{{Main|45 एनएम प्रक्रिया}}


* पैनासोनिक ने 2007 में 45 एनएम [[वीनस इंजन]] जारी किया।<ref>{{cite news |title=Panasonic ने नई पीढ़ी के UniPhier System LSI की बिक्री शुरू की|url=http://panasonic.co.jp/corp/news/official.data/data.dir/en071010-3/en071010-3.html |access-date=2 July 2019 |publisher=[[Panasonic]] |date=October 10, 2007}}</ref>
* मात्सुशिता ने 2007 में 45 एनएम [[वीनस इंजन|यूनिफ़ियर]] मोचित किया।<ref>{{cite news |title=Panasonic ने नई पीढ़ी के UniPhier System LSI की बिक्री शुरू की|url=http://panasonic.co.jp/corp/news/official.data/data.dir/en071010-3/en071010-3.html |access-date=2 July 2019 |publisher=[[Panasonic]] |date=October 10, 2007}}</ref>
* [[वोल्फडेल (माइक्रोप्रोसेसर)]], [[यॉर्कफील्ड (माइक्रोप्रोसेसर)]], यॉर्कफील्ड (माइक्रोप्रोसेसर) # यॉर्कफील्ड एक्सई और पेन्रीन (माइक्रोप्रोसेसर) [[कोर 2]] ब्रांड के तहत बेचे जाने वाले इंटेल कोर हैं।
* [[वोल्फडेल (माइक्रोप्रोसेसर)]], [[यॉर्कफील्ड (माइक्रोप्रोसेसर)|यॉर्कफ़ील्ड (माइक्रोप्रोसेसर)]], यॉर्कफ़ील्ड (माइक्रोप्रोसेसर) एक्सई और पेन्रीन (माइक्रोप्रोसेसर) [[कोर 2]] ब्रांड के अंतर्गत बेचे जाने वाले इंटेल कोर हैं।
* [[Intel Core i7]] श्रृंखला प्रोसेसर, Intel Core#Core i5 750 (Lynnfield (माइक्रोप्रोसेसर) और Clarksfield (माइक्रोप्रोसेसर))
* [[Intel Core i7|इंटेल कोर आई7]] श्रृंखला प्रोसेसर आई5 750 (लिनफील्ड (माइक्रोप्रोसेसर) और क्लार्क्सफील्ड (माइक्रोप्रोसेसर))
* [[पेंटियम ड्यूल-कोर]] वोल्फडेल (माइक्रोप्रोसेसर)#वोल्फडेल-3एम|वोल्फडेल-3एम वर्तमान हैं{{when|date=April 2018}} इंटेल मेनस्ट्रीम डुअल कोर पेंटियम ब्रांड के तहत बेचा गया।
* [[पेंटियम ड्यूल-कोर]] वोल्फडेल (माइक्रोप्रोसेसर)3एम वर्तमान हैं इंटेल मेनस्ट्रीम डुअल कोर पेंटियम ब्रांड के अंतर्गत बेचा जाता है।
* इंटेल एटम#डायमंडविले, इंटेल एटम#पाइनव्यू चालू हैं{{when|date=April 2018}} [[इंटेल परमाणु]] ब्रांड के तहत बेचे जाने वाले [[ हाइपर थ्रेडिंग ]] वाले इंटेल कोर।
* इंटेल डायमंडविले, इंटेल पाइनव्यू प्रचलित हैं [[इंटेल परमाणु|इंटेल ब्रांड]] के अंतर्गत बेचे जाने वाले [[ हाइपर थ्रेडिंग |हाइपर थ्रेडिंग]] वाले इंटेल कोर है।
* उन्नत माइक्रो डिवाइस डेनेब (फिनोम II) और शंघाई (ऑप्टेरॉन#ऑप्टेरॉन (45 एनएम एसओआई)) क्वाड-कोर प्रोसेसर, रेगोर ([[एथलॉन II]]) डुअल कोर प्रोसेसर [https://www.amd.com/us-en/0 ,,3715_15503,00.html?redir=45nm01], कैस्पियन (AMD Turion#Turion II Ultra) मोबाइल डुअल कोर प्रोसेसर।
* एएमडी डेनेब (फिनोम II) और शंघाई (ऑप्टेरॉन) क्वाड-कोर प्रोसेसर, रेगोर ([[एथलॉन II]]) डुअल कोर प्रोसेसर [4], कैस्पियन(ट्यूरियन II) मोबाइल डुअल कोर प्रोसेसर।
* उन्नत सूक्ष्म उपकरण (फिनोम II) थुबन सिक्स-कोर प्रोसेसर (1055T)
* एएमडी (फिनोम II) थुबन सिक्स-कोर प्रोसेसर (1055T)
* [[Xbox 360]] S मॉडल में क्सीनन (प्रोसेसर)।
* [[Xbox 360|एक्सबॉक्स 360]] S मॉडल में क्सीनन (प्रोसेसर)।
* प्लेस्टेशन 3 में सोनी-तोशिबा [[सेल ब्रॉडबैंड इंजन]]#स्लिम मॉडल मॉडल - सितंबर 2009।
* प्लेस्टेशन 3 में सोनी-तोशिबा [[सेल ब्रॉडबैंड इंजन]] - सितंबर 2009।
* [[सैमसंग इलेक्ट्रॉनिक्स]] S5PC110, जिसे हमिंगबर्ड के नाम से जाना जाता है।
* [[सैमसंग इलेक्ट्रॉनिक्स]] एस5पीसी110, जिसे हमिंगबर्ड के नाम से जाना जाता है।
* [[ टेक्सस उपकरण ]]्स [[OMAP]] 36xx।
* [[ टेक्सस उपकरण |टेक्सस इंस्ट्रूमेंट्स]] [[OMAP|ओमैप]] 36एक्सएक्स।
* IBM [[POWER7]] और [[IBM z196]]
* आईबीएम पॉवर[[POWER7|7]] और [[IBM z196|आईबीएम जेड196]]
* [[ द्रोह ]] SPARC64 VIIIFx श्रृंखला
* [[ द्रोह |फुजित्सु]] स्पार्क 64 VIIIएफएक्स श्रृंखला  
* [[एस्प्रेसो (माइक्रोप्रोसेसर)]] [[Wii U]] CPU
* [[एस्प्रेसो (माइक्रोप्रोसेसर)]] [[Wii U|डब्लूआईआई यू]] सीपीयू


=== 32 एनएम प्रौद्योगिकी का उपयोग कर चिप्स ===
=== 32 एनएम प्रौद्योगिकी चिप्स का उपयोग ===
{{Main|32 nm process}}
{{Main|32 एनएम प्रक्रिया}}


* तोशिबा ने कमर्शियल 32 का निर्माण किया{{nbsp}32 के साथ [[ उसे जाना होगा ]] नंद फ्लैश मेमोरी चिप्स{{nbsp}एनएम प्रक्रिया 2009 में।<ref name="toshiba2009">{{cite news |title=Toshiba Makes Major Advances in NAND Flash Memory with 3-bit-per-cell 32nm generation and with 4-bit-per-cell 43nm technology |url=http://www.toshiba.co.jp/about/press/2009_02/pr1102.htm |access-date=21 June 2019 |work=[[Toshiba]] |date=11 February 2009}}</ref>
* तोशिबा ने 2009 में 32 एनएम प्रक्रिया के साथ वाणिज्यिक 32 जीबी नंद फ्लैश मेमोरी चिप्स का उत्पादन किया।<ref name="toshiba2009">{{cite news |title=Toshiba Makes Major Advances in NAND Flash Memory with 3-bit-per-cell 32nm generation and with 4-bit-per-cell 43nm technology |url=http://www.toshiba.co.jp/about/press/2009_02/pr1102.htm |access-date=21 June 2019 |work=[[Toshiba]] |date=11 February 2009}}</ref>
* जनवरी 2010 में जारी इंटेल कोर i3 और i5 प्रोसेसर<ref>[http://www.informationweek.com/news/security/management/showArticle.jhtml?articleID=222200708 "Intel Debuts 32-NM Westmere Desktop Processors"]. InformationWeek, 7 January 2010. Retrieved 2011-12-17.</ref>
* जनवरी 2010 में इंटेल कोर आई3 और आई5 प्रोसेसर मोचित हुआ।<ref>[http://www.informationweek.com/news/security/management/showArticle.jhtml?articleID=222200708 "Intel Debuts 32-NM Westmere Desktop Processors"]. InformationWeek, 7 January 2010. Retrieved 2011-12-17.</ref>  
* इंटेल 6-कोर प्रोसेसर, कोडनेम [[गल्फटाउन (माइक्रोप्रोसेसर)]]<ref>{{Cite web |title=Intel's 6-core 32nm processors arriving soon |last=Cangeloso |first=Sal |date=February 4, 2010 |work=Geek.com |url=http://www.geek.com/articles/chips/intels-6-core-32nm-processors-arriving-soon-2010024/ |access-date=November 11, 2011 |archive-date=March 30, 2012 |archive-url=https://web.archive.org/web/20120330104041/http://www.geek.com/articles/chips/intels-6-core-32nm-processors-arriving-soon-2010024/ |url-status=dead }}</ref>
* इंटेल 6-कोर प्रोसेसर, कोडनेम [[गल्फटाउन (माइक्रोप्रोसेसर)]]<ref>{{Cite web |title=Intel's 6-core 32nm processors arriving soon |last=Cangeloso |first=Sal |date=February 4, 2010 |work=Geek.com |url=http://www.geek.com/articles/chips/intels-6-core-32nm-processors-arriving-soon-2010024/ |access-date=November 11, 2011 |archive-date=March 30, 2012 |archive-url=https://web.archive.org/web/20120330104041/http://www.geek.com/articles/chips/intels-6-core-32nm-processors-arriving-soon-2010024/ |url-status=dead }}</ref>
* Intel i7-970, जुलाई 2010 के अंत में जारी किया गया था, जिसकी कीमत लगभग US$900 थी
* इंटेल आई7-970, जुलाई 2010 के अंत में मोचित किया गया था, जिसकी मूल्य लगभग US$900 थी।
* एएमडी एफएक्स सीरीज प्रोसेसर, कोडनेम ज़म्बेजी और एएमडी के [[बुलडोजर (माइक्रोआर्किटेक्चर)]] आर्किटेक्चर पर आधारित, अक्टूबर 2011 में जारी किए गए थे। तकनीक में 32 एनएम एसओआई प्रक्रिया, प्रति मॉड्यूल दो सीपीयू कोर, और क्वाड-से लेकर चार मॉड्यूल तक का उपयोग किया गया था। कोर डिज़ाइन की लागत लगभग US$130 से $280 आठ-कोर डिज़ाइन तक है।
* एएमडी एफएक्स श्रृंखला प्रोसेसर, कोडनेम ज़म्बेजी और एएमडी के [[बुलडोजर (माइक्रोआर्किटेक्चर)|बुलडोजर (सूक्ष्म स्थापत्य)]] संरचना पर आधारित, अक्टूबर 2011 में मोचित किए गए थे। विधि में 32 एनएम एसओआई प्रक्रिया, प्रति मॉड्यूल दो सीपीयू कोर, और क्वाड-से लेकर चार मॉड्यूल तक का उपयोग किया गया था। कोर रचना की निवेश लगभग US$130 से $280 आठ-कोर रचना तक है।
* अंबरेला इंक. ने सितंबर 2011 में [[1080p60]] हाई-डेफिनिशन वीडियो क्षमता प्रदान करते हुए डिजिटल स्टिल कैमरों के लिए A7L [[सिस्टम- on- एक चिप]] सर्किट की उपलब्धता की घोषणा की<ref>{{Cite news |title=Ambarella A7L Enables the Next Generation of Digital Still Cameras with 1080p60 Fluid Motion Video |date=September 26, 2011 |work=News release |url=http://www.ambarella.com/news/26/74/Ambarella-A7L-Enables-the-Next-Generation-of-Digital-Still-Cameras-with-1080p60-Fluid-Motion-Video.html |access-date=November 11, 2011}}</ref>
* अंबरेला इंक. ने सितंबर 2011 में [[1080p60|1080पी60]] उच्च-व्याख्या वीडियो क्षमता प्रदान करते हुए डिजिटल स्थिर कैमरों के लिए ए7एल [[सिस्टम- on- एक चिप|सिस्टम- ओन- ए चिप]] परिपथ की उपलब्धता की घोषणा की<ref>{{Cite news |title=Ambarella A7L Enables the Next Generation of Digital Still Cameras with 1080p60 Fluid Motion Video |date=September 26, 2011 |work=News release |url=http://www.ambarella.com/news/26/74/Ambarella-A7L-Enables-the-Next-Generation-of-Digital-Still-Cameras-with-1080p60-Fluid-Motion-Video.html |access-date=November 11, 2011}}</ref>
 


=== 24–28 nm तकनीक का उपयोग करने वाले चिप्स ===
=== 24–28 एनएम विधि का उपयोग करने वाले चिप्स ===
* [[एसके हाइनिक्स]] ने घोषणा की कि वह 64 जीबी क्षमता के साथ 26 एनएम फ्लैश चिप का उत्पादन कर सकता है; इंटेल कॉर्प और माइक्रोन टेक्नोलॉजी ने तब तक स्वयं तकनीक विकसित कर ली थी। 2010 में घोषित।<ref>[http://www.eetimes.com/electronics-news/4087542/Hynix-Samsung-push-NAND-flash-below-30-nm Article reporting Hynix 26&nbsp;nm technology announcement]</ref>
* [[एसके हाइनिक्स]] ने घोषणा की कि वह 64 जीबी क्षमता के साथ 26 एनएम फ्लैश चिप का उत्पादन कर सकता है, इंटेल कॉर्प और माइक्रोन प्रौद्योगिकी ने तब तक स्वयं विधि विकसित कर ली थी। यह 2010 में घोषित है।<ref>[http://www.eetimes.com/electronics-news/4087542/Hynix-Samsung-push-NAND-flash-below-30-nm Article reporting Hynix 26&nbsp;nm technology announcement]</ref>
* तोशिबा ने घोषणा की कि वह 31 अगस्त, 2010 को 24 एनएम फ्लैश मेमोरी एनएएनडी उपकरणों की शिपिंग कर रहा है।<ref>[http://www.toshiba.co.jp/about/press/2010_08/pr3101.htm?from=RSS_PRESS&uid=20100831-1112e Toshiba launches 24nm process NAND flash memory]</ref>
* तोशिबा ने घोषणा की कि वह 31 अगस्त, 2010 को 24 एनएम फ्लैश मेमोरी एनएएनडी उपकरणों की नौवाहन कर रहा है।<ref>[http://www.toshiba.co.jp/about/press/2010_08/pr3101.htm?from=RSS_PRESS&uid=20100831-1112e Toshiba launches 24nm process NAND flash memory]</ref>
*2016 में [[एमसीएसटी]] का 28 एनएम प्रोसेसर [[एल्ब्रस-8एस]] सीरियल प्रोडक्शन के लिए चला गया।<ref>{{cite web |title=The Russian 28-nm processor "Elbrus-8C" will go into production in 2016. |url=https://www.cnews.ru/news/top/rossijskij_28nm_protsessor_elbrus8s |access-date=7 September 2020}}</ref><ref>{{cite web |title="एल्ब्रस" पर एक और घरेलू डेटा स्टोरेज सिस्टम बनाया गया है|url=https://rossaprimavera.ru/news/d7e86147 |access-date=7 September 2020}}</ref>
*2016 में [[एमसीएसटी]] का 28 एनएम प्रोसेसर [[एल्ब्रस-8एस]] क्रमिक निर्माण के लिए चला गया।<ref>{{cite web |title=The Russian 28-nm processor "Elbrus-8C" will go into production in 2016. |url=https://www.cnews.ru/news/top/rossijskij_28nm_protsessor_elbrus8s |access-date=7 September 2020}}</ref><ref>{{cite web |title="एल्ब्रस" पर एक और घरेलू डेटा स्टोरेज सिस्टम बनाया गया है|url=https://rossaprimavera.ru/news/d7e86147 |access-date=7 September 2020}}</ref>




=== 22 एनएम प्रौद्योगिकी का उपयोग करने वाले चिप्स ===
=== 22 एनएम प्रौद्योगिकी का उपयोग करने वाले चिप्स ===
{{Main|22 nm process}}
{{Main|22 एनएम प्रक्रिया}}
 
* इंटेल के [[आइवी ब्रिज (माइक्रोआर्किटेक्चर)]] पर आधारित इंटेल कोर i7 और इंटेल कोर i5 प्रोसेसर श्रृंखला 7 चिप-सेट के लिए 22 एनएम प्रौद्योगिकी 23 अप्रैल, 2012 को दुनिया भर में बिक्री के लिए गई।<ref>[http://semiaccurate.com/2012/04/23/intel-launches-ivy-bridge-amid-crushing-marketing-buzzwords/ Intel launches Ivy Bridge...]</ref>
 


* इंटेल कोर आई7 और इंटेल कोर आई5 प्रोसेसर श्रृंखला 7 चिप-सेट के लिए इंटेल की [[आइवी ब्रिज (माइक्रोआर्किटेक्चर)|आइवी ब्रिज (सूक्ष्म स्थापत्य)]] 22 एनएम प्रौद्योगिकी पर आधारित 23 अप्रैल, 2012 को विश्वभर में बिक्री के लिए गए। <br />
=== 20 एनएम प्रौद्योगिकी का उपयोग कर चिप्स ===
=== 20 एनएम प्रौद्योगिकी का उपयोग कर चिप्स ===
* सैमसंग इलेक्ट्रॉनिक्स ने 64 का बड़े पैमाने पर उत्पादन शुरू किया{{nbsp}}2010 में 20 एनएम प्रक्रिया का उपयोग करते हुए गिबिबिट नंद फ्लैश मेमोरी चिप्स।<ref name="samsung-history">{{cite web |title=इतिहास|url=https://www.samsung.com/us/aboutsamsung/company/history/ |website=[[Samsung Electronics]] |publisher=[[Samsung]] |access-date=19 June 2019}}</ref>
* सैमसंग इलेक्ट्रॉनिक्स ने 2010 में 20 एनएम प्रक्रिया का उपयोग करते हुए 64 जीबी एनएएनडी फ्लैश मेमोरी चिप्स का बड़े मापदंड पर उत्पादन प्रारंभ किया।<ref name="samsung-history">{{cite web |title=इतिहास|url=https://www.samsung.com/us/aboutsamsung/company/history/ |website=[[Samsung Electronics]] |publisher=[[Samsung]] |access-date=19 June 2019}}</ref>
 


=== 16 एनएम प्रौद्योगिकी का उपयोग करने वाले चिप्स ===
=== 16 एनएम प्रौद्योगिकी का उपयोग करने वाले चिप्स ===
* [[TSMC]] ने सबसे पहले 16 को शुरू किया{{nbsp}एनएम [[FinFET]] चिप उत्पादन 2013 में।<ref name="tsmc">{{cite web |title=16/12nm Technology |url=https://www.tsmc.com/english/dedicatedFoundry/technology/16nm.htm |publisher=[[TSMC]] |access-date=30 June 2019}}</ref>
* [[TSMC|टीएसएमसी]] ने पहली बार 2013 में 16 एनएम [[FinFET|फिनफिट]] चिप का उत्पादन प्रारंभिक किया।।<ref name="tsmc">{{cite web |title=16/12nm Technology |url=https://www.tsmc.com/english/dedicatedFoundry/technology/16nm.htm |publisher=[[TSMC]] |access-date=30 June 2019}}</ref>
 


=== 14 एनएम प्रौद्योगिकी का उपयोग कर चिप्स ===
=== 14 एनएम प्रौद्योगिकी का उपयोग कर चिप्स ===
{{Main|14 nm process}}
{{Main|14 एनएम प्रक्रिया}}
 
* Intel की [[ब्रॉडवेल (माइक्रोआर्किटेक्चर)]] 14 nm तकनीक पर आधारित Intel Core i7 और Intel Core i5 प्रोसेसर जनवरी 2015 में लॉन्च किए गए थे।<ref>[http://www.eetimes.com/document.asp?doc_id=1325057 EETimes Intel Rolls 14nm Broadwell in Vegas]</ref>
* AMD के Zen (माइक्रोआर्किटेक्चर) या Zen+ आर्किटेक्चर पर आधारित [[AMD Ryzen]] प्रोसेसर और जो 14 nm FinFET तकनीक का उपयोग करता है।<ref>{{Cite web|url=http://tech4gizmos.com/amd-zen-architecture/|title=एएमडी ज़ेन वास्तुकला अवलोकन|date=2015-12-04|website=Tech4Gizmos|language=en-GB|access-date=2019-05-01}}</ref>


* इंटेल की [[ब्रॉडवेल (माइक्रोआर्किटेक्चर)|ब्रॉडवेल (सूक्ष्म स्थापत्य)]] 14 एनएम विधि पर आधारित इंटेल कोर आई7 और इंटेल कोर आई5 प्रोसेसर जनवरी 2015 में प्रक्षेपण किए गए थे।<ref>[http://www.eetimes.com/document.asp?doc_id=1325057 EETimes Intel Rolls 14nm Broadwell in Vegas]</ref>
* एएमडी के जेन (सूक्ष्म स्थापत्य) या जेन+ संरचना पर आधारित [[AMD Ryzen|एएमडी रीज़न]] प्रोसेसर और जो 14 एनएम फिनफेट विधि का उपयोग करता है।<ref>{{Cite web|url=http://tech4gizmos.com/amd-zen-architecture/|title=एएमडी ज़ेन वास्तुकला अवलोकन|date=2015-12-04|website=Tech4Gizmos|language=en-GB|access-date=2019-05-01}}</ref>


===10 एनएम प्रौद्योगिकी का उपयोग कर चिप्स ===
===10 एनएम प्रौद्योगिकी का उपयोग कर चिप्स ===
{{Main|10 nm process}}
{{Main|10 एनएम प्रक्रिया}}


* [[ SAMSUNG ]] ने घोषणा की कि उसने 10 का उपयोग करके [[ बहु स्तरीय सेल ]] (एमएलसी) फ्लैश मेमोरी चिप्स का [[बड़े पैमाने पर उत्पादन]] शुरू कर दिया है{{nbsp}एनएम प्रक्रिया 2013 में।<ref name="tomshardware">{{cite news |title=Samsung Mass Producing 128Gb 3-bit MLC NAND Flash |url=https://www.tomshardware.co.uk/NAND-128Gb-Mass-Production-3-bit-MLC,news-43458.html |access-date=21 June 2019 |work=[[Tom's Hardware]] |date=11 April 2013}}</ref> 17 अक्टूबर 2016 को, सैमसंग इलेक्ट्रॉनिक्स ने 10 एनएम पर चिप चिप्स पर सिस्टम के बड़े पैमाने पर उत्पादन की घोषणा की।<ref>{{citation |url=https://news.samsung.com/global/samsung-starts-industrys-first-mass-production-of-system-on-chip-with-10-nanometer-finfet-technology |title=Samsung Starts Industry's First Mass Production of System-on-Chip with 10-Nanometer FinFET Technology |date=Oct 2016}}</ref>
* [[ SAMSUNG |सैमसंग]] ने घोषणा की कि उसने 2013 में 10 एनएम प्रक्रिया का उपयोग करके [[ बहु स्तरीय सेल |बहु स्तरीय सेल]](एमएलसी) फ्लैश मेमोरी चिप्स का [[बड़े पैमाने पर उत्पादन|व्यापक उत्पादन]] प्रारंभ कर दिया है।।<ref name="tomshardware">{{cite news |title=Samsung Mass Producing 128Gb 3-bit MLC NAND Flash |url=https://www.tomshardware.co.uk/NAND-128Gb-Mass-Production-3-bit-MLC,news-43458.html |access-date=21 June 2019 |work=[[Tom's Hardware]] |date=11 April 2013}}</ref> 17 अक्टूबर 2016 को, सैमसंग इलेक्ट्रॉनिक्स ने 10 एनएम पर एसओसी चिप्स के बड़े मापदंड पर उत्पादन की घोषणा की।<ref>{{citation |url=https://news.samsung.com/global/samsung-starts-industrys-first-mass-production-of-system-on-chip-with-10-nanometer-finfet-technology |title=Samsung Starts Industry's First Mass Production of System-on-Chip with 10-Nanometer FinFET Technology |date=Oct 2016}}</ref>  
* TSMC ने 2017 की शुरुआत में बड़े पैमाने पर उत्पादन शुरू करने से पहले, 2016 की शुरुआत में 10 एनएम चिप्स का व्यावसायिक उत्पादन शुरू किया।<ref>{{cite web |title=10 एनएम प्रौद्योगिकी|url=https://www.tsmc.com/english/dedicatedFoundry/technology/10nm.htm |publisher=[[TSMC]] |access-date=30 June 2019}}</ref>
* टीएसएमसी ने 2017 की प्रारंभिकुआत में बड़े मापदंड पर उत्पादन प्रारंभिक करने से पूर्व 2016 की प्रारंभिकुआत में 10 एनएम चिप्स का व्यावसायिक उत्पादन प्रारंभिक किया।<ref>{{cite web |title=10 एनएम प्रौद्योगिकी|url=https://www.tsmc.com/english/dedicatedFoundry/technology/10nm.htm |publisher=[[TSMC]] |access-date=30 June 2019}}</ref>
* सैमसंग ने अप्रैल 2017 में कंपनी के 10 एनएम प्रोसेसर का उपयोग करके [[गैलेक्सी एस 8]] स्मार्टफोन की शिपिंग शुरू की।<ref>{{cite web | url=http://www.samsung.com/us/explore/galaxy-s8/buy/ | title=Latest Samsung Galaxy Smartphones &#124; Mobile Phones }}</ref>
* सैमसंग ने अप्रैल 2017 में कंपनी के 10 एनएम प्रोसेसर का उपयोग करके [[गैलेक्सी एस 8]] स्मार्टफोन की नौवाहन प्रारंभ की।<ref>{{cite web | url=http://www.samsung.com/us/explore/galaxy-s8/buy/ | title=Latest Samsung Galaxy Smartphones &#124; Mobile Phones }}</ref>
* Apple Inc. ने जून 2017 में 10 nm FinFET प्रक्रिया का उपयोग करके TSMC द्वारा निर्मित [[Apple A10X]] चिप्स के साथ संचालित दूसरी पीढ़ी के [[iPad Pro]] टैबलेट वितरित किए।<ref>{{Cite web|url=http://www.techinsights.com/about-techinsights/overview/blog/10nm-rollout-marching-right-along/|title=10nm रोलआउट ठीक साथ-साथ आगे बढ़ रहा है|last=techinsights.com|website=www.techinsights.com|access-date=2017-06-30|archive-url=https://web.archive.org/web/20170803141307/http://www.techinsights.com/about-techinsights/overview/blog/10nm-rollout-marching-right-along/|archive-date=2017-08-03|url-status=dead}}</ref>
* एप्पल ने जून 2017 में 10 एनएम फिनफीट प्रक्रिया का उपयोग करके टीएसएमसी-निर्मित [[Apple A10X|एप्पल ए10एक्स]] चिप्स के साथ संचालित दूसरी पीढ़ी के [[iPad Pro|आईपेड]] [[iPad Pro|प्रो]] टैबलेट वितरित किए।<ref>{{Cite web|url=http://www.techinsights.com/about-techinsights/overview/blog/10nm-rollout-marching-right-along/|title=10nm रोलआउट ठीक साथ-साथ आगे बढ़ रहा है|last=techinsights.com|website=www.techinsights.com|access-date=2017-06-30|archive-url=https://web.archive.org/web/20170803141307/http://www.techinsights.com/about-techinsights/overview/blog/10nm-rollout-marching-right-along/|archive-date=2017-08-03|url-status=dead}}</ref>


=== 7 एनएम चिप्स प्रौद्योगिकी का उपयोग  ===
{{Main|7 एनएम प्रक्रिया}}


=== 7 एनएम प्रौद्योगिकी का उपयोग कर चिप्स ===
* टीएसएमसी ने अप्रैल 2017 में 7एनएम प्रक्रिया का उपयोग करके 256 एमबिट एसआरएएम मेमोरी चिप्स का आशंका उत्पादन प्रारंभिक किया।<ref>{{cite web |title=7nm Technology |url=https://www.tsmc.com/english/dedicatedFoundry/technology/7nm.htm |publisher=[[TSMC]] |access-date=30 June 2019}}</ref> 
{{Main|7 nm process}}
* सैमसंग और टीएसएमसी ने 2018 में 7 एनएम उपकरणों का बड़े मापदंड पर उत्पादन प्रारंभिक किया।<ref name=autogenerated1>[https://www.digitimes.com/news/a20180622PD204.html TSMC ramping up 7nm chip production] Monica Chen, Hsinchu; Jessie Shen, DIGITIMES Friday 22 June 2018</ref>
* [[Apple A12|एप्पल ए12]] और [[Huawei|हुवेई]] किरिन 980 मोबाइल प्रोसेसर, दोनों को 2018 में मोचित किए गए, टीएसएमसी के माध्यम से निर्मित 7 एनएम चिप्स का उपयोग करते हैं।<ref>{{Cite news|url=https://www.engadget.com/2018/09/12/apple-a12-bionic-7-nanometer-chip/|title=Apple's A12 Bionic is the first 7-nanometer smartphone chip|work=Engadget|access-date=2018-09-20|language=en-US}}</ref>
*एएमडी ने नवंबर 2018 में वेगा 20 जीपीयू के साथ टीएसएमसी 7 एनएम का उपयोग करना प्रारंभिक किया,<ref>{{Cite web|last=Smith|first=Ryan|title=AMD Announces Radeon Instinct MI60 & MI50 Accelerators: Powered By 7nm Vega|url=https://www.anandtech.com/show/13562/amd-announces-radeon-instinct-mi60-mi50-accelerators-powered-by-7nm-vega|access-date=2021-01-09|website=www.anandtech.com}}</ref> जुलाई 2019 से ज़ेन 2-आधारित सीपीयू और एपीयू के साथ,<ref>{{Cite web|last=Cutress|first=Ian|title=AMD Ryzen 3000 Announced: Five CPUs, 12 Cores for $499, Up to 4.6 GHz, PCIe 4.0, Coming 7/7|url=https://www.anandtech.com/show/14407/amd-ryzen-3000-announced-five-cpus-12-cores-for-499-up-to-46-ghz-pcie-40-coming-77|access-date=2021-01-09|website=www.anandtech.com}}</ref> और दोनों के लिए प्लेस्टेशन 5 <ref>{{Cite web|last=Smith|first=Ryan|title=Sony Teases Next-Gen PlayStation: Custom AMD Chip with Zen 2 CPU & Navi GPU, SSD Too|url=https://www.anandtech.com/show/14224/sony-teases-nextgen-playstation-custom-amd-chip-with-zen-2-cpu-navi-gpu-ssd-too|access-date=2021-01-09|website=www.anandtech.com}}</ref> और एक्सबॉक्स श्रृंखला एक्स/एस <ref>{{Cite web|last=Howse|first=Brett|title=Xbox at E3 2019: Xbox Project Scarlett Console Launching Holiday 2020|url=https://www.anandtech.com/show/14519/xbox-at-e3-xbox-project-scarlet-console-launching-holiday-2020|access-date=2021-01-09|website=www.anandtech.com}}</ref> कंसोल के एपीयू, दोनों को नवंबर 2020 में मोचित किया गया।


* TSMC ने अप्रैल 2017 में 7nm प्रक्रिया का उपयोग करके 256 Mbit SRAM मेमोरी चिप्स का जोखिम उत्पादन शुरू किया।<ref>{{cite web |title=7nm Technology |url=https://www.tsmc.com/english/dedicatedFoundry/technology/7nm.htm |publisher=[[TSMC]] |access-date=30 June 2019}}</ref>
=== 5 एनएम प्रौद्योगिकी चिप्स का उपयोग   ===
* सैमसंग और TSMC ने 2018 में 7 एनएम उपकरणों का बड़े पैमाने पर उत्पादन शुरू किया।<ref name=autogenerated1>[https://www.digitimes.com/news/a20180622PD204.html TSMC ramping up 7nm chip production] Monica Chen, Hsinchu; Jessie Shen, DIGITIMES Friday 22 June 2018</ref>
{{Main|5 एनएम प्रक्रिया}}
* [[Apple A12]] और [[Huawei]] HiSilicon#Kirin 980 मोबाइल प्रोसेसर, दोनों 2018 में जारी किए गए, TSMC द्वारा निर्मित 7 एनएम चिप्स का उपयोग करते हैं।<ref>{{Cite news|url=https://www.engadget.com/2018/09/12/apple-a12-bionic-7-nanometer-chip/|title=Apple's A12 Bionic is the first 7-nanometer smartphone chip|work=Engadget|access-date=2018-09-20|language=en-US}}</ref>
*AMD ने नवंबर 2018 में Vega 20 GPU के साथ TSMC 7 nm का उपयोग करना शुरू किया,<ref>{{Cite web|last=Smith|first=Ryan|title=AMD Announces Radeon Instinct MI60 & MI50 Accelerators: Powered By 7nm Vega|url=https://www.anandtech.com/show/13562/amd-announces-radeon-instinct-mi60-mi50-accelerators-powered-by-7nm-vega|access-date=2021-01-09|website=www.anandtech.com}}</ref> जुलाई 2019 से ज़ेन 2-आधारित सीपीयू और एपीयू के साथ,<ref>{{Cite web|last=Cutress|first=Ian|title=AMD Ryzen 3000 Announced: Five CPUs, 12 Cores for $499, Up to 4.6 GHz, PCIe 4.0, Coming 7/7|url=https://www.anandtech.com/show/14407/amd-ryzen-3000-announced-five-cpus-12-cores-for-499-up-to-46-ghz-pcie-40-coming-77|access-date=2021-01-09|website=www.anandtech.com}}</ref> और प्लेस्टेशन 5 दोनों के लिए <ref>{{Cite web|last=Smith|first=Ryan|title=Sony Teases Next-Gen PlayStation: Custom AMD Chip with Zen 2 CPU & Navi GPU, SSD Too|url=https://www.anandtech.com/show/14224/sony-teases-nextgen-playstation-custom-amd-chip-with-zen-2-cpu-navi-gpu-ssd-too|access-date=2021-01-09|website=www.anandtech.com}}</ref> और एक्सबॉक्स सीरीज एक्स/एस <ref>{{Cite web|last=Howse|first=Brett|title=Xbox at E3 2019: Xbox Project Scarlett Console Launching Holiday 2020|url=https://www.anandtech.com/show/14519/xbox-at-e3-xbox-project-scarlet-console-launching-holiday-2020|access-date=2021-01-09|website=www.anandtech.com}}</ref> कंसोल के APU, दोनों को नवंबर 2020 में रिलीज़ किया गया।


=== 5 एनएम प्रौद्योगिकी का उपयोग कर चिप्स ===
* सैमसंग ने 2018 के अंत में 5 एनएम चिप्स (5एलपीइ) का उत्पादन प्रारंभिक किया।<ref>{{Cite web|url=https://www.anandtech.com/show/14231/samsung-completes-development-of-5-nm-euv-process-technology|title=Samsung Completes Development of 5nm EUV Process Technology|last=Shilov|first=Anton|website=www.anandtech.com|access-date=2019-05-31}}</ref>
{{Main|5 nm process}}
* टीएसएमसी ने अप्रैल 2019 में 5 एनएम चिप्स (सीएलएन5एफएफ) का उत्पादन प्रारंभिक किया।<ref>{{citation |url=https://www.tsmc.com/tsmcdotcom/PRListingNewsAction.do?action=detail&language=E&newsid=THPGWQTHTH |title=TSMC and OIP Ecosystem Partners Deliver Industry's First Complete Design Infrastructure for 5nm Process Technology |date=3 April 2019 |type=press release |publisher=TSMC}}</ref>


* सैमसंग ने 2018 के अंत में 5 एनएम चिप्स (5LPE) का उत्पादन शुरू किया।<ref>{{Cite web|url=https://www.anandtech.com/show/14231/samsung-completes-development-of-5-nm-euv-process-technology|title=Samsung Completes Development of 5nm EUV Process Technology|last=Shilov|first=Anton|website=www.anandtech.com|access-date=2019-05-31}}</ref>
* TSMC ने अप्रैल 2019 में 5 एनएम चिप्स (CLN5FF) का उत्पादन शुरू किया।<ref>{{citation |url=https://www.tsmc.com/tsmcdotcom/PRListingNewsAction.do?action=detail&language=E&newsid=THPGWQTHTH |title=TSMC and OIP Ecosystem Partners Deliver Industry's First Complete Design Infrastructure for 5nm Process Technology |date=3 April 2019 |type=press release |publisher=TSMC}}</ref>


=== 3 एनएम प्रौद्योगिकी चिप्स का उपयोग  ===
{{Main|3 एनएम प्रक्रिया}}


=== 3 एनएम प्रौद्योगिकी का उपयोग कर चिप्स ===
* टीएसएमसी ने 2021-2022 के समय3 एनएम उपकरणों को जारी करने की योजना की घोषणा की है।<ref>{{cite news |title=TSMC Plans New Fab for 3nm |url=https://www.eetimes.com/document.asp?doc_id=1330971 |access-date=26 September 2019 |work=[[EE Times]] |date=12 December 2016}}</ref><ref>{{citation |url=https://www.tomshardware.com/news/samsung-3nm-gaafet-production-2021,38426.html |title=Samsung Plans Mass Production of 3nm GAAFET Chips in 2021 |first=Lucian |last=Armasu |date=11 January 2019 |work=[[Tom's Hardware]]}}</ref>
{{Main|3 nm process}}
*सैमसंग इलेक्ट्रॉनिक्स ने 2022 के जून में 3 एनएम गैफेट ट्रांजिस्टर का कठिन परिस्थिति उत्पादन प्रारंभ कर दिया है।<ref>{{Cite web |last=Smith |first=Ryan |title=Samsung Starts 3nm Production: The Gate-All-Around (GAAFET) Era Begins |url=https://www.anandtech.com/show/17474/samsung-starts-3nm-production-the-gaafet-era-begins |access-date=2022-11-08 |website=www.anandtech.com}}</ref>
 
* TSMC ने 3 को रिलीज़ करने की योजना की घोषणा की है{{nbsp}}एनएम डिवाइस 2021–2022 के दौरान।<ref>{{cite news |title=TSMC Plans New Fab for 3nm |url=https://www.eetimes.com/document.asp?doc_id=1330971 |access-date=26 September 2019 |work=[[EE Times]] |date=12 December 2016}}</ref><ref>{{citation |url=https://www.tomshardware.com/news/samsung-3nm-gaafet-production-2021,38426.html |title=Samsung Plans Mass Production of 3nm GAAFET Chips in 2021 |first=Lucian |last=Armasu |date=11 January 2019 |work=[[Tom's Hardware]]}}</ref>
*सैमसंग इलेक्ट्रॉनिक्स ने 2022 के जून में 3 एनएम जीएएएफईटी ट्रांजिस्टर का जोखिम उत्पादन शुरू कर दिया है।<ref>{{Cite web |last=Smith |first=Ryan |title=Samsung Starts 3nm Production: The Gate-All-Around (GAAFET) Era Begins |url=https://www.anandtech.com/show/17474/samsung-starts-3nm-production-the-gaafet-era-begins |access-date=2022-11-08 |website=www.anandtech.com}}</ref>




Line 871: Line 880:
* [[फाउंड्री मॉडल]]
* [[फाउंड्री मॉडल]]
* एमओएसएफईटी
* एमओएसएफईटी
* सेमीकंडक्टर डिवाइस निर्माण
* अर्धचालक डिवाइस निर्माण
* ट्रांजिस्टर गिनती
* ट्रांजिस्टर गणना


== संदर्भ ==
== संदर्भ ==
{{Reflist}}
{{Reflist}}


{{DEFAULTSORT:List of semiconductor scale examples}}[[Category: सेमीकंडक्टर लिथोग्राफी नोड्स के लिए अंतर्राष्ट्रीय प्रौद्योगिकी रोडमैप]] [[Category: MOSFETs]]
{{DEFAULTSORT:List of semiconductor scale examples}}
 
 


[[Category: Machine Translated Page]]
[[Category:All articles with bare URLs for citations]]
[[Category:Created On 11/06/2023]]
[[Category:Articles with PDF format bare URLs for citations]]
[[Category:Articles with bare URLs for citations from March 2022]]
[[Category:Articles with hatnote templates targeting a nonexistent page|List of semiconductor scale examples]]
[[Category:CS1]]
[[Category:CS1 British English-language sources (en-gb)]]
[[Category:CS1 English-language sources (en)]]
[[Category:CS1 maint]]
[[Category:Created On 11/06/2023|List of semiconductor scale examples]]
[[Category:MOSFETs|List of semiconductor scale examples]]
[[Category:Machine Translated Page|List of semiconductor scale examples]]
[[Category:Pages with script errors|List of semiconductor scale examples]]
[[Category:Templates Vigyan Ready|List of semiconductor scale examples]]
[[Category:Webarchive template wayback links]]
[[Category:सेमीकंडक्टर लिथोग्राफी नोड्स के लिए अंतर्राष्ट्रीय प्रौद्योगिकी रोडमैप|List of semiconductor scale examples]]

Latest revision as of 09:23, 28 June 2023

Semiconductor
device
fabrication
4-fach-NAND-C10.JPG
MOSFET scaling
(process nodes)
Future

विभिन्न धातु-ऑक्साइड- अर्धचालक क्षेत्र-प्रभाव ट्रांजिस्टर (मोसफेट, या एमओएस ट्रांजिस्टर) अर्धचालक निर्माण प्रक्रिया नोड्स के लिए सूचीबद्ध अनेक अर्धचालक मोसफेट मापदंड के उदाहरण हैं।

मोसफेट प्रदर्शनों की समयरेखा

See also: मोसफेट, सेमीकंडक्टर यंत्र का निर्माण, and ट्रांजिस्टर घनत्व

पीएमओएस और एनएमओएस

मोसफेट (पीएमओएस और एनएमओएस) स्पष्टीकरण
डेट चैनल लेंथ ऑक्साइड थिक्कनेस[1] मोसफेट लॉजिक रिसर्चर (एस) आर्गेनाइजेशन रिफ़
जून 1960 20,000 एनएम 100 एनएम पीएमओएस मोहम्मद एम. अटाला, डॉन कहंग बेल टेलीफोन लैबोरेट्रीज [2][3]
एनएमओएस
10,000 एनएम 100 एनएम पीएमओएस मोहम्मद एम. अटाला, डॉन कहंग बेल टेलीफोन लैबोरेट्रीज [4]
एनएमओएस
मई 1965 8,000 एनएम 150 एनएम एनएमओएस चिह-तांग साह, ओटो लिस्टिको, ए़ एस ग्रोव फेयरचाइल्ड सेमीकंडक्टर [5]
5,000 एनएम 170 एनएम पीएमओएस
दिसंबर 1972 1,000 एनएम ? पीएमओएस रॉबर्ट एच डेनार्ड, फ्रिट्ज़ एच. गेन्सलेन, ह्व़ा-निएँ यू आईबीएम टी.जे. वाटसन रिसर्च सेंटर [6][7][8]
1973 7,500 एनएम ? एनएमओएस सोहिची सुजुकी एनईसी [9][10]
6,000 एनएम ? पीएमओएस ? तोशीबा [11][12]
अक्टूबर 1974 1,000 एनएम 35 एनएम एनएमओएस रॉबर्ट एच डेनार्ड, फ्रिट्ज़ एच. गेन्सलेन, ह्व़ा-निएँ यू आईबीएम टी.जे. वाटसन रिसर्च सेंटर [13]
500 एनएम
सितंबर 1975 1,500 एनएम 20 एनएम एनएमओएस रयोइची होरी, हीरू मसुदा, ओसामू मिनटों हितैची [7][14]
मार्च 1976 3,000 एनएम ? एनएमओएस ? इंटेल [15]
अप्रैल 1979 1,000 एनएम 25 एनएम एनएमओएस विलियम आर हंटर, एल एम एफ्राथ, ऐलिस क्रैमर आईबीएम टी.जे. वाटसन रिसर्च सेंटर [16]
दिसंबर 1984 100 एनएम 5 एनएम एनएमओएस तोशियो कोबायाशी, सीजी होरिगुची, के़ किउची निप्पॉन टेलीग्राफ और टेलीफोन [17]
दिसंबर 1985 150 एनएम 2.5 एनएम एनएमओएस तोशियो कोबायाशी, सीजी होरिगुची, एम मियाके, एम ओडा निप्पॉन टेलीग्राफ और टेलीफोन [18]
75 एनएम ? एनएमओएस स्टीफन वाई चाउ, हेनरी आई स्मिथ, दिमित्री ए एंटोनियाडिस एमआईटी [19]
जनवरी 1986 60 एनएम ? एनएमओएस स्टीफन वाई चाउ, हेनरी आई स्मिथ, दिमित्री ए एंटोनियाडिस एमआईटी [20]
जून 1987 200 एनएम 3.5 एनएम पीएमओएस तोशियो कोबायाशी, एम मियाके, के देगुची निप्पॉन टेलीग्राफ और टेलीफोन [21]
दिसंबर 1993 40 एनएम ? एनएमओएस मिज़ूकी ओनो, मासानोबू सेतो, ताकाशी योशितोमी तोशीबा [22]
सितंबर 1996 16 एनएम ? पीएमओएस हिसाओ कवौरा, तोशित्सुगु सकामोटो, तोशियो बाबा एनईसी [23]
जून 1998 50 एनएम 1.3 एनएम एनएमओएस खालिद जेड अहमद, एफ़िओन्ग ई. इबोक, मिर्योंग सोंग एडवांस्ड माइक्रो डिवाइस (एएमडी) [24][25]
दिसंबर 2002 6 एनएम ? पीएमओएस ब्रूस डोरिस, ओमर डोकुमाची, मीकेई इओंग आईबीएम [26][27][28]
दिसंबर 2003 3 एनएम ? पीएमओएस हितोशी वाकाबयाशी, शिगेहारू यामागामी एनईसी [29][27]
? एनएमओएस


सीएमओएस (धातु-मार्ग)

पूरक मोसफेट (सीएमओएस) स्पष्टीकरण (धातु-मार्ग)
डेट चैनल लेंथ ऑक्साइड थिक्कनेस[1] रिसर्चर (एस) आर्गेनाइजेशन रिफरेन्स
फ़रवरी 1963 ? ? चिह-तांग साह, फ्रैंक वानलास फेयरचाइल्ड सेमीकंडक्टर [30][31]
1968 20,000 एनएम 100 एनएम ? आरसीए लैबोरेट्रीज [32]
1970 10,000 एनएम 100 एनएम ? आरसीए लैबोरेट्रीज [32]
दिसंबर 1976 2,000 एनएम ? ए ऐटकेन, आर.जी. पॉलसन, ए.टी.पी. मैकआर्थर, जे.जे. वाइट मिटल सेमीकंडक्टर [33]
फ़रवरी 1978 3,000 एनएम ? तोशिआकी मासुहरा, ओसामू मिनटों, तोशियो ससाकी, योशियो सकाई हितैची सेंट्रल रिसर्च लेबोरेटरी [34][35][36]
फ़रवरी 1983 1,200 एनएम 25 एनएम आर.जे.सी. च्वांग, एम चोई, डी क्रीक, एस स्टर्न, पी.एच. पेले इंटेल [37][38]
900 एनएम 15 एनएम त्सुनेओ मानो, जे यमादा, जुनिची इनौए, एस नाकाजिमा निप्पॉन टेलीग्राफ और टेलीफोन (NTT) [37][39]
दिसंबर 1983 1,000 एनएम 22.5 एनएम जी.जे. हू, युआन टौर, रॉबर्ट एच डेनार्ड, चुंग-यू टिंग आईबीएम टी.जे. वाटसन रिसर्च सेंटर [40]
फ़रवरी 1987 800 एनएम 17 एनएम टी. सुमी, त्सुनेओ टानिगुची, मिकियो किशिमोटो, हिरोशिंगे हिरानो मातसुशिता [37][41]
700 एनएम 12 एनएम त्सुनेओ मानो, जे यमादा, जुनिची इनौए, एस नाकाजिमा निप्पॉन टेलीग्राफ और टेलीफोन (NTT) [37][42]
सितंबर 1987 500 एनएम 12.5 एनएम हुसैन आई हनफी, रॉबर्ट एच डेनार्ड, युआन टौर, नदीम एफ हद्दाद आईबीएम टी.जे. वाटसन रिसर्च सेंटर [43]
दिसंबर 1987 250 एनएम ? नयोकी कॅशे, नोबुहिरो इंडो, हिरोशी किटाजिमा एनईसी [44]
फ़रवरी 1988 400 एनएम 10 एनएम एम. इनौए, एच कोटानी, टी यमाडा, हिरोयूकी यामौची मातसुशिता [37][45]
दिसंबर 1990 100 एनएम ? घवम जी शाहिदी, बिजन दवारी, युआन टौर, जेम्स डी. वार्नॉक आईबीएम टी.जे. वाटसन रिसर्च सेंटर [46]
1993 350 एनएम ? ? सोनी [47]
1996 150 एनएम ? ? मित्सुबिशी इलेक्ट्रिक
1998 180 एनएम ? ? टीएसएमसी [48]
दिसंबर 2003 5 एनएम ? हितोशी वाकाबयाशी, शिगेहारू यामागामी, नोबुयूकी इकेज़ावा एनईसी [29][49]


बहु-मार्ग मोसफेट (एमयूज़ीऍफ़ईटी)

बहु-मार्ग मोसफेट (एमयूज़ीऍफ़ईटी) स्पष्टीकरण
डेट चैनल लेंथ मुगफेट टाइप रिसर्चर (एस) आर्गेनाइजेशन रिफरेन्स
अगस्त 1984 ? डीजीएमओएस तोशिहिरो सेकिगावा, Yutaka Hayashi इलेक्ट्रोटेक्निकल लेबोरेटरी (ईटीएल) [50]
1987 2,000 एनएम डीजीएमओएस तोशिहिरो सेकिगावा इलेक्ट्रोटेक्निकल लेबोरेटरी (ईटीएल) [51]
दिसंबर 1988 250 एनएम डीजीएमओएस बिजन डावरी, वेन-सिंग चांग, मैथ्यू आर वर्डमैन, सीएस ओह आईबीएम टी.जे. वाटसन रिसर्च सेंटर [52][53]
180 एनएम
? जीएएएफईटी फुजियो मासूका, हिरोशी ताकाटो, काज़ुमासा सुनौची, एन ओकाबी तोशीबा [54][55][56]
दिसंबर 1989 200 एनएम फिनफीट दीघ हिसामोटो, टोरु कागा, योशिफुमी कावामोटो, यीजी टाकेदा हितैची सेंट्रल रिसर्च लेबोरेटरी [57][58][59]
दिसंबर 1998 17 एनएम फिनफीट दीघ हिसामोटो, चेन्मिंग हु, त्सू-जे किंग लियू, जेफरी बोकोर यूनिवर्सिटी ऑफ कैलिफोर्निया (बर्केले) [60][61]
2001 15 एनएम फिनफीट चेन्मिंग हु, यांग-क्यू चोई, निक लिंडर्ट, त्सू-जे किंग लियू यूनिवर्सिटी ऑफ कैलिफोर्निया (बर्केले) [60][62]
दिसंबर 2002 10 एनएम फिनफीट शिबली अहमद, स्कॉट बेल, साइरस टैबरी, जेफरी बोकोर यूनिवर्सिटी ऑफ कैलिफोर्निया (बर्केले) [60][63]
जून 2006 3 एनएम जीएएएफईटी ह्युनजिन ली, यांग-क्यू चोई, ली-यून यू, सेओंग-वान रयू कैस्ट [64][65]


अन्य प्रकार के मोसफेट

मोसफेट स्पष्टीकरण (अन्य प्रकार)
डेट चैनल लेंथ
(एनएम ) 		ऑक्साइड
थिक्क्नेस
(एनएम )[1] 		मोसफेट
टाइप 		रिसर्चर (एस) आर्गेनाइजेशन रिफरेन्स
अक्टूबर 1962 ? ? टीएफटी पॉल के वीमर आरसीए लैबोरेट्रीज [66][67]
1965 ? ? जीएएएस एच बेके, आर. हॉल, जे. व्हाइट आरसीए लैबोरेट्रीज [68]
अक्टूबर 1966 100,000 100 टीएफटी टी.पी. ब्रॉडी, एच ई कुनिग वेस्टिंगहाउस इलेक्ट्रिक [69][70]
अगस्त 1967 ? ? एफजीएमओएस डॉन कहंग, साइमन मिन स्ज़े बेल टेलीफोन लैबोरेट्रीज [71]
अक्टूबर 1967 ? ? एमएनओएस एच.ए. रिचर्ड वेगेनर, ए.जे. लिंकन, एच.सी. पाओ स्पेरी कॉर्पोरेशन [72]
जुलाई 1968 ? ? बीआईएमओएस हंग-चांग लिन, रामचंद्र आर. अय्यर वेस्टिंगहाउस इलेक्ट्रिक [73][74]
अक्टूबर 1968 ? ? बीआईसीएमओएस हंग-चांग लिन, रामचंद्र आर. अय्यर, सी.टी. हो वेस्टिंगहाउस इलेक्ट्रिक [75][74]
1969 ? ? वीएमओएस ? हितैची [76][77]
सितम्बर 1969 ? ? डीएमओएस वाई तरुई, वाय हयाशी, तोशिहिरो सेकिगावा इलेक्ट्रोटेक्निकल लेबोरेटरी (ईटीएल) [78][79]
अक्टूबर 1970 ? ? आईएसएफईटी पीट बर्गवेल्ड यूनिवर्सिटी ऑफ ट्वेंटी [80][81]
अक्टूबर 1970 1000 ? डीएमओएस वाई तरुई वाय हयाशी, तोशिहिरो सेकिगावा इलेक्ट्रोटेक्निकल लेबोरेटरी (ईटीएल) [82]
1977 ? ? वीडीएमओएस जॉन लुइस मोल एचपी लैब्स [76]
? ? एलडीएमओएस ? हितैची [83]
जुलाई 1979 ? ? आईजीबीटी बंतवल जयंत बलिगा,मार्गरेट लज़ेरी जनरल इलेक्ट्रिक [84]
दिसम्बर 1984 2000 ? बीआईसीएमओएस एच हिगुची गोरो कित्सुकावा, ताकाटाइड लकेदा, वाय निशियो हितैची [85]
मई 1985 300 ? ? के देगुची , कज़ुहिको कोमात्सु, एम मियाके, एच नमत्सू निप्पॉन टेलीग्राफ और टेलीफोन [86]
फ़रवरी 1985 1000 ? बीआईसीएमओएस एच मोमोज, हिडेकी शिबाता, एस सैतोह, जून-इची मियामोटो तोशीबा [87]
नवम्बर 1986 90 8.3 ? हान-शेंग ली, एल.सी. पूजियो जनरल मोटर्स [88]
दिसम्बर 1986 60 ? ? घवम जी शाहिदी, दिमित्री ए एंटोनियाडिस, हेनरी आई स्मिथ एमआईटी [89][20]
मई 1987 ? 10 ? बिजन डावरी, चुंग-यू टिंग, की वाई आह, एस बसवैया आईबीएम टी.जे. वाटसन रिसर्च सेंटर [90]
दिसम्बर 1987 800 ? बीआईसीएमओएस रॉबर्ट एच हैवमैन, आर ई एकलुंड, हीप वी. ट्रान टैक्सास इंस्ट्रुमेंट्स [91]
जून 1997 30 ? ईजे-मोसफेट हिसाओ कवौरा, तोशित्सुगु सकामोटो, तोशियो बाबा एनईसी [92]
1998 32 ? ? ? एनईसी [27]
1999 8 ? ? ?
अप्रैल 2020 8 ? ईजे-मोसफेट हिसाओ कवौरा, तोशित्सुगु सकामोटो, तोशियो बाबा एनईसी [93]

सूक्ष्म-मापक मोसफेटका उपयोग करने वाले वाणिज्यिक उत्पाद

20 माइक्रोन निर्माण प्रक्रिया वाले उत्पाद


10 माइक्रोन निर्माण प्रक्रिया वाले उत्पाद

Main article: 10 माइक्रोन प्रक्रिया

8 माइक्रोन निर्माण प्रक्रिया वाले उत्पाद


6 माइक्रोन निर्माण प्रक्रिया वाले उत्पाद

Main article: 6 माइक्रोन प्रक्रिया


3 माइक्रोन निर्माण प्रक्रिया वाले उत्पाद

Main article: 3 माइक्रोन प्रक्रिया
  • इंटेल 8085 सीपीयू 1976 में प्रक्षेपण हुआ है।[97]
  • इंटेल 8086 सीपीयू 1978 में प्रक्षेपण हुआ है।[95]
  • इंटेल 8088 सीपीयू 1979 में प्रक्षेपण हुआ है।
  • मोटोरोला 68000 8 मेगाहर्ट्ज सीपीयू 1979 (3.5 माइक्रोन) में प्रक्षेपण किया गया है।

1.5 माइक्रोन निर्माण प्रक्रिया वाले उत्पाद

Main article: 1.5 माइक्रोन प्रक्रिया


1 माइक्रोन निर्माण प्रक्रिया वाले उत्पाद

Main article: 1 माइक्रोन प्रक्रिया

800 एनएम निर्माण प्रक्रिया वाले उत्पाद

Main article: 800 एनएम प्रक्रिया
  • 1984 में निप्पॉन टेलीग्राफ और टेलीफोन की 1 एमबी डीआरएएम मेमोरी चिप।[37]
  • एनईसी और तोशिबा ने 1986 में अपने 4 एमबी डीआरएएम मेमोरी चिप्स के लिए इस प्रक्रिया का उपयोग किया था। [47]
  • हिताची , आईबीएम, मात्सुशिता और मित्सुबिशी इलेक्ट्रिक ने 1987 में अपने 4 एमबी डीआरएएम मेमोरी चिप्स के लिए इस प्रक्रिया का उपयोग किया था।
  • 1987 में तोशिबा की 4 एमबी एप्रोम मेमोरी चिप।[47]
  • हिताची, मित्सुबिशी और तोशिबा ने 1987 में अपने 1 एमबी एसआरएएम मेमोरी चिप्स के लिए इस प्रक्रिया का उपयोग किया था।[47]
  • इंटेल 486 सीपीयू 1989 में प्रक्षेपण हुआ था।
  • माइक्रो स्पार्क 1992 में प्रक्षेपण हुआ था।
  • 1993 में 60 मेगाहर्ट्ज और 66 मेगाहर्ट्ज पर प्रथम इंटेल पी5 (सूक्ष्म स्थापत्य) पेंटियम सीपीयू प्रक्षेपण किया गया था।

600 एनएम निर्माण प्रक्रिया वाले उत्पाद

Main article: 600 एनएम प्रक्रिया
  • मित्सुबिशी इलेक्ट्रिक, तोशिबा और एनईसी ने 1989 में 600 एनएम प्रक्रिया के साथ निर्मित 16 एमबी डीआरएएम मेमोरी चिप्स की प्रारंभ किया गया है।।[47]
  • 1990 में एनइसी की 16 एमबी एप्रोम मेमोरी चिप।।[47]
  • 1991 में मित्सुबिशी की 16 एमबी फ्लैश मेमोरी चिप।।[47]
  • इंटेल 80486डीएक्स4 सीपीयू को 1994 में प्रक्षेपण हुआ था।
  • आईबीएम/मोटोरोला पॉवरपीसी 601, प्रथम पॉवरपीसी चिप का उत्पादन 0.6 माइक्रोन में किया गया था।
  • 75 मेगाहर्ट्ज, 90 मेगाहर्ट्ज और 100 मेगाहर्ट्ज पर इंटेल इंटेल पी5 सीपीयू।

350 एनएम निर्माण प्रक्रिया की विशेषता वाले उत्पाद

Main article: 350 एनएम प्रक्रिया

250 एनएम निर्माण प्रक्रिया वाले उत्पाद

Main article: 250 एनएम प्रक्रिया
  • 1993 में हिताची की 16 एमबी एसआरएएम मेमोरी चिप।[47]
  • हिताची और एनईसी ने 1993 में इस प्रक्रिया के साथ निर्मित 256 एमबी डीआरएएम मेमोरी चिप्स की प्रारंभ की, इसके बाद 1994 में मात्सुशिता, मित्सुबिशी इलेक्ट्रिक और ओकी इलेक्ट्रिक उद्योग का निर्माण किया गया था।[47]
  • 1995 में एनईसी की 1 जीबी डीआरएएम मेमोरी चिप।[47]
  • 1996 में हिताची की 128 एमबी नैंड फ्लैश मेमोरी चिप।[47]
  • डीइसी अल्फा 21264ए, जिसे 1999 में व्यावसायिक रूप से उपलब्ध कराया गया था।
  • एएमडी के6-2 चोमपर और चोमपर विस्तारित। चोमपर को 28 मई 1998 को मोचित किया गया था।
  • एएमडी के6-III शार्पटूथ ने 250 एनएम का उपयोग किया।
  • मोबाइल पेंटियम एमएमएक्स पी5 तिलमूक, अगस्त 1997 में मोचित किया गया।
  • पेंटियम II डिसच्यूट्स (माइक्रोप्रोसेसर)।
  • ड्रीमकास्ट कंसोल का हिताची एसएच-4 सीपीयू और पॉवरवीआर 2 जीपीयू 1998 में मोचित किया गया।
  • पेंटियम III कटमई (माइक्रोप्रोसेसर)।
  • आरंभिक प्लेस्टेशन 2 का मनोविकार इंजन सीपीयू।

180 एनएम निर्माण प्रौद्योगिकी का उपयोग करने वाले प्रोसेसर

Main article: 180 एनएम प्रक्रिया

130 एनएम विनिर्माण प्रौद्योगिकी का उपयोग करने वाले प्रोसेसर

Main article: 130 एनएम प्रक्रिया
  • फ़ुजीत्सु स्पार्क आरसी64 वी- 2001[101]
  • आईबीएम और निन्टेंडो (खेल घन कंसोल) के माध्यम से गेको (माइक्रोप्रोसेसर) - 2001
  • मोटोरोला पावरपीसी 7447 और 7457 - 2002
  • आईबीएम पावरपीसी जी5 970 अक्टूबर 2002 - जून 2003
  • इंटेल पेंटियम III ट्यूलैटिन (माइक्रोप्रोसेसर) और कॉपरमाइन (माइक्रोप्रोसेसर) - 2001-04
  • इंटेल सेलेरॉन ट्यूलैटिन (माइक्रोप्रोसेसर)-256 – 2001-10-02
  • इंटेल पेंटियम एम बनियास (माइक्रोप्रोसेसर) - 2003-03-12
  • इंटेल पेंटियम 4 नॉर्थवुड- 2002-01-07
  • इंटेल सेलेरॉन नॉर्थवुड-128 - 2002-09-18
  • इंटेल जिऑन प्रेस्टनिया और गैलैटिन - 25-02-2002
  • वीआईएसी3 - 2001
  • एएमडी एथलॉन एक्सपी थोरब्रेड, थॉर्टन और बार्टन
  • एएमडी एथलॉन एमपी थोरब्रेड - 2002-08-27
  • एएमडी एथलॉन एक्सपी-एम थोरब्रेड, बार्टन और डबलिन
  • एएमडी ड्यूरॉन ऐप्पलब्रेड - 2003-08-21
  • एएमडी के7 सेमप्रॉन थोरब्रेड-बी, थॉर्टन, और बार्टन - 2004-07-28
  • एएमडी के8 सेमप्रॉन पेरिस - 2004-07-28
  • एएमडी एथलॉन 64 क्लॉहैमर और न्यूकैसल - 23-09-2003
  • एएमडी ओपर्टन घन - 2003-06-30
  • एल्ब्रस 2000 1891बीएम4Я (1891वीएम4वायए) - 2008-04-27 [1]
  • एमसीएसटी-आर500एस 1891बीएम3 - 2008-07-27 [2]
  • चक्राकार 86एसएक्स - [3]

नैनो-मापक मोसफेटs उपयोग करने वाले वाणिज्यिक उत्पाद

See also: सूक्ष्म इलेक्ट्रॉनिक्स and सूक्ष्म सर्किट

90 एनएम चिप्स विनिर्माण प्रौद्योगिकी का उपयोग कर

Main article: 90 एनएम प्रक्रिया
  • सोनी-तोशिबा इमोशन इंजन+प्लेस्टेशन 2 विधिी विनिर्देश (प्लेस्टेशन 2) - 2003[100]
  • आईबीएम पॉवरपीसी जी5 970एफएक्स - 2004
  • एल्पिडा मेमोरी की 90 एनएम डीडीआर2 एसडीआरएएम प्रक्रिया - 2005
  • आईबीएम पॉवरपीसी जी5 970एमपी - 2005
  • आईबीएम पॉवरपीसी जी5 970जीएक्स - 2005
  • आईबीएम वाटरनोज एक्सबॉक्स 360 प्रोसेसर - 2005
  • आईबीएम-सोनी-तोशिबा सेल (माइक्रोप्रोसेसर) - 2005
  • इंटेल पेंटियम 4 प्रेस्कॉट - 2004-02
  • इंटेल सेलेरॉन डी प्रेस्कॉट-256 - 2004-05
  • इंटेल पेंटियम एम डोथन (माइक्रोप्रोसेसर) - 2004-05
  • इंटेल सेलेरॉन एम डोथन (माइक्रोप्रोसेसर) -1024 - 2004-08
  • इंटेल झियोन नोकोना, इरविंडेल, क्रैनफोर्ड, पोटोमैक, पैक्सविले - 2004-06
  • इंटेल पेंटियम डी स्मिथफ़ील्ड - 2005-05
  • एएमडी एथलॉन 64 विनचेस्टर, वेनिस, सैन डिएगो, ऑरलियन्स - 2004-10
  • एएमडी एथलॉन 64X2 मैनचेस्टर, टोलेडो, विंडसर - 2005-05
  • एएमडी सेमप्रॉन पलेर्मो और मनीला - 2004-08
  • एएमडी ट्यूरियन 64 लैंकेस्टर और रिचमंड - 2005-03
  • एएमडी ट्यूरियन 64X2 टेलर और त्रिनिदाद - 2006-05
  • एएमडी ओपर्टन वीनस, ट्रॉय और एथेंस - 2005-08
  • एएमडी डुअल-कोर ओपर्टन डेनमार्क, इटली, मिस्र, सांता एना और सांता रोजा
  • वीआईए सी7 - 2005-05
  • लूंगसन (गॉडसन) (माइक्रोप्रोसेसर विनिर्देश) 2इ एसटीएलएस2इ02 - 2007-04
  • लूंगसन (गॉडसन) 2एफ एसटीएलएस2एफ02 - 2008-07
  • एमसीएसटी-4आर - 2010-12
  • एल्ब्रस-2सी+ - 2011-11

65 एनएम निर्माण प्रौद्योगिकी का उपयोग करने वाले प्रोसेसर

Main article: 65 एनएम प्रक्रिया

45 एनएम प्रौद्योगिकी का उपयोग करने वाले प्रोसेसर

Main article: 45 एनएम प्रक्रिया

32 एनएम प्रौद्योगिकी चिप्स का उपयोग

Main article: 32 एनएम प्रक्रिया
  • तोशिबा ने 2009 में 32 एनएम प्रक्रिया के साथ वाणिज्यिक 32 जीबी नंद फ्लैश मेमोरी चिप्स का उत्पादन किया।[106]
  • जनवरी 2010 में इंटेल कोर आई3 और आई5 प्रोसेसर मोचित हुआ।[107]
  • इंटेल 6-कोर प्रोसेसर, कोडनेम गल्फटाउन (माइक्रोप्रोसेसर)[108]
  • इंटेल आई7-970, जुलाई 2010 के अंत में मोचित किया गया था, जिसकी मूल्य लगभग US$900 थी।
  • एएमडी एफएक्स श्रृंखला प्रोसेसर, कोडनेम ज़म्बेजी और एएमडी के बुलडोजर (सूक्ष्म स्थापत्य) संरचना पर आधारित, अक्टूबर 2011 में मोचित किए गए थे। विधि में 32 एनएम एसओआई प्रक्रिया, प्रति मॉड्यूल दो सीपीयू कोर, और क्वाड-से लेकर चार मॉड्यूल तक का उपयोग किया गया था। कोर रचना की निवेश लगभग US$130 से $280 आठ-कोर रचना तक है।
  • अंबरेला इंक. ने सितंबर 2011 में 1080पी60 उच्च-व्याख्या वीडियो क्षमता प्रदान करते हुए डिजिटल स्थिर कैमरों के लिए ए7एल सिस्टम- ओन- ए चिप परिपथ की उपलब्धता की घोषणा की[109]

24–28 एनएम विधि का उपयोग करने वाले चिप्स

  • एसके हाइनिक्स ने घोषणा की कि वह 64 जीबी क्षमता के साथ 26 एनएम फ्लैश चिप का उत्पादन कर सकता है, इंटेल कॉर्प और माइक्रोन प्रौद्योगिकी ने तब तक स्वयं विधि विकसित कर ली थी। यह 2010 में घोषित है।[110]
  • तोशिबा ने घोषणा की कि वह 31 अगस्त, 2010 को 24 एनएम फ्लैश मेमोरी एनएएनडी उपकरणों की नौवाहन कर रहा है।[111]
  • 2016 में एमसीएसटी का 28 एनएम प्रोसेसर एल्ब्रस-8एस क्रमिक निर्माण के लिए चला गया।[112][113]


22 एनएम प्रौद्योगिकी का उपयोग करने वाले चिप्स

Main article: 22 एनएम प्रक्रिया
  • इंटेल कोर आई7 और इंटेल कोर आई5 प्रोसेसर श्रृंखला 7 चिप-सेट के लिए इंटेल की आइवी ब्रिज (सूक्ष्म स्थापत्य) 22 एनएम प्रौद्योगिकी पर आधारित 23 अप्रैल, 2012 को विश्वभर में बिक्री के लिए गए।

20 एनएम प्रौद्योगिकी का उपयोग कर चिप्स

  • सैमसंग इलेक्ट्रॉनिक्स ने 2010 में 20 एनएम प्रक्रिया का उपयोग करते हुए 64 जीबी एनएएनडी फ्लैश मेमोरी चिप्स का बड़े मापदंड पर उत्पादन प्रारंभ किया।[114]

16 एनएम प्रौद्योगिकी का उपयोग करने वाले चिप्स

14 एनएम प्रौद्योगिकी का उपयोग कर चिप्स

Main article: 14 एनएम प्रक्रिया
  • इंटेल की ब्रॉडवेल (सूक्ष्म स्थापत्य) 14 एनएम विधि पर आधारित इंटेल कोर आई7 और इंटेल कोर आई5 प्रोसेसर जनवरी 2015 में प्रक्षेपण किए गए थे।[116]
  • एएमडी के जेन (सूक्ष्म स्थापत्य) या जेन+ संरचना पर आधारित एएमडी रीज़न प्रोसेसर और जो 14 एनएम फिनफेट विधि का उपयोग करता है।[117]

10 एनएम प्रौद्योगिकी का उपयोग कर चिप्स

Main article: 10 एनएम प्रक्रिया
  • सैमसंग ने घोषणा की कि उसने 2013 में 10 एनएम प्रक्रिया का उपयोग करके बहु स्तरीय सेल(एमएलसी) फ्लैश मेमोरी चिप्स का व्यापक उत्पादन प्रारंभ कर दिया है।।[118] 17 अक्टूबर 2016 को, सैमसंग इलेक्ट्रॉनिक्स ने 10 एनएम पर एसओसी चिप्स के बड़े मापदंड पर उत्पादन की घोषणा की।[119]
  • टीएसएमसी ने 2017 की प्रारंभिकुआत में बड़े मापदंड पर उत्पादन प्रारंभिक करने से पूर्व 2016 की प्रारंभिकुआत में 10 एनएम चिप्स का व्यावसायिक उत्पादन प्रारंभिक किया।[120]
  • सैमसंग ने अप्रैल 2017 में कंपनी के 10 एनएम प्रोसेसर का उपयोग करके गैलेक्सी एस 8 स्मार्टफोन की नौवाहन प्रारंभ की।[121]
  • एप्पल ने जून 2017 में 10 एनएम फिनफीट प्रक्रिया का उपयोग करके टीएसएमसी-निर्मित एप्पल ए10एक्स चिप्स के साथ संचालित दूसरी पीढ़ी के आईपेड प्रो टैबलेट वितरित किए।[122]

7 एनएम चिप्स प्रौद्योगिकी का उपयोग

Main article: 7 एनएम प्रक्रिया
  • टीएसएमसी ने अप्रैल 2017 में 7एनएम प्रक्रिया का उपयोग करके 256 एमबिट एसआरएएम मेमोरी चिप्स का आशंका उत्पादन प्रारंभिक किया।[123]
  • सैमसंग और टीएसएमसी ने 2018 में 7 एनएम उपकरणों का बड़े मापदंड पर उत्पादन प्रारंभिक किया।[124]
  • एप्पल ए12 और हुवेई किरिन 980 मोबाइल प्रोसेसर, दोनों को 2018 में मोचित किए गए, टीएसएमसी के माध्यम से निर्मित 7 एनएम चिप्स का उपयोग करते हैं।[125]
  • एएमडी ने नवंबर 2018 में वेगा 20 जीपीयू के साथ टीएसएमसी 7 एनएम का उपयोग करना प्रारंभिक किया,[126] जुलाई 2019 से ज़ेन 2-आधारित सीपीयू और एपीयू के साथ,[127] और दोनों के लिए प्लेस्टेशन 5 [128] और एक्सबॉक्स श्रृंखला एक्स/एस [129] कंसोल के एपीयू, दोनों को नवंबर 2020 में मोचित किया गया।

5 एनएम प्रौद्योगिकी चिप्स का उपयोग

Main article: 5 एनएम प्रक्रिया
  • सैमसंग ने 2018 के अंत में 5 एनएम चिप्स (5एलपीइ) का उत्पादन प्रारंभिक किया।[130]
  • टीएसएमसी ने अप्रैल 2019 में 5 एनएम चिप्स (सीएलएन5एफएफ) का उत्पादन प्रारंभिक किया।[131]


3 एनएम प्रौद्योगिकी चिप्स का उपयोग

Main article: 3 एनएम प्रक्रिया
  • टीएसएमसी ने 2021-2022 के समय3 एनएम उपकरणों को जारी करने की योजना की घोषणा की है।[132][133]
  • सैमसंग इलेक्ट्रॉनिक्स ने 2022 के जून में 3 एनएम गैफेट ट्रांजिस्टर का कठिन परिस्थिति उत्पादन प्रारंभ कर दिया है।[134]


यह भी देखें

संदर्भ

  1. ↑ 1.0 1.1 1.2 "Angstrom". Collins English Dictionary. Retrieved 2019-03-02.
  2. ↑ Sze, Simon M. (2002). Semiconductor Devices: Physics and Technology (PDF) (2nd ed.). Wiley. p. 4. ISBN 0-471-33372-7.
  3. ↑ Atalla, Mohamed M.; Kahng, Dawon (June 1960). "Silicon–silicon dioxide field induced surface devices". IRE-AIEE Solid State Device Research Conference. Carnegie Mellon University Press.
  4. ↑ Voinigescu, Sorin (2013). High-Frequency Integrated Circuits. Cambridge University Press. p. 164. ISBN 9780521873024.
  5. ↑ Sah, Chih-Tang; Leistiko, Otto; Grove, A. S. (May 1965). "Electron and hole mobilities in inversion layers on thermally oxidized silicon surfaces". IEEE Transactions on Electron Devices. 12 (5): 248–254. Bibcode:1965ITED...12..248L. doi:10.1109/T-ED.1965.15489.
  6. ↑ Dennard, Robert H.; Gaensslen, Fritz H.; Yu, Hwa-Nien; Kuhn, L. (December 1972). "Design of micron MOS switching devices". 1972 International Electron Devices Meeting. 1972 International Electron Devices Meeting. pp. 168–170. doi:10.1109/IEDM.1972.249198.
  7. ↑ 7.0 7.1 Hori, Ryoichi; Masuda, Hiroo; Minato, Osamu; Nishimatsu, Shigeru; Sato, Kikuji; Kubo, Masaharu (September 1975). "Short Channel MOS-IC Based on Accurate Two Dimensional Device Design". Japanese Journal of Applied Physics. 15 (S1): 193. doi:10.7567/JJAPS.15S1.193. ISSN 1347-4065.
  8. ↑ Critchlow, D. L. (2007). "Recollections on MOSFET Scaling". IEEE Solid-State Circuits Society Newsletter. 12 (1): 19–22. doi:10.1109/N-SSC.2007.4785536.
  9. ↑ "1970s: Development and evolution of microprocessors" (PDF). Semiconductor History Museum of Japan. Retrieved 27 June 2019.
  10. ↑ "NEC 751 (uCOM-4)". The Antique Chip Collector's Page. Archived from the original on 2011-05-25. Retrieved 2010-06-11.
  11. ↑ "1973: 12-bit engine-control microprocessor (Toshiba)" (PDF). Semiconductor History Museum of Japan. Retrieved 27 June 2019.
  12. ↑ Belzer, Jack; Holzman, Albert G.; Kent, Allen (1978). Encyclopedia of Computer Science and Technology: Volume 10 – Linear and Matrix Algebra to Microorganisms: Computer-Assisted Identification. CRC Press. p. 402. ISBN 9780824722609.
  13. ↑ Dennard, Robert H.; Gaensslen, F. H.; Yu, Hwa-Nien; Rideout, V. L.; Bassous, E.; LeBlanc, A. R. (October 1974). "Design of ion-implanted MOSFET's with very small physical dimensions" (PDF). IEEE Journal of Solid-State Circuits. 9 (5): 256–268. Bibcode:1974IJSSC...9..256D. CiteSeerX 10.1.1.334.2417. doi:10.1109/JSSC.1974.1050511. S2CID 283984.
  14. ↑ Kubo, Masaharu; Hori, Ryoichi; Minato, Osamu; Sato, Kikuji (February 1976). "A threshold voltage controlling circuit for short channel MOS integrated circuits". 1976 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. 1976 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. Vol. XIX. pp. 54–55. doi:10.1109/ISSCC.1976.1155515. S2CID 21048622.
  15. ↑ "Intel Microprocessor Quick Reference Guide". Intel. Retrieved 27 June 2019.
  16. ↑ Hunter, William R.; Ephrath, L. M.; Cramer, Alice; Grobman, W. D.; Osburn, C. M.; Crowder, B. L.; Luhn, H. E. (April 1979). "1 /spl mu/m MOSFET VLSI technology. V. A single-level polysilicon technology using electron-beam lithography". IEEE Journal of Solid-State Circuits. 14 (2): 275–281. doi:10.1109/JSSC.1979.1051174. S2CID 26389509.
  17. ↑ Kobayashi, Toshio; Horiguchi, Seiji; Kiuchi, K. (December 1984). "Deep-submicron MOSFET characteristics with 5 nm gate oxide". 1984 International Electron Devices Meeting: 414–417. doi:10.1109/IEDM.1984.190738. S2CID 46729489.
  18. ↑ Kobayashi, Toshio; Horiguchi, Seiji; Miyake, M.; Oda, M.; Kiuchi, K. (December 1985). "Extremely high transconductance (above 500 mS/mm) MOSFET with 2.5 nm gate oxide". 1985 International Electron Devices Meeting: 761–763. doi:10.1109/IEDM.1985.191088. S2CID 22309664.
  19. ↑ Chou, Stephen Y.; Antoniadis, Dimitri A.; Smith, Henry I. (December 1985). "Observation of electron velocity overshoot in sub-100-nm-channel MOSFET's in Silicon". IEEE Electron Device Letters. 6 (12): 665–667. Bibcode:1985IEDL....6..665C. doi:10.1109/EDL.1985.26267. S2CID 28493431.
  20. ↑ 20.0 20.1 Chou, Stephen Y.; Smith, Henry I.; Antoniadis, Dimitri A. (January 1986). "Sub‐100‐nm channel‐length transistors fabricated using x‐ray lithography". Journal of Vacuum Science & Technology B: Microelectronics Processing and Phenomena. 4 (1): 253–255. Bibcode:1986JVSTB...4..253C. doi:10.1116/1.583451. ISSN 0734-211X.
  21. ↑ Kobayashi, Toshio; Miyake, M.; Deguchi, K.; Kimizuka, M.; Horiguchi, Seiji; Kiuchi, K. (1987). "Subhalf-micrometer p-channel MOSFET's with 3.5-nm gate Oxide fabricated using X-ray lithography". IEEE Electron Device Letters. 8 (6): 266–268. Bibcode:1987IEDL....8..266M. doi:10.1109/EDL.1987.26625. S2CID 38828156.
  22. ↑ Ono, Mizuki; Saito, Masanobu; Yoshitomi, Takashi; Fiegna, Claudio; Ohguro, Tatsuya; Iwai, Hiroshi (December 1993). "Sub-50 nm gate length n-MOSFETs with 10 nm phosphorus source and drain junctions". Proceedings of IEEE International Electron Devices Meeting: 119–122. doi:10.1109/IEDM.1993.347385. ISBN 0-7803-1450-6. S2CID 114633315.
  23. ↑ Kawaura, Hisao; Sakamoto, Toshitsugu; Baba, Toshio; Ochiai, Yukinori; Fujita, Jun'ichi; Matsui, Shinji; Sone, Jun'ichi (1997). "Proposal of Pseudo Source and Drain MOSFETs for Evaluating 10-nm Gate MOSFETs". Japanese Journal of Applied Physics (in English). 36 (3S): 1569. Bibcode:1997JaJAP..36.1569K. doi:10.1143/JJAP.36.1569. ISSN 1347-4065. S2CID 250846435.
  24. ↑ Ahmed, Khaled Z.; Ibok, Effiong E.; Song, Miryeong; Yeap, Geoffrey; Xiang, Qi; Bang, David S.; Lin, Ming-Ren (1998). "Performance and reliability of sub-100 nm MOSFETs with ultra thin direct tunneling gate oxides". 1998 Symposium on VLSI Technology Digest of Technical Papers (Cat. No.98CH36216): 160–161. doi:10.1109/VLSIT.1998.689240. ISBN 0-7803-4770-6. S2CID 109823217.
  25. ↑ Ahmed, Khaled Z.; Ibok, Effiong E.; Song, Miryeong; Yeap, Geoffrey; Xiang, Qi; Bang, David S.; Lin, Ming-Ren (1998). "Sub-100 nm nMOSFETs with direct tunneling thermal, nitrous and nitric oxides". 56th Annual Device Research Conference Digest (Cat. No.98TH8373): 10–11. doi:10.1109/DRC.1998.731099. ISBN 0-7803-4995-4. S2CID 1849364.
  26. ↑ Doris, Bruce B.; Dokumaci, Omer H.; Ieong, Meikei K.; Mocuta, Anda; Zhang, Ying; Kanarsky, Thomas S.; Roy, R. A. (December 2002). "Extreme scaling with ultra-thin Si channel MOSFETs". Digest. International Electron Devices Meeting: 267–270. doi:10.1109/IEDM.2002.1175829. ISBN 0-7803-7462-2. S2CID 10151651.
  27. ↑ 27.0 27.1 27.2 Schwierz, Frank; Wong, Hei; Liou, Juin J. (2010). Nanometer CMOS (in English). Pan Stanford Publishing. p. 17. ISBN 9789814241083.
  28. ↑ "IBM claims world's smallest silicon transistor – TheINQUIRER". Theinquirer.net. 2002-12-09. Archived from the original on May 31, 2011. Retrieved 7 December 2017.{{cite web}}: CS1 maint: unfit URL (link)
  29. ↑ 29.0 29.1 Wakabayashi, Hitoshi; Yamagami, Shigeharu; Ikezawa, Nobuyuki; Ogura, Atsushi; Narihiro, Mitsuru; Arai, K.; Ochiai, Y.; Takeuchi, K.; Yamamoto, T.; Mogami, T. (December 2003). "Sub-10-nm planar-bulk-CMOS devices using lateral junction control". IEEE International Electron Devices Meeting 2003: 20.7.1–20.7.3. doi:10.1109/IEDM.2003.1269446. ISBN 0-7803-7872-5. S2CID 2100267.
  30. ↑ "1963: Complementary MOS Circuit Configuration is Invented". Computer History Museum. Retrieved 6 July 2019.
  31. ↑ Sah, Chih-Tang; Wanlass, Frank (February 1963). Nanowatt logic using field-effect metal–oxide semiconductor triodes. 1963 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. Vol. VI. pp. 32–33. doi:10.1109/ISSCC.1963.1157450.
  32. ↑ 32.0 32.1 32.2 Lojek, Bo (2007). History of Semiconductor Engineering. Springer Science & Business Media. p. 330. ISBN 9783540342588.
  33. ↑ Aitken, A.; Poulsen, R. G.; MacArthur, A. T. P.; White, J. J. (December 1976). "A fully plasma etched-ion implanted CMOS process". 1976 International Electron Devices Meeting. 1976 International Electron Devices Meeting. pp. 209–213. doi:10.1109/IEDM.1976.189021. S2CID 24526762.
  34. ↑ "1978: Double-well fast CMOS SRAM (Hitachi)" (PDF). Semiconductor History Museum of Japan. Retrieved 5 July 2019.
  35. ↑ Masuhara, Toshiaki; Minato, Osamu; Sasaki, Toshio; Sakai, Yoshio; Kubo, Masaharu; Yasui, Tokumasa (February 1978). "A high-speed, low-power Hi-CMOS 4K static RAM". 1978 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. 1978 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. Vol. XXI. pp. 110–111. doi:10.1109/ISSCC.1978.1155749. S2CID 30753823.
  36. ↑ Masuhara, Toshiaki; Minato, Osamu; Sakai, Yoshi; Sasaki, Toshio; Kubo, Masaharu; Yasui, Tokumasa (September 1978). "Short Channel Hi-CMOS Device and Circuits". ESSCIRC 78: 4th European Solid State Circuits Conference – Digest of Technical Papers: 131–132.
  37. ↑ 37.0 37.1 37.2 37.3 37.4 37.5 37.6 Gealow, Jeffrey Carl (10 August 1990). "Impact of Processing Technology on DRAM Sense Amplifier Design" (PDF). Massachusetts Institute of Technology. pp. 149–166. Retrieved 25 June 2019 – via CORE.
  38. ↑ Chwang, R. J. C.; Choi, M.; Creek, D.; Stern, S.; Pelley, P. H.; Schutz, Joseph D.; Bohr, M. T.; Warkentin, P. A.; Yu, K. (February 1983). "A 70ns high density CMOS DRAM". 1983 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. XXVI: 56–57. doi:10.1109/ISSCC.1983.1156456. S2CID 29882862.
  39. ↑ Mano, Tsuneo; Yamada, J.; Inoue, Junichi; Nakajima, S. (February 1983). "Submicron VLSI memory circuits". 1983 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. XXVI: 234–235. doi:10.1109/ISSCC.1983.1156549. S2CID 42018248.
  40. ↑ Hu, G. J.; Taur, Yuan; Dennard, Robert H.; Terman, L. M.; Ting, Chung-Yu (December 1983). "A self-aligned 1-μm CMOS technology for VLSI". 1983 International Electron Devices Meeting: 739–741. doi:10.1109/IEDM.1983.190615. S2CID 20070619.
  41. ↑ Sumi, T.; Taniguchi, Tsuneo; Kishimoto, Mikio; Hirano, Hiroshige; Kuriyama, H.; Nishimoto, T.; Oishi, H.; Tetakawa, S. (1987). "A 60ns 4Mb DRAM in a 300mil DIP". 1987 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. XXX: 282–283. doi:10.1109/ISSCC.1987.1157106. S2CID 60783996.
  42. ↑ Mano, Tsuneo; Yamada, J.; Inoue, Junichi; Nakajima, S.; Matsumura, Toshiro; Minegishi, K.; Miura, K.; Matsuda, T.; Hashimoto, C.; Namatsu, H. (1987). "Circuit technologies for 16Mb DRAMs". 1987 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. XXX: 22–23. doi:10.1109/ISSCC.1987.1157158. S2CID 60984466.
  43. ↑ Hanafi, Hussein I.; Dennard, Robert H.; Taur, Yuan; Haddad, Nadim F.; Sun, J. Y. C.; Rodriguez, M. D. (September 1987). "0.5 μm CMOS Device Design and Characterization". ESSDERC '87: 17th European Solid State Device Research Conference: 91–94.
  44. ↑ Kasai, Naoki; Endo, Nobuhiro; Kitajima, Hiroshi (December 1987). "0.25 μm CMOS technology using P+polysilicon gate PMOSFET". 1987 International Electron Devices Meeting: 367–370. doi:10.1109/IEDM.1987.191433. S2CID 9203005.
  45. ↑ Inoue, M.; Kotani, H.; Yamada, T.; Yamauchi, Hiroyuki; Fujiwara, A.; Matsushima, J.; Akamatsu, Hironori; Fukumoto, M.; Kubota, M.; Nakao, I.; Aoi (1988). "A 16mb Dram with an Open Bit-Line Architecture". 1988 IEEE International Solid-State Circuits Conference, 1988 ISSCC. Digest of Technical Papers: 246–. doi:10.1109/ISSCC.1988.663712. S2CID 62034618.
  46. ↑ Shahidi, Ghavam G.; Davari, Bijan; Taur, Yuan; Warnock, James D.; Wordeman, Matthew R.; McFarland, P. A.; Mader, S. R.; Rodriguez, M. D. (December 1990). "Fabrication of CMOS on ultrathin SOI obtained by epitaxial lateral overgrowth and chemical-mechanical polishing". International Technical Digest on Electron Devices: 587–590. doi:10.1109/IEDM.1990.237130. S2CID 114249312.
  47. ↑ 47.00 47.01 47.02 47.03 47.04 47.05 47.06 47.07 47.08 47.09 47.10 47.11 47.12 47.13 "Memory". STOL (Semiconductor Technology Online). Retrieved 25 June 2019.
  48. ↑ "0.18-micron Technology". TSMC. Retrieved 30 June 2019.
  49. ↑ "NEC test-produces world's smallest transistor". Thefreelibrary.com. Retrieved 7 December 2017.
  50. ↑ Sekigawa, Toshihiro; Hayashi, Yutaka (August 1984). "Calculated threshold-voltage characteristics of an XMOS transistor having an additional bottom gate". Solid-State Electronics. 27 (8): 827–828. Bibcode:1984SSEle..27..827S. doi:10.1016/0038-1101(84)90036-4. ISSN 0038-1101.
  51. ↑ Koike, Hanpei; Nakagawa, Tadashi; Sekigawa, Toshiro; Suzuki, E.; Tsutsumi, Toshiyuki (23 February 2003). "Primary Consideration on Compact Modeling of DG MOSFETs with Four-terminal Operation Mode" (PDF). TechConnect Briefs. 2 (2003): 330–333. S2CID 189033174. Archived from the original (PDF) on 26 September 2019.
  52. ↑ Davari, Bijan; Chang, Wen-Hsing; Wordeman, Matthew R.; Oh, C. S.; Taur, Yuan; Petrillo, Karen E.; Rodriguez, M. D. (December 1988). "A high performance 0.25 mu m CMOS technology". Technical Digest., International Electron Devices Meeting: 56–59. doi:10.1109/IEDM.1988.32749. S2CID 114078857.
  53. ↑ Davari, Bijan; Wong, C. Y.; Sun, Jack Yuan-Chen; Taur, Yuan (December 1988). "Doping of n/sup +/ and p/sup +/ polysilicon in a dual-gate CMOS process". Technical Digest., International Electron Devices Meeting: 238–241. doi:10.1109/IEDM.1988.32800. S2CID 113918637.
  54. ↑ Masuoka, Fujio; Takato, Hiroshi; Sunouchi, Kazumasa; Okabe, N.; Nitayama, Akihiro; Hieda, K.; Horiguchi, Fumio (December 1988). "High performance CMOS surrounding-gate transistor (SGT) for ultra high density LSIs". Technical Digest., International Electron Devices Meeting: 222–225. doi:10.1109/IEDM.1988.32796. S2CID 114148274.
  55. ↑ Brozek, Tomasz (2017). Micro- and Nanoelectronics: Emerging Device Challenges and Solutions. CRC Press. p. 117. ISBN 9781351831345.
  56. ↑ Ishikawa, Fumitaro; Buyanova, Irina (2017). Novel Compound Semiconductor Nanowires: Materials, Devices, and Applications. CRC Press. p. 457. ISBN 9781315340722.
  57. ↑ Colinge, J.P. (2008). FinFETs and Other Multi-Gate Transistors. Springer Science & Business Media. p. 11. ISBN 9780387717517.
  58. ↑ Hisamoto, Digh; Kaga, Toru; Kawamoto, Yoshifumi; Takeda, Eiji (December 1989). "A fully depleted lean-channel transistor (DELTA): a novel vertical ultra thin SOI MOSFET". International Technical Digest on Electron Devices Meeting: 833–836. doi:10.1109/IEDM.1989.74182. S2CID 114072236.
  59. ↑ "IEEE Andrew S. Grove Award Recipients". IEEE Andrew S. Grove Award. Institute of Electrical and Electronics Engineers. Retrieved 4 July 2019.
  60. ↑ 60.0 60.1 60.2 Tsu‐Jae King, Liu (June 11, 2012). "FinFET: History, Fundamentals and Future". University of California, Berkeley. Symposium on VLSI Technology Short Course. Archived from the original on 28 May 2016. Retrieved 9 July 2019.
  61. ↑ Hisamoto, Digh; Hu, Chenming; Liu, Tsu-Jae King; Bokor, Jeffrey; Lee, Wen-Chin; Kedzierski, Jakub; Anderson, Erik; Takeuchi, Hideki; Asano, Kazuya (December 1998). "A folded-channel MOSFET for deep-sub-tenth micron era". International Electron Devices Meeting 1998. Technical Digest (Cat. No.98CH36217): 1032–1034. doi:10.1109/IEDM.1998.746531. ISBN 0-7803-4774-9. S2CID 37774589.
  62. ↑ Hu, Chenming; Choi, Yang‐Kyu; Lindert, N.; Xuan, P.; Tang, S.; Ha, D.; Anderson, E.; Bokor, J.; Tsu-Jae King, Liu (December 2001). "Sub-20 nm CMOS FinFET technologies". International Electron Devices Meeting. Technical Digest (Cat. No.01CH37224): 19.1.1–19.1.4. doi:10.1109/IEDM.2001.979526. ISBN 0-7803-7050-3. S2CID 8908553.
  63. ↑ Ahmed, Shibly; Bell, Scott; Tabery, Cyrus; Bokor, Jeffrey; Kyser, David; Hu, Chenming; Liu, Tsu-Jae King; Yu, Bin; Chang, Leland (December 2002). "FinFET scaling to 10 nm gate length" (PDF). Digest. International Electron Devices Meeting: 251–254. CiteSeerX 10.1.1.136.3757. doi:10.1109/IEDM.2002.1175825. ISBN 0-7803-7462-2. S2CID 7106946.
  64. ↑ Lee, Hyunjin; Choi, Yang-Kyu; Yu, Lee-Eun; Ryu, Seong-Wan; Han, Jin-Woo; Jeon, K.; Jang, D.Y.; Kim, Kuk-Hwan; Lee, Ju-Hyun; et al. (June 2006), "Sub-5nm All-Around Gate FinFET for Ultimate Scaling", Symposium on VLSI Technology, 2006: 58–59, doi:10.1109/VLSIT.2006.1705215, hdl:10203/698, ISBN 978-1-4244-0005-8, S2CID 26482358
  65. ↑ "Still Room at the Bottom (nanometer transistor developed by Yang-kyu Choi from the Korea Advanced Institute of Science and Technology )", Nanoparticle News, 1 April 2006, archived from the original on 6 November 2012
  66. ↑ Weimer, Paul K. (June 1962). "The TFT A New Thin-Film Transistor". Proceedings of the IRE. 50 (6): 1462–1469. doi:10.1109/JRPROC.1962.288190. ISSN 0096-8390. S2CID 51650159.
  67. ↑ Kuo, Yue (1 January 2013). "Thin Film Transistor Technology—Past, Present, and Future" (PDF). The Electrochemical Society Interface. 22 (1): 55–61. Bibcode:2013ECSIn..22a..55K. doi:10.1149/2.F06131if. ISSN 1064-8208.
  68. ↑ Ye, Peide D.; Xuan, Yi; Wu, Yanqing; Xu, Min (2010). "Atomic-Layer Deposited High-k/III-V Metal-Oxide-Semiconductor Devices and Correlated Empirical Model". In Oktyabrsky, Serge; Ye, Peide (eds.). Fundamentals of III-V Semiconductor MOSFETs. Springer Science & Business Media. pp. 173–194. doi:10.1007/978-1-4419-1547-4_7. ISBN 978-1-4419-1547-4.
  69. ↑ Brody, T. P.; Kunig, H. E. (October 1966). "A HIGH‐GAIN InAs THIN‐FILM TRANSISTOR". Applied Physics Letters. 9 (7): 259–260. Bibcode:1966ApPhL...9..259B. doi:10.1063/1.1754740. ISSN 0003-6951.
  70. ↑ Woodall, Jerry M. (2010). Fundamentals of III-V Semiconductor MOSFETs. Springer Science & Business Media. pp. 2–3. ISBN 9781441915474.
  71. ↑ Kahng, Dawon; Sze, Simon Min (July–August 1967). "A floating gate and its application to memory devices". The Bell System Technical Journal. 46 (6): 1288–1295. Bibcode:1967ITED...14Q.629K. doi:10.1002/j.1538-7305.1967.tb01738.x.
  72. ↑ Wegener, H. A. R.; Lincoln, A. J.; Pao, H. C.; O'Connell, M. R.; Oleksiak, R. E.; Lawrence, H. (October 1967). "The variable threshold transistor, a new electrically-alterable, non-destructive read-only storage device". 1967 International Electron Devices Meeting. 13: 70. doi:10.1109/IEDM.1967.187833.
  73. ↑ Lin, Hung Chang; Iyer, Ramachandra R. (July 1968). "A Monolithic Mos-Bipolar Audio Amplifier". IEEE Transactions on Broadcast and Television Receivers. 14 (2): 80–86. doi:10.1109/TBTR1.1968.4320132.
  74. ↑ 74.0 74.1 Alvarez, Antonio R. (1990). "Introduction To BiCMOS". BiCMOS Technology and Applications. Springer Science & Business Media. pp. 1–20 (2). doi:10.1007/978-1-4757-2029-7_1. ISBN 9780792393849.
  75. ↑ Lin, Hung Chang; Iyer, Ramachandra R.; Ho, C. T. (October 1968). "Complementary MOS-bipolar structure". 1968 International Electron Devices Meeting. 1968 International Electron Devices Meeting. pp. 22–24. doi:10.1109/IEDM.1968.187949.
  76. ↑ 76.0 76.1 "Advances in Discrete Semiconductors March On". Power Electronics Technology. Informa: 52–6. September 2005. Archived (PDF) from the original on 22 March 2006. Retrieved 31 July 2019.
  77. ↑ Oxner, E. S. (1988). Fet Technology and Application. CRC Press. p. 18. ISBN 9780824780500.
  78. ↑ Tarui, Y.; Hayashi, Y.; Sekigawa, Toshihiro (September 1969). "Diffusion Self-Aligned MOST; A New Approach for High Speed Device". Proceedings of the 1st Conference on Solid State Devices. doi:10.7567/SSDM.1969.4-1. S2CID 184290914.
  79. ↑ McLintock, G. A.; Thomas, R. E. (December 1972). "Modelling of the double-diffused MOST's with self-aligned gates". 1972 International Electron Devices Meeting. 1972 International Electron Devices Meeting. pp. 24–26. doi:10.1109/IEDM.1972.249241.
  80. ↑ Bergveld, P. (January 1970). "Development of an Ion-Sensitive Solid-State Device for Neurophysiological Measurements". IEEE Transactions on Biomedical Engineering. BME-17 (1): 70–71. doi:10.1109/TBME.1970.4502688. PMID 5441220.
  81. ↑ Chris Toumazou; Pantelis Georgiou (December 2011). "40 years of ISFET technology: From neuronal sensing to DNA sequencing". Electronics Letters. doi:10.1049/el.2011.3231. Retrieved 13 May 2016.
  82. ↑ Tarui, Y.; Hayashi, Y.; Sekigawa, Toshihiro (October 1970). DSA enhancement – Depletion MOS IC. 1970 International Electron Devices Meeting. p. 110. doi:10.1109/IEDM.1970.188299.
  83. ↑ Duncan, Ben (1996). High Performance Audio Power Amplifiers. Elsevier. pp. 177–8, 406. ISBN 9780080508047.
  84. ↑ Baliga, B. Jayant (2015). The IGBT Device: Physics, Design and Applications of the Insulated Gate Bipolar Transistor. William Andrew. pp. xxviii, 5–12. ISBN 9781455731534.
  85. ↑ Higuchi, H.; Kitsukawa, Goro; Ikeda, Takahide; Nishio, Y.; Sasaki, N.; Ogiue, Katsumi (December 1984). "Performance and structures of scaled-down bipolar devices merged with CMOSFETs". 1984 International Electron Devices Meeting: 694–697. doi:10.1109/IEDM.1984.190818. S2CID 41295752.
  86. ↑ Deguchi, K.; Komatsu, Kazuhiko; Miyake, M.; Namatsu, H.; Sekimoto, M.; Hirata, K. (1985). "Step-and-Repeat X-ray/Photo Hybrid Lithography for 0.3 μm Mos Devices". 1985 Symposium on VLSI Technology. Digest of Technical Papers: 74–75.
  87. ↑ Momose, H.; Shibata, Hideki; Saitoh, S.; Miyamoto, Jun-ichi; Kanzaki, K.; Kohyama, Susumu (1985). "1.0-/spl mu/m n-Well CMOS/Bipolar Technology". IEEE Journal of Solid-State Circuits. 20 (1): 137–143. Bibcode:1985IJSSC..20..137M. doi:10.1109/JSSC.1985.1052286. S2CID 37353920.
  88. ↑ Lee, Han-Sheng; Puzio, L.C. (November 1986). "The electrical properties of subquarter-micrometer gate-length MOSFET's". IEEE Electron Device Letters. 7 (11): 612–614. Bibcode:1986IEDL....7..612H. doi:10.1109/EDL.1986.26492. S2CID 35142126.
  89. ↑ Shahidi, Ghavam G.; Antoniadis, Dimitri A.; Smith, Henry I. (December 1986). "Electron velocity overshoot at 300 K and 77 K in silicon MOSFETs with submicron channel lengths". 1986 International Electron Devices Meeting: 824–825. doi:10.1109/IEDM.1986.191325. S2CID 27558025.
  90. ↑ Davari, Bijan; Ting, Chung-Yu; Ahn, Kie Y.; Basavaiah, S.; Hu, Chao-Kun; Taur, Yuan; Wordeman, Matthew R.; Aboelfotoh, O. (May 1987). "Submicron Tungsten Gate MOSFET with 10 nm Gate Oxide". 1987 Symposium on VLSI Technology. Digest of Technical Papers: 61–62.
  91. ↑ Havemann, Robert H.; Eklund, R. E.; Tran, Hiep V.; Haken, R. A.; Scott, D. B.; Fung, P. K.; Ham, T. E.; Favreau, D. P.; Virkus, R. L. (December 1987). "An 0.8 #181;m 256K BiCMOS SRAM technology". 1987 International Electron Devices Meeting: 841–843. doi:10.1109/IEDM.1987.191564. S2CID 40375699.
  92. ↑ Kawaura, Hisao; Sakamoto, Toshitsugu; Baba, Toshio; Ochiai, Yukinori; Fujita, Jun-ichi; Matsui, Shinji; Sone, J. (1997). "Transistor operations in 30-nm-gate-length EJ-MOSFETs". 1997 55th Annual Device Research Conference Digest: 14–15. doi:10.1109/DRC.1997.612456. ISBN 0-7803-3911-8. S2CID 38105606.
  93. ↑ Kawaura, Hisao; Sakamoto, Toshitsugu; Baba, Toshio (12 June 2000). "Observation of source-to-drain direct tunneling current in 8 nm gate electrically variable shallow junction metal–oxide–semiconductor field-effect transistors". Applied Physics Letters. 76 (25): 3810–3812. Bibcode:2000ApPhL..76.3810K. doi:10.1063/1.126789. ISSN 0003-6951.
  94. ↑ Lojek, Bo (2007). सेमीकंडक्टर इंजीनियरिंग का इतिहास. Springer Science & Business Media. pp. 362–363. ISBN 9783540342588. The i1103 was manufactured on a 6-mask silicon-gate P-MOS process with 8 μm minimum features. The resulting product had a 2,400 μm, 2 memory cell size, a die size just under 10 mm2, and sold for around $21.
  95. ↑ 95.0 95.1 "इंटेल माइक्रोप्रोसेसर का इतिहास - लिस्टॉयड". Archived from the original on 2015-04-27. Retrieved 2019-07-02.
  96. ↑ 96.0 96.1 96.2 "Design case history: the Commodore 64" (PDF). IEEE Spectrum. Retrieved 1 September 2019.
  97. ↑ Mueller, S (2006-07-21). "Microprocessors from 1971 to the Present". informIT. Retrieved 2012-05-11.
  98. ↑ "Amiga Manual: Amiga 3000+ System Specification 1991". 17 July 1991.
  99. ↑ "Propeller I semiconductor process technology? Is it 350nm or 180nm?". Archived from the original on 2012-07-10. Retrieved 2012-09-10.
  100. ↑ 100.0 100.1 "प्लेस्टेशन के कोर में प्रयुक्त इमोशन इंजन और ग्राफिक्स सिंथेसाइज़र एक चिप बन जाते हैं" (PDF) (Press release). Sony. 21 April 2003. Retrieved 26 June 2019.
  101. ↑ Krewell, Kevin (21 October 2002). "Fujitsu's SPARC64 V Is Real Deal". Microprocessor Report.
  102. ↑ "ソニー、65nm対応の半導体設備を導入。3年間で2,000億円の投資". pc.watch.impress.co.jp. Archived from the original on 2016-08-13.
  103. ↑ TG Daily – AMD preps 65 nm Turion X2 processors Archived 2007-09-13 at the Wayback Machine
  104. ↑ http://focus.ti.com/pdfs/wtbu/ti_omap3family.pdf[bare URL PDF]
  105. ↑ "Panasonic ने नई पीढ़ी के UniPhier System LSI की बिक्री शुरू की". Panasonic. October 10, 2007. Retrieved 2 July 2019.
  106. ↑ "Toshiba Makes Major Advances in NAND Flash Memory with 3-bit-per-cell 32nm generation and with 4-bit-per-cell 43nm technology". Toshiba. 11 February 2009. Retrieved 21 June 2019.
  107. ↑ "Intel Debuts 32-NM Westmere Desktop Processors". InformationWeek, 7 January 2010. Retrieved 2011-12-17.
  108. ↑ Cangeloso, Sal (February 4, 2010). "Intel's 6-core 32nm processors arriving soon". Geek.com. Archived from the original on March 30, 2012. Retrieved November 11, 2011.
  109. ↑ "Ambarella A7L Enables the Next Generation of Digital Still Cameras with 1080p60 Fluid Motion Video". News release. September 26, 2011. Retrieved November 11, 2011.
  110. ↑ Article reporting Hynix 26 nm technology announcement
  111. ↑ Toshiba launches 24nm process NAND flash memory
  112. ↑ "The Russian 28-nm processor "Elbrus-8C" will go into production in 2016". Retrieved 7 September 2020.
  113. ↑ ""एल्ब्रस" पर एक और घरेलू डेटा स्टोरेज सिस्टम बनाया गया है". Retrieved 7 September 2020.
  114. ↑ "इतिहास". Samsung Electronics. Samsung. Retrieved 19 June 2019.
  115. ↑ "16/12nm Technology". TSMC. Retrieved 30 June 2019.
  116. ↑ EETimes Intel Rolls 14nm Broadwell in Vegas
  117. ↑ "एएमडी ज़ेन वास्तुकला अवलोकन". Tech4Gizmos (in British English). 2015-12-04. Retrieved 2019-05-01.
  118. ↑ "Samsung Mass Producing 128Gb 3-bit MLC NAND Flash". Tom's Hardware. 11 April 2013. Retrieved 21 June 2019.
  119. ↑ Samsung Starts Industry's First Mass Production of System-on-Chip with 10-Nanometer FinFET Technology, Oct 2016
  120. ↑ "10 एनएम प्रौद्योगिकी". TSMC. Retrieved 30 June 2019.
  121. ↑ "Latest Samsung Galaxy Smartphones | Mobile Phones".
  122. ↑ techinsights.com. "10nm रोलआउट ठीक साथ-साथ आगे बढ़ रहा है". www.techinsights.com. Archived from the original on 2017-08-03. Retrieved 2017-06-30.
  123. ↑ "7nm Technology". TSMC. Retrieved 30 June 2019.
  124. ↑ TSMC ramping up 7nm chip production Monica Chen, Hsinchu; Jessie Shen, DIGITIMES Friday 22 June 2018
  125. ↑ "Apple's A12 Bionic is the first 7-nanometer smartphone chip". Engadget (in English). Retrieved 2018-09-20.
  126. ↑ Smith, Ryan. "AMD Announces Radeon Instinct MI60 & MI50 Accelerators: Powered By 7nm Vega". www.anandtech.com. Retrieved 2021-01-09.
  127. ↑ Cutress, Ian. "AMD Ryzen 3000 Announced: Five CPUs, 12 Cores for $499, Up to 4.6 GHz, PCIe 4.0, Coming 7/7". www.anandtech.com. Retrieved 2021-01-09.
  128. ↑ Smith, Ryan. "Sony Teases Next-Gen PlayStation: Custom AMD Chip with Zen 2 CPU & Navi GPU, SSD Too". www.anandtech.com. Retrieved 2021-01-09.
  129. ↑ Howse, Brett. "Xbox at E3 2019: Xbox Project Scarlett Console Launching Holiday 2020". www.anandtech.com. Retrieved 2021-01-09.
  130. ↑ Shilov, Anton. "Samsung Completes Development of 5nm EUV Process Technology". www.anandtech.com. Retrieved 2019-05-31.
  131. ↑ TSMC and OIP Ecosystem Partners Deliver Industry's First Complete Design Infrastructure for 5nm Process Technology (press release), TSMC, 3 April 2019
  132. ↑ "TSMC Plans New Fab for 3nm". EE Times. 12 December 2016. Retrieved 26 September 2019.
  133. ↑ Armasu, Lucian (11 January 2019), "Samsung Plans Mass Production of 3nm GAAFET Chips in 2021", Tom's Hardware
  134. ↑ Smith, Ryan. "Samsung Starts 3nm Production: The Gate-All-Around (GAAFET) Era Begins". www.anandtech.com. Retrieved 2022-11-08.
Retrieved from ‘https://www.vigyanwiki.in/index.php?title=अर्धचालक_पैमाने_के_उदाहरणों_की_सूची&oldid=197881’