अर्धचालक पैमाने के उदाहरणों की सूची

From Vigyanwiki
Semiconductor
device
fabrication
4-fach-NAND-C10.JPG
MOSFET scaling
(process nodes)
Future

विभिन्न धातु-ऑक्साइड- अर्धचालक क्षेत्र-प्रभाव ट्रांजिस्टर (मोसफेट, या एमओएस ट्रांजिस्टर) अर्धचालक निर्माण प्रक्रिया नोड्स के लिए सूचीबद्ध अनेक अर्धचालक मोसफेट मापदंड के उदाहरण हैं।

मोसफेट प्रदर्शनों की समयरेखा

See also: मोसफेट, सेमीकंडक्टर यंत्र का निर्माण, and ट्रांजिस्टर घनत्व

पीएमओएस और एनएमओएस

मोसफेट (पीएमओएस और एनएमओएस) स्पष्टीकरण
डेट चैनल लेंथ ऑक्साइड थिक्कनेस[1] मोसफेट लॉजिक रिसर्चर (एस) आर्गेनाइजेशन रिफ़
जून 1960 20,000 एनएम 100 एनएम पीएमओएस मोहम्मद एम. अटाला, डॉन कहंग बेल टेलीफोन लैबोरेट्रीज [2][3]
एनएमओएस
10,000 एनएम 100 एनएम पीएमओएस मोहम्मद एम. अटाला, डॉन कहंग बेल टेलीफोन लैबोरेट्रीज [4]
एनएमओएस
मई 1965 8,000 एनएम 150 एनएम एनएमओएस चिह-तांग साह, ओटो लिस्टिको, ए़ एस ग्रोव फेयरचाइल्ड सेमीकंडक्टर [5]
5,000 एनएम 170 एनएम पीएमओएस
दिसंबर 1972 1,000 एनएम ? पीएमओएस रॉबर्ट एच डेनार्ड, फ्रिट्ज़ एच. गेन्सलेन, ह्व़ा-निएँ यू आईबीएम टी.जे. वाटसन रिसर्च सेंटर [6][7][8]
1973 7,500 एनएम ? एनएमओएस सोहिची सुजुकी एनईसी [9][10]
6,000 एनएम ? पीएमओएस ? तोशीबा [11][12]
अक्टूबर 1974 1,000 एनएम 35 एनएम एनएमओएस रॉबर्ट एच डेनार्ड, फ्रिट्ज़ एच. गेन्सलेन, ह्व़ा-निएँ यू आईबीएम टी.जे. वाटसन रिसर्च सेंटर [13]
500 एनएम
सितंबर 1975 1,500 एनएम 20 एनएम एनएमओएस रयोइची होरी, हीरू मसुदा, ओसामू मिनटों हितैची [7][14]
मार्च 1976 3,000 एनएम ? एनएमओएस ? इंटेल [15]
अप्रैल 1979 1,000 एनएम 25 एनएम एनएमओएस विलियम आर हंटर, एल एम एफ्राथ, ऐलिस क्रैमर आईबीएम टी.जे. वाटसन रिसर्च सेंटर [16]
दिसंबर 1984 100 एनएम 5 एनएम एनएमओएस तोशियो कोबायाशी, सीजी होरिगुची, के़ किउची निप्पॉन टेलीग्राफ और टेलीफोन [17]
दिसंबर 1985 150 एनएम 2.5 एनएम एनएमओएस तोशियो कोबायाशी, सीजी होरिगुची, एम मियाके, एम ओडा निप्पॉन टेलीग्राफ और टेलीफोन [18]
75 एनएम ? एनएमओएस स्टीफन वाई चाउ, हेनरी आई स्मिथ, दिमित्री ए एंटोनियाडिस एमआईटी [19]
जनवरी 1986 60 एनएम ? एनएमओएस स्टीफन वाई चाउ, हेनरी आई स्मिथ, दिमित्री ए एंटोनियाडिस एमआईटी [20]
जून 1987 200 एनएम 3.5 एनएम पीएमओएस तोशियो कोबायाशी, एम मियाके, के देगुची निप्पॉन टेलीग्राफ और टेलीफोन [21]
दिसंबर 1993 40 एनएम ? एनएमओएस मिज़ूकी ओनो, मासानोबू सेतो, ताकाशी योशितोमी तोशीबा [22]
सितंबर 1996 16 एनएम ? पीएमओएस हिसाओ कवौरा, तोशित्सुगु सकामोटो, तोशियो बाबा एनईसी [23]
जून 1998 50 एनएम 1.3 एनएम एनएमओएस खालिद जेड अहमद, एफ़िओन्ग ई. इबोक, मिर्योंग सोंग एडवांस्ड माइक्रो डिवाइस (एएमडी) [24][25]
दिसंबर 2002 6 एनएम ? पीएमओएस ब्रूस डोरिस, ओमर डोकुमाची, मीकेई इओंग आईबीएम [26][27][28]
दिसंबर 2003 3 एनएम ? पीएमओएस हितोशी वाकाबयाशी, शिगेहारू यामागामी एनईसी [29][27]
? एनएमओएस


सीएमओएस (धातु-मार्ग)

पूरक मोसफेट (सीएमओएस) स्पष्टीकरण (धातु-मार्ग)
डेट चैनल लेंथ ऑक्साइड थिक्कनेस[1] रिसर्चर (एस) आर्गेनाइजेशन रिफरेन्स
फ़रवरी 1963 ? ? चिह-तांग साह, फ्रैंक वानलास फेयरचाइल्ड सेमीकंडक्टर [30][31]
1968 20,000 एनएम 100 एनएम ? आरसीए लैबोरेट्रीज [32]
1970 10,000 एनएम 100 एनएम ? आरसीए लैबोरेट्रीज [32]
दिसंबर 1976 2,000 एनएम ? ए ऐटकेन, आर.जी. पॉलसन, ए.टी.पी. मैकआर्थर, जे.जे. वाइट मिटल सेमीकंडक्टर [33]
फ़रवरी 1978 3,000 एनएम ? तोशिआकी मासुहरा, ओसामू मिनटों, तोशियो ससाकी, योशियो सकाई हितैची सेंट्रल रिसर्च लेबोरेटरी [34][35][36]
फ़रवरी 1983 1,200 एनएम 25 एनएम आर.जे.सी. च्वांग, एम चोई, डी क्रीक, एस स्टर्न, पी.एच. पेले इंटेल [37][38]
900 एनएम 15 एनएम त्सुनेओ मानो, जे यमादा, जुनिची इनौए, एस नाकाजिमा निप्पॉन टेलीग्राफ और टेलीफोन (NTT) [37][39]
दिसंबर 1983 1,000 एनएम 22.5 एनएम जी.जे. हू, युआन टौर, रॉबर्ट एच डेनार्ड, चुंग-यू टिंग आईबीएम टी.जे. वाटसन रिसर्च सेंटर [40]
फ़रवरी 1987 800 एनएम 17 एनएम टी. सुमी, त्सुनेओ टानिगुची, मिकियो किशिमोटो, हिरोशिंगे हिरानो मातसुशिता [37][41]
700 एनएम 12 एनएम त्सुनेओ मानो, जे यमादा, जुनिची इनौए, एस नाकाजिमा निप्पॉन टेलीग्राफ और टेलीफोन (NTT) [37][42]
सितंबर 1987 500 एनएम 12.5 एनएम हुसैन आई हनफी, रॉबर्ट एच डेनार्ड, युआन टौर, नदीम एफ हद्दाद आईबीएम टी.जे. वाटसन रिसर्च सेंटर [43]
दिसंबर 1987 250 एनएम ? नयोकी कॅशे, नोबुहिरो इंडो, हिरोशी किटाजिमा एनईसी [44]
फ़रवरी 1988 400 एनएम 10 एनएम एम. इनौए, एच कोटानी, टी यमाडा, हिरोयूकी यामौची मातसुशिता [37][45]
दिसंबर 1990 100 एनएम ? घवम जी शाहिदी, बिजन दवारी, युआन टौर, जेम्स डी. वार्नॉक आईबीएम टी.जे. वाटसन रिसर्च सेंटर [46]
1993 350 एनएम ? ? सोनी [47]
1996 150 एनएम ? ? मित्सुबिशी इलेक्ट्रिक
1998 180 एनएम ? ? टीएसएमसी [48]
दिसंबर 2003 5 एनएम ? हितोशी वाकाबयाशी, शिगेहारू यामागामी, नोबुयूकी इकेज़ावा एनईसी [29][49]


बहु-मार्ग मोसफेट (एमयूज़ीऍफ़ईटी)

बहु-मार्ग मोसफेट (एमयूज़ीऍफ़ईटी) स्पष्टीकरण
डेट चैनल लेंथ मुगफेट टाइप रिसर्चर (एस) आर्गेनाइजेशन रिफरेन्स
अगस्त 1984 ? डीजीएमओएस तोशिहिरो सेकिगावा, Yutaka Hayashi इलेक्ट्रोटेक्निकल लेबोरेटरी (ईटीएल) [50]
1987 2,000 एनएम डीजीएमओएस तोशिहिरो सेकिगावा इलेक्ट्रोटेक्निकल लेबोरेटरी (ईटीएल) [51]
दिसंबर 1988 250 एनएम डीजीएमओएस बिजन डावरी, वेन-सिंग चांग, मैथ्यू आर वर्डमैन, सीएस ओह आईबीएम टी.जे. वाटसन रिसर्च सेंटर [52][53]
180 एनएम
? जीएएएफईटी फुजियो मासूका, हिरोशी ताकाटो, काज़ुमासा सुनौची, एन ओकाबी तोशीबा [54][55][56]
दिसंबर 1989 200 एनएम फिनफीट दीघ हिसामोटो, टोरु कागा, योशिफुमी कावामोटो, यीजी टाकेदा हितैची सेंट्रल रिसर्च लेबोरेटरी [57][58][59]
दिसंबर 1998 17 एनएम फिनफीट दीघ हिसामोटो, चेन्मिंग हु, त्सू-जे किंग लियू, जेफरी बोकोर यूनिवर्सिटी ऑफ कैलिफोर्निया (बर्केले) [60][61]
2001 15 एनएम फिनफीट चेन्मिंग हु, यांग-क्यू चोई, निक लिंडर्ट, त्सू-जे किंग लियू यूनिवर्सिटी ऑफ कैलिफोर्निया (बर्केले) [60][62]
दिसंबर 2002 10 एनएम फिनफीट शिबली अहमद, स्कॉट बेल, साइरस टैबरी, जेफरी बोकोर यूनिवर्सिटी ऑफ कैलिफोर्निया (बर्केले) [60][63]
जून 2006 3 एनएम जीएएएफईटी ह्युनजिन ली, यांग-क्यू चोई, ली-यून यू, सेओंग-वान रयू कैस्ट [64][65]


अन्य प्रकार के मोसफेट

मोसफेट स्पष्टीकरण (अन्य प्रकार)
डेट चैनल लेंथ
(एनएम ) 		ऑक्साइड
थिक्क्नेस
(एनएम )[1] 		मोसफेट
टाइप 		रिसर्चर (एस) आर्गेनाइजेशन रिफरेन्स
अक्टूबर 1962 ? ? टीएफटी पॉल के वीमर आरसीए लैबोरेट्रीज [66][67]
1965 ? ? जीएएएस एच बेके, आर. हॉल, जे. व्हाइट आरसीए लैबोरेट्रीज [68]
अक्टूबर 1966 100,000 100 टीएफटी टी.पी. ब्रॉडी, एच ई कुनिग वेस्टिंगहाउस इलेक्ट्रिक [69][70]
अगस्त 1967 ? ? एफजीएमओएस डॉन कहंग, साइमन मिन स्ज़े बेल टेलीफोन लैबोरेट्रीज [71]
अक्टूबर 1967 ? ? एमएनओएस एच.ए. रिचर्ड वेगेनर, ए.जे. लिंकन, एच.सी. पाओ स्पेरी कॉर्पोरेशन [72]
जुलाई 1968 ? ? बीआईएमओएस हंग-चांग लिन, रामचंद्र आर. अय्यर वेस्टिंगहाउस इलेक्ट्रिक [73][74]
अक्टूबर 1968 ? ? बीआईसीएमओएस हंग-चांग लिन, रामचंद्र आर. अय्यर, सी.टी. हो वेस्टिंगहाउस इलेक्ट्रिक [75][74]
1969 ? ? वीएमओएस ? हितैची [76][77]
सितम्बर 1969 ? ? डीएमओएस वाई तरुई, वाय हयाशी, तोशिहिरो सेकिगावा इलेक्ट्रोटेक्निकल लेबोरेटरी (ईटीएल) [78][79]
अक्टूबर 1970 ? ? आईएसएफईटी पीट बर्गवेल्ड यूनिवर्सिटी ऑफ ट्वेंटी [80][81]
अक्टूबर 1970 1000 ? डीएमओएस वाई तरुई वाय हयाशी, तोशिहिरो सेकिगावा इलेक्ट्रोटेक्निकल लेबोरेटरी (ईटीएल) [82]
1977 ? ? वीडीएमओएस जॉन लुइस मोल एचपी लैब्स [76]
? ? एलडीएमओएस ? हितैची [83]
जुलाई 1979 ? ? आईजीबीटी बंतवल जयंत बलिगा,मार्गरेट लज़ेरी जनरल इलेक्ट्रिक [84]
दिसम्बर 1984 2000 ? बीआईसीएमओएस एच हिगुची गोरो कित्सुकावा, ताकाटाइड लकेदा, वाय निशियो हितैची [85]
मई 1985 300 ? ? के देगुची , कज़ुहिको कोमात्सु, एम मियाके, एच नमत्सू निप्पॉन टेलीग्राफ और टेलीफोन [86]
फ़रवरी 1985 1000 ? बीआईसीएमओएस एच मोमोज, हिडेकी शिबाता, एस सैतोह, जून-इची मियामोटो तोशीबा [87]
नवम्बर 1986 90 8.3 ? हान-शेंग ली, एल.सी. पूजियो जनरल मोटर्स [88]
दिसम्बर 1986 60 ? ? घवम जी शाहिदी, दिमित्री ए एंटोनियाडिस, हेनरी आई स्मिथ एमआईटी [89][20]
मई 1987 ? 10 ? बिजन डावरी, चुंग-यू टिंग, की वाई आह, एस बसवैया आईबीएम टी.जे. वाटसन रिसर्च सेंटर [90]
दिसम्बर 1987 800 ? बीआईसीएमओएस रॉबर्ट एच हैवमैन, आर ई एकलुंड, हीप वी. ट्रान टैक्सास इंस्ट्रुमेंट्स [91]
जून 1997 30 ? ईजे-मोसफेट हिसाओ कवौरा, तोशित्सुगु सकामोटो, तोशियो बाबा एनईसी [92]
1998 32 ? ? ? एनईसी [27]
1999 8 ? ? ?
अप्रैल 2020 8 ? ईजे-मोसफेट हिसाओ कवौरा, तोशित्सुगु सकामोटो, तोशियो बाबा एनईसी [93]

सूक्ष्म-मापक मोसफेटका उपयोग करने वाले वाणिज्यिक उत्पाद

20 माइक्रोन निर्माण प्रक्रिया वाले उत्पाद


10 माइक्रोन निर्माण प्रक्रिया वाले उत्पाद

Main article: 10 माइक्रोन प्रक्रिया

8 माइक्रोन निर्माण प्रक्रिया वाले उत्पाद


6 माइक्रोन निर्माण प्रक्रिया वाले उत्पाद

Main article: 6 माइक्रोन प्रक्रिया


3 माइक्रोन निर्माण प्रक्रिया वाले उत्पाद

Main article: 3 माइक्रोन प्रक्रिया
  • इंटेल 8085 सीपीयू 1976 में प्रक्षेपण हुआ है।[97]
  • इंटेल 8086 सीपीयू 1978 में प्रक्षेपण हुआ है।[95]
  • इंटेल 8088 सीपीयू 1979 में प्रक्षेपण हुआ है।
  • मोटोरोला 68000 8 मेगाहर्ट्ज सीपीयू 1979 (3.5 माइक्रोन) में प्रक्षेपण किया गया है।

1.5 माइक्रोन निर्माण प्रक्रिया वाले उत्पाद

Main article: 1.5 माइक्रोन प्रक्रिया


1 माइक्रोन निर्माण प्रक्रिया वाले उत्पाद

Main article: 1 माइक्रोन प्रक्रिया

800 एनएम निर्माण प्रक्रिया वाले उत्पाद

Main article: 800 एनएम प्रक्रिया
  • 1984 में निप्पॉन टेलीग्राफ और टेलीफोन की 1 एमबी डीआरएएम मेमोरी चिप।[37]
  • एनईसी और तोशिबा ने 1986 में अपने 4 एमबी डीआरएएम मेमोरी चिप्स के लिए इस प्रक्रिया का उपयोग किया था। [47]
  • हिताची , आईबीएम, मात्सुशिता और मित्सुबिशी इलेक्ट्रिक ने 1987 में अपने 4 एमबी डीआरएएम मेमोरी चिप्स के लिए इस प्रक्रिया का उपयोग किया था।
  • 1987 में तोशिबा की 4 एमबी एप्रोम मेमोरी चिप।[47]
  • हिताची, मित्सुबिशी और तोशिबा ने 1987 में अपने 1 एमबी एसआरएएम मेमोरी चिप्स के लिए इस प्रक्रिया का उपयोग किया था।[47]
  • इंटेल 486 सीपीयू 1989 में प्रक्षेपण हुआ था।
  • माइक्रो स्पार्क 1992 में प्रक्षेपण हुआ था।
  • 1993 में 60 मेगाहर्ट्ज और 66 मेगाहर्ट्ज पर प्रथम इंटेल पी5 (सूक्ष्म स्थापत्य) पेंटियम सीपीयू प्रक्षेपण किया गया था।

600 एनएम निर्माण प्रक्रिया वाले उत्पाद

Main article: 600 एनएम प्रक्रिया
  • मित्सुबिशी इलेक्ट्रिक, तोशिबा और एनईसी ने 1989 में 600 एनएम प्रक्रिया के साथ निर्मित 16 एमबी डीआरएएम मेमोरी चिप्स की प्रारंभ किया गया है।।[47]
  • 1990 में एनइसी की 16 एमबी एप्रोम मेमोरी चिप।।[47]
  • 1991 में मित्सुबिशी की 16 एमबी फ्लैश मेमोरी चिप।।[47]
  • इंटेल 80486डीएक्स4 सीपीयू को 1994 में प्रक्षेपण हुआ था।
  • आईबीएम/मोटोरोला पॉवरपीसी 601, प्रथम पॉवरपीसी चिप का उत्पादन 0.6 माइक्रोन में किया गया था।
  • 75 मेगाहर्ट्ज, 90 मेगाहर्ट्ज और 100 मेगाहर्ट्ज पर इंटेल इंटेल पी5 सीपीयू।

350 एनएम निर्माण प्रक्रिया की विशेषता वाले उत्पाद

Main article: 350 एनएम प्रक्रिया

250 एनएम निर्माण प्रक्रिया वाले उत्पाद

Main article: 250 एनएम प्रक्रिया
  • 1993 में हिताची की 16 एमबी एसआरएएम मेमोरी चिप।[47]
  • हिताची और एनईसी ने 1993 में इस प्रक्रिया के साथ निर्मित 256 एमबी डीआरएएम मेमोरी चिप्स की प्रारंभ की, इसके बाद 1994 में मात्सुशिता, मित्सुबिशी इलेक्ट्रिक और ओकी इलेक्ट्रिक उद्योग का निर्माण किया गया था।[47]
  • 1995 में एनईसी की 1 जीबी डीआरएएम मेमोरी चिप।[47]
  • 1996 में हिताची की 128 एमबी नैंड फ्लैश मेमोरी चिप।[47]
  • डीइसी अल्फा 21264ए, जिसे 1999 में व्यावसायिक रूप से उपलब्ध कराया गया था।
  • एएमडी के6-2 चोमपर और चोमपर विस्तारित। चोमपर को 28 मई 1998 को मोचित किया गया था।
  • एएमडी के6-III शार्पटूथ ने 250 एनएम का उपयोग किया।
  • मोबाइल पेंटियम एमएमएक्स पी5 तिलमूक, अगस्त 1997 में मोचित किया गया।
  • पेंटियम II डिसच्यूट्स (माइक्रोप्रोसेसर)।
  • ड्रीमकास्ट कंसोल का हिताची एसएच-4 सीपीयू और पॉवरवीआर 2 जीपीयू 1998 में मोचित किया गया।
  • पेंटियम III कटमई (माइक्रोप्रोसेसर)।
  • आरंभिक प्लेस्टेशन 2 का मनोविकार इंजन सीपीयू।

180 एनएम निर्माण प्रौद्योगिकी का उपयोग करने वाले प्रोसेसर

Main article: 180 एनएम प्रक्रिया

130 एनएम विनिर्माण प्रौद्योगिकी का उपयोग करने वाले प्रोसेसर

Main article: 130 एनएम प्रक्रिया
  • फ़ुजीत्सु स्पार्क आरसी64 वी- 2001[101]
  • आईबीएम और निन्टेंडो (खेल घन कंसोल) के माध्यम से गेको (माइक्रोप्रोसेसर) - 2001
  • मोटोरोला पावरपीसी 7447 और 7457 - 2002
  • आईबीएम पावरपीसी जी5 970 अक्टूबर 2002 - जून 2003
  • इंटेल पेंटियम III ट्यूलैटिन (माइक्रोप्रोसेसर) और कॉपरमाइन (माइक्रोप्रोसेसर) - 2001-04
  • इंटेल सेलेरॉन ट्यूलैटिन (माइक्रोप्रोसेसर)-256 – 2001-10-02
  • इंटेल पेंटियम एम बनियास (माइक्रोप्रोसेसर) - 2003-03-12
  • इंटेल पेंटियम 4 नॉर्थवुड- 2002-01-07
  • इंटेल सेलेरॉन नॉर्थवुड-128 - 2002-09-18
  • इंटेल जिऑन प्रेस्टनिया और गैलैटिन - 25-02-2002
  • वीआईएसी3 - 2001
  • एएमडी एथलॉन एक्सपी थोरब्रेड, थॉर्टन और बार्टन
  • एएमडी एथलॉन एमपी थोरब्रेड - 2002-08-27
  • एएमडी एथलॉन एक्सपी-एम थोरब्रेड, बार्टन और डबलिन
  • एएमडी ड्यूरॉन ऐप्पलब्रेड - 2003-08-21
  • एएमडी के7 सेमप्रॉन थोरब्रेड-बी, थॉर्टन, और बार्टन - 2004-07-28
  • एएमडी के8 सेमप्रॉन पेरिस - 2004-07-28
  • एएमडी एथलॉन 64 क्लॉहैमर और न्यूकैसल - 23-09-2003
  • एएमडी ओपर्टन घन - 2003-06-30
  • एल्ब्रस 2000 1891बीएम4Я (1891वीएम4वायए) - 2008-04-27 [1]
  • एमसीएसटी-आर500एस 1891बीएम3 - 2008-07-27 [2]
  • चक्राकार 86एसएक्स - [3]

नैनो-मापक मोसफेटs उपयोग करने वाले वाणिज्यिक उत्पाद

See also: सूक्ष्म इलेक्ट्रॉनिक्स and सूक्ष्म सर्किट

90 एनएम चिप्स विनिर्माण प्रौद्योगिकी का उपयोग कर

Main article: 90 एनएम प्रक्रिया
  • सोनी-तोशिबा इमोशन इंजन+प्लेस्टेशन 2 विधिी विनिर्देश (प्लेस्टेशन 2) - 2003[100]
  • आईबीएम पॉवरपीसी जी5 970एफएक्स - 2004
  • एल्पिडा मेमोरी की 90 एनएम डीडीआर2 एसडीआरएएम प्रक्रिया - 2005
  • आईबीएम पॉवरपीसी जी5 970एमपी - 2005
  • आईबीएम पॉवरपीसी जी5 970जीएक्स - 2005
  • आईबीएम वाटरनोज एक्सबॉक्स 360 प्रोसेसर - 2005
  • आईबीएम-सोनी-तोशिबा सेल (माइक्रोप्रोसेसर) - 2005
  • इंटेल पेंटियम 4 प्रेस्कॉट - 2004-02
  • इंटेल सेलेरॉन डी प्रेस्कॉट-256 - 2004-05
  • इंटेल पेंटियम एम डोथन (माइक्रोप्रोसेसर) - 2004-05
  • इंटेल सेलेरॉन एम डोथन (माइक्रोप्रोसेसर) -1024 - 2004-08
  • इंटेल झियोन नोकोना, इरविंडेल, क्रैनफोर्ड, पोटोमैक, पैक्सविले - 2004-06
  • इंटेल पेंटियम डी स्मिथफ़ील्ड - 2005-05
  • एएमडी एथलॉन 64 विनचेस्टर, वेनिस, सैन डिएगो, ऑरलियन्स - 2004-10
  • एएमडी एथलॉन 64X2 मैनचेस्टर, टोलेडो, विंडसर - 2005-05
  • एएमडी सेमप्रॉन पलेर्मो और मनीला - 2004-08
  • एएमडी ट्यूरियन 64 लैंकेस्टर और रिचमंड - 2005-03
  • एएमडी ट्यूरियन 64X2 टेलर और त्रिनिदाद - 2006-05
  • एएमडी ओपर्टन वीनस, ट्रॉय और एथेंस - 2005-08
  • एएमडी डुअल-कोर ओपर्टन डेनमार्क, इटली, मिस्र, सांता एना और सांता रोजा
  • वीआईए सी7 - 2005-05
  • लूंगसन (गॉडसन) (माइक्रोप्रोसेसर विनिर्देश) 2इ एसटीएलएस2इ02 - 2007-04
  • लूंगसन (गॉडसन) 2एफ एसटीएलएस2एफ02 - 2008-07
  • एमसीएसटी-4आर - 2010-12
  • एल्ब्रस-2सी+ - 2011-11

65 एनएम निर्माण प्रौद्योगिकी का उपयोग करने वाले प्रोसेसर

Main article: 65 एनएम प्रक्रिया

45 एनएम प्रौद्योगिकी का उपयोग करने वाले प्रोसेसर

Main article: 45 एनएम प्रक्रिया

32 एनएम प्रौद्योगिकी चिप्स का उपयोग

Main article: 32 एनएम प्रक्रिया
  • तोशिबा ने 2009 में 32 एनएम प्रक्रिया के साथ वाणिज्यिक 32 जीबी नंद फ्लैश मेमोरी चिप्स का उत्पादन किया।[106]
  • जनवरी 2010 में इंटेल कोर आई3 और आई5 प्रोसेसर मोचित हुआ।[107]
  • इंटेल 6-कोर प्रोसेसर, कोडनेम गल्फटाउन (माइक्रोप्रोसेसर)[108]
  • इंटेल आई7-970, जुलाई 2010 के अंत में मोचित किया गया था, जिसकी मूल्य लगभग US$900 थी।
  • एएमडी एफएक्स श्रृंखला प्रोसेसर, कोडनेम ज़म्बेजी और एएमडी के बुलडोजर (सूक्ष्म स्थापत्य) संरचना पर आधारित, अक्टूबर 2011 में मोचित किए गए थे। विधि में 32 एनएम एसओआई प्रक्रिया, प्रति मॉड्यूल दो सीपीयू कोर, और क्वाड-से लेकर चार मॉड्यूल तक का उपयोग किया गया था। कोर रचना की निवेश लगभग US$130 से $280 आठ-कोर रचना तक है।
  • अंबरेला इंक. ने सितंबर 2011 में 1080पी60 उच्च-व्याख्या वीडियो क्षमता प्रदान करते हुए डिजिटल स्थिर कैमरों के लिए ए7एल सिस्टम- ओन- ए चिप परिपथ की उपलब्धता की घोषणा की[109]

24–28 एनएम विधि का उपयोग करने वाले चिप्स

  • एसके हाइनिक्स ने घोषणा की कि वह 64 जीबी क्षमता के साथ 26 एनएम फ्लैश चिप का उत्पादन कर सकता है, इंटेल कॉर्प और माइक्रोन प्रौद्योगिकी ने तब तक स्वयं विधि विकसित कर ली थी। यह 2010 में घोषित है।[110]
  • तोशिबा ने घोषणा की कि वह 31 अगस्त, 2010 को 24 एनएम फ्लैश मेमोरी एनएएनडी उपकरणों की नौवाहन कर रहा है।[111]
  • 2016 में एमसीएसटी का 28 एनएम प्रोसेसर एल्ब्रस-8एस क्रमिक निर्माण के लिए चला गया।[112][113]


22 एनएम प्रौद्योगिकी का उपयोग करने वाले चिप्स

Main article: 22 एनएम प्रक्रिया
  • इंटेल कोर आई7 और इंटेल कोर आई5 प्रोसेसर श्रृंखला 7 चिप-सेट के लिए इंटेल की आइवी ब्रिज (सूक्ष्म स्थापत्य) 22 एनएम प्रौद्योगिकी पर आधारित 23 अप्रैल, 2012 को विश्वभर में बिक्री के लिए गए।

20 एनएम प्रौद्योगिकी का उपयोग कर चिप्स

  • सैमसंग इलेक्ट्रॉनिक्स ने 2010 में 20 एनएम प्रक्रिया का उपयोग करते हुए 64 जीबी एनएएनडी फ्लैश मेमोरी चिप्स का बड़े मापदंड पर उत्पादन प्रारंभ किया।[114]

16 एनएम प्रौद्योगिकी का उपयोग करने वाले चिप्स

14 एनएम प्रौद्योगिकी का उपयोग कर चिप्स

Main article: 14 एनएम प्रक्रिया
  • इंटेल की ब्रॉडवेल (सूक्ष्म स्थापत्य) 14 एनएम विधि पर आधारित इंटेल कोर आई7 और इंटेल कोर आई5 प्रोसेसर जनवरी 2015 में प्रक्षेपण किए गए थे।[116]
  • एएमडी के जेन (सूक्ष्म स्थापत्य) या जेन+ संरचना पर आधारित एएमडी रीज़न प्रोसेसर और जो 14 एनएम फिनफेट विधि का उपयोग करता है।[117]

10 एनएम प्रौद्योगिकी का उपयोग कर चिप्स

Main article: 10 एनएम प्रक्रिया
  • सैमसंग ने घोषणा की कि उसने 2013 में 10 एनएम प्रक्रिया का उपयोग करके बहु स्तरीय सेल(एमएलसी) फ्लैश मेमोरी चिप्स का व्यापक उत्पादन प्रारंभ कर दिया है।।[118] 17 अक्टूबर 2016 को, सैमसंग इलेक्ट्रॉनिक्स ने 10 एनएम पर एसओसी चिप्स के बड़े मापदंड पर उत्पादन की घोषणा की।[119]
  • टीएसएमसी ने 2017 की प्रारंभिकुआत में बड़े मापदंड पर उत्पादन प्रारंभिक करने से पूर्व 2016 की प्रारंभिकुआत में 10 एनएम चिप्स का व्यावसायिक उत्पादन प्रारंभिक किया।[120]
  • सैमसंग ने अप्रैल 2017 में कंपनी के 10 एनएम प्रोसेसर का उपयोग करके गैलेक्सी एस 8 स्मार्टफोन की नौवाहन प्रारंभ की।[121]
  • एप्पल ने जून 2017 में 10 एनएम फिनफीट प्रक्रिया का उपयोग करके टीएसएमसी-निर्मित एप्पल ए10एक्स चिप्स के साथ संचालित दूसरी पीढ़ी के आईपेड प्रो टैबलेट वितरित किए।[122]

7 एनएम चिप्स प्रौद्योगिकी का उपयोग

Main article: 7 एनएम प्रक्रिया
  • टीएसएमसी ने अप्रैल 2017 में 7एनएम प्रक्रिया का उपयोग करके 256 एमबिट एसआरएएम मेमोरी चिप्स का आशंका उत्पादन प्रारंभिक किया।[123]
  • सैमसंग और टीएसएमसी ने 2018 में 7 एनएम उपकरणों का बड़े मापदंड पर उत्पादन प्रारंभिक किया।[124]
  • एप्पल ए12 और हुवेई किरिन 980 मोबाइल प्रोसेसर, दोनों को 2018 में मोचित किए गए, टीएसएमसी के माध्यम से निर्मित 7 एनएम चिप्स का उपयोग करते हैं।[125]
  • एएमडी ने नवंबर 2018 में वेगा 20 जीपीयू के साथ टीएसएमसी 7 एनएम का उपयोग करना प्रारंभिक किया,[126] जुलाई 2019 से ज़ेन 2-आधारित सीपीयू और एपीयू के साथ,[127] और दोनों के लिए प्लेस्टेशन 5 [128] और एक्सबॉक्स श्रृंखला एक्स/एस [129] कंसोल के एपीयू, दोनों को नवंबर 2020 में मोचित किया गया।

5 एनएम प्रौद्योगिकी चिप्स का उपयोग

Main article: 5 एनएम प्रक्रिया
  • सैमसंग ने 2018 के अंत में 5 एनएम चिप्स (5एलपीइ) का उत्पादन प्रारंभिक किया।[130]
  • टीएसएमसी ने अप्रैल 2019 में 5 एनएम चिप्स (सीएलएन5एफएफ) का उत्पादन प्रारंभिक किया।[131]


3 एनएम प्रौद्योगिकी चिप्स का उपयोग

Main article: 3 एनएम प्रक्रिया
  • टीएसएमसी ने 2021-2022 के समय3 एनएम उपकरणों को जारी करने की योजना की घोषणा की है।[132][133]
  • सैमसंग इलेक्ट्रॉनिक्स ने 2022 के जून में 3 एनएम गैफेट ट्रांजिस्टर का कठिन परिस्थिति उत्पादन प्रारंभ कर दिया है।[134]


यह भी देखें

संदर्भ

  1. ↑ 1.0 1.1 1.2 "Angstrom". Collins English Dictionary. Retrieved 2019-03-02.
  2. ↑ Sze, Simon M. (2002). Semiconductor Devices: Physics and Technology (PDF) (2nd ed.). Wiley. p. 4. ISBN 0-471-33372-7.
  3. ↑ Atalla, Mohamed M.; Kahng, Dawon (June 1960). "Silicon–silicon dioxide field induced surface devices". IRE-AIEE Solid State Device Research Conference. Carnegie Mellon University Press.
  4. ↑ Voinigescu, Sorin (2013). High-Frequency Integrated Circuits. Cambridge University Press. p. 164. ISBN 9780521873024.
  5. ↑ Sah, Chih-Tang; Leistiko, Otto; Grove, A. S. (May 1965). "Electron and hole mobilities in inversion layers on thermally oxidized silicon surfaces". IEEE Transactions on Electron Devices. 12 (5): 248–254. Bibcode:1965ITED...12..248L. doi:10.1109/T-ED.1965.15489.
  6. ↑ Dennard, Robert H.; Gaensslen, Fritz H.; Yu, Hwa-Nien; Kuhn, L. (December 1972). "Design of micron MOS switching devices". 1972 International Electron Devices Meeting. 1972 International Electron Devices Meeting. pp. 168–170. doi:10.1109/IEDM.1972.249198.
  7. ↑ 7.0 7.1 Hori, Ryoichi; Masuda, Hiroo; Minato, Osamu; Nishimatsu, Shigeru; Sato, Kikuji; Kubo, Masaharu (September 1975). "Short Channel MOS-IC Based on Accurate Two Dimensional Device Design". Japanese Journal of Applied Physics. 15 (S1): 193. doi:10.7567/JJAPS.15S1.193. ISSN 1347-4065.
  8. ↑ Critchlow, D. L. (2007). "Recollections on MOSFET Scaling". IEEE Solid-State Circuits Society Newsletter. 12 (1): 19–22. doi:10.1109/N-SSC.2007.4785536.
  9. ↑ "1970s: Development and evolution of microprocessors" (PDF). Semiconductor History Museum of Japan. Retrieved 27 June 2019.
  10. ↑ "NEC 751 (uCOM-4)". The Antique Chip Collector's Page. Archived from the original on 2011-05-25. Retrieved 2010-06-11.
  11. ↑ "1973: 12-bit engine-control microprocessor (Toshiba)" (PDF). Semiconductor History Museum of Japan. Retrieved 27 June 2019.
  12. ↑ Belzer, Jack; Holzman, Albert G.; Kent, Allen (1978). Encyclopedia of Computer Science and Technology: Volume 10 – Linear and Matrix Algebra to Microorganisms: Computer-Assisted Identification. CRC Press. p. 402. ISBN 9780824722609.
  13. ↑ Dennard, Robert H.; Gaensslen, F. H.; Yu, Hwa-Nien; Rideout, V. L.; Bassous, E.; LeBlanc, A. R. (October 1974). "Design of ion-implanted MOSFET's with very small physical dimensions" (PDF). IEEE Journal of Solid-State Circuits. 9 (5): 256–268. Bibcode:1974IJSSC...9..256D. CiteSeerX 10.1.1.334.2417. doi:10.1109/JSSC.1974.1050511. S2CID 283984.
  14. ↑ Kubo, Masaharu; Hori, Ryoichi; Minato, Osamu; Sato, Kikuji (February 1976). "A threshold voltage controlling circuit for short channel MOS integrated circuits". 1976 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. 1976 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. Vol. XIX. pp. 54–55. doi:10.1109/ISSCC.1976.1155515. S2CID 21048622.
  15. ↑ "Intel Microprocessor Quick Reference Guide". Intel. Retrieved 27 June 2019.
  16. ↑ Hunter, William R.; Ephrath, L. M.; Cramer, Alice; Grobman, W. D.; Osburn, C. M.; Crowder, B. L.; Luhn, H. E. (April 1979). "1 /spl mu/m MOSFET VLSI technology. V. A single-level polysilicon technology using electron-beam lithography". IEEE Journal of Solid-State Circuits. 14 (2): 275–281. doi:10.1109/JSSC.1979.1051174. S2CID 26389509.
  17. ↑ Kobayashi, Toshio; Horiguchi, Seiji; Kiuchi, K. (December 1984). "Deep-submicron MOSFET characteristics with 5 nm gate oxide". 1984 International Electron Devices Meeting: 414–417. doi:10.1109/IEDM.1984.190738. S2CID 46729489.
  18. ↑ Kobayashi, Toshio; Horiguchi, Seiji; Miyake, M.; Oda, M.; Kiuchi, K. (December 1985). "Extremely high transconductance (above 500 mS/mm) MOSFET with 2.5 nm gate oxide". 1985 International Electron Devices Meeting: 761–763. doi:10.1109/IEDM.1985.191088. S2CID 22309664.
  19. ↑ Chou, Stephen Y.; Antoniadis, Dimitri A.; Smith, Henry I. (December 1985). "Observation of electron velocity overshoot in sub-100-nm-channel MOSFET's in Silicon". IEEE Electron Device Letters. 6 (12): 665–667. Bibcode:1985IEDL....6..665C. doi:10.1109/EDL.1985.26267. S2CID 28493431.
  20. ↑ 20.0 20.1 Chou, Stephen Y.; Smith, Henry I.; Antoniadis, Dimitri A. (January 1986). "Sub‐100‐nm channel‐length transistors fabricated using x‐ray lithography". Journal of Vacuum Science & Technology B: Microelectronics Processing and Phenomena. 4 (1): 253–255. Bibcode:1986JVSTB...4..253C. doi:10.1116/1.583451. ISSN 0734-211X.
  21. ↑ Kobayashi, Toshio; Miyake, M.; Deguchi, K.; Kimizuka, M.; Horiguchi, Seiji; Kiuchi, K. (1987). "Subhalf-micrometer p-channel MOSFET's with 3.5-nm gate Oxide fabricated using X-ray lithography". IEEE Electron Device Letters. 8 (6): 266–268. Bibcode:1987IEDL....8..266M. doi:10.1109/EDL.1987.26625. S2CID 38828156.
  22. ↑ Ono, Mizuki; Saito, Masanobu; Yoshitomi, Takashi; Fiegna, Claudio; Ohguro, Tatsuya; Iwai, Hiroshi (December 1993). "Sub-50 nm gate length n-MOSFETs with 10 nm phosphorus source and drain junctions". Proceedings of IEEE International Electron Devices Meeting: 119–122. doi:10.1109/IEDM.1993.347385. ISBN 0-7803-1450-6. S2CID 114633315.
  23. ↑ Kawaura, Hisao; Sakamoto, Toshitsugu; Baba, Toshio; Ochiai, Yukinori; Fujita, Jun'ichi; Matsui, Shinji; Sone, Jun'ichi (1997). "Proposal of Pseudo Source and Drain MOSFETs for Evaluating 10-nm Gate MOSFETs". Japanese Journal of Applied Physics (in English). 36 (3S): 1569. Bibcode:1997JaJAP..36.1569K. doi:10.1143/JJAP.36.1569. ISSN 1347-4065. S2CID 250846435.
  24. ↑ Ahmed, Khaled Z.; Ibok, Effiong E.; Song, Miryeong; Yeap, Geoffrey; Xiang, Qi; Bang, David S.; Lin, Ming-Ren (1998). "Performance and reliability of sub-100 nm MOSFETs with ultra thin direct tunneling gate oxides". 1998 Symposium on VLSI Technology Digest of Technical Papers (Cat. No.98CH36216): 160–161. doi:10.1109/VLSIT.1998.689240. ISBN 0-7803-4770-6. S2CID 109823217.
  25. ↑ Ahmed, Khaled Z.; Ibok, Effiong E.; Song, Miryeong; Yeap, Geoffrey; Xiang, Qi; Bang, David S.; Lin, Ming-Ren (1998). "Sub-100 nm nMOSFETs with direct tunneling thermal, nitrous and nitric oxides". 56th Annual Device Research Conference Digest (Cat. No.98TH8373): 10–11. doi:10.1109/DRC.1998.731099. ISBN 0-7803-4995-4. S2CID 1849364.
  26. ↑ Doris, Bruce B.; Dokumaci, Omer H.; Ieong, Meikei K.; Mocuta, Anda; Zhang, Ying; Kanarsky, Thomas S.; Roy, R. A. (December 2002). "Extreme scaling with ultra-thin Si channel MOSFETs". Digest. International Electron Devices Meeting: 267–270. doi:10.1109/IEDM.2002.1175829. ISBN 0-7803-7462-2. S2CID 10151651.
  27. ↑ 27.0 27.1 27.2 Schwierz, Frank; Wong, Hei; Liou, Juin J. (2010). Nanometer CMOS (in English). Pan Stanford Publishing. p. 17. ISBN 9789814241083.
  28. ↑ "IBM claims world's smallest silicon transistor – TheINQUIRER". Theinquirer.net. 2002-12-09. Archived from the original on May 31, 2011. Retrieved 7 December 2017.{{cite web}}: CS1 maint: unfit URL (link)
  29. ↑ 29.0 29.1 Wakabayashi, Hitoshi; Yamagami, Shigeharu; Ikezawa, Nobuyuki; Ogura, Atsushi; Narihiro, Mitsuru; Arai, K.; Ochiai, Y.; Takeuchi, K.; Yamamoto, T.; Mogami, T. (December 2003). "Sub-10-nm planar-bulk-CMOS devices using lateral junction control". IEEE International Electron Devices Meeting 2003: 20.7.1–20.7.3. doi:10.1109/IEDM.2003.1269446. ISBN 0-7803-7872-5. S2CID 2100267.
  30. ↑ "1963: Complementary MOS Circuit Configuration is Invented". Computer History Museum. Retrieved 6 July 2019.
  31. ↑ Sah, Chih-Tang; Wanlass, Frank (February 1963). Nanowatt logic using field-effect metal–oxide semiconductor triodes. 1963 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. Vol. VI. pp. 32–33. doi:10.1109/ISSCC.1963.1157450.
  32. ↑ 32.0 32.1 32.2 Lojek, Bo (2007). History of Semiconductor Engineering. Springer Science & Business Media. p. 330. ISBN 9783540342588.
  33. ↑ Aitken, A.; Poulsen, R. G.; MacArthur, A. T. P.; White, J. J. (December 1976). "A fully plasma etched-ion implanted CMOS process". 1976 International Electron Devices Meeting. 1976 International Electron Devices Meeting. pp. 209–213. doi:10.1109/IEDM.1976.189021. S2CID 24526762.
  34. ↑ "1978: Double-well fast CMOS SRAM (Hitachi)" (PDF). Semiconductor History Museum of Japan. Retrieved 5 July 2019.
  35. ↑ Masuhara, Toshiaki; Minato, Osamu; Sasaki, Toshio; Sakai, Yoshio; Kubo, Masaharu; Yasui, Tokumasa (February 1978). "A high-speed, low-power Hi-CMOS 4K static RAM". 1978 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. 1978 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. Vol. XXI. pp. 110–111. doi:10.1109/ISSCC.1978.1155749. S2CID 30753823.
  36. ↑ Masuhara, Toshiaki; Minato, Osamu; Sakai, Yoshi; Sasaki, Toshio; Kubo, Masaharu; Yasui, Tokumasa (September 1978). "Short Channel Hi-CMOS Device and Circuits". ESSCIRC 78: 4th European Solid State Circuits Conference – Digest of Technical Papers: 131–132.
  37. ↑ 37.0 37.1 37.2 37.3 37.4 37.5 37.6 Gealow, Jeffrey Carl (10 August 1990). "Impact of Processing Technology on DRAM Sense Amplifier Design" (PDF). Massachusetts Institute of Technology. pp. 149–166. Retrieved 25 June 2019 – via CORE.
  38. ↑ Chwang, R. J. C.; Choi, M.; Creek, D.; Stern, S.; Pelley, P. H.; Schutz, Joseph D.; Bohr, M. T.; Warkentin, P. A.; Yu, K. (February 1983). "A 70ns high density CMOS DRAM". 1983 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. XXVI: 56–57. doi:10.1109/ISSCC.1983.1156456. S2CID 29882862.
  39. ↑ Mano, Tsuneo; Yamada, J.; Inoue, Junichi; Nakajima, S. (February 1983). "Submicron VLSI memory circuits". 1983 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. XXVI: 234–235. doi:10.1109/ISSCC.1983.1156549. S2CID 42018248.
  40. ↑ Hu, G. J.; Taur, Yuan; Dennard, Robert H.; Terman, L. M.; Ting, Chung-Yu (December 1983). "A self-aligned 1-μm CMOS technology for VLSI". 1983 International Electron Devices Meeting: 739–741. doi:10.1109/IEDM.1983.190615. S2CID 20070619.
  41. ↑ Sumi, T.; Taniguchi, Tsuneo; Kishimoto, Mikio; Hirano, Hiroshige; Kuriyama, H.; Nishimoto, T.; Oishi, H.; Tetakawa, S. (1987). "A 60ns 4Mb DRAM in a 300mil DIP". 1987 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. XXX: 282–283. doi:10.1109/ISSCC.1987.1157106. S2CID 60783996.
  42. ↑ Mano, Tsuneo; Yamada, J.; Inoue, Junichi; Nakajima, S.; Matsumura, Toshiro; Minegishi, K.; Miura, K.; Matsuda, T.; Hashimoto, C.; Namatsu, H. (1987). "Circuit technologies for 16Mb DRAMs". 1987 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. XXX: 22–23. doi:10.1109/ISSCC.1987.1157158. S2CID 60984466.
  43. ↑ Hanafi, Hussein I.; Dennard, Robert H.; Taur, Yuan; Haddad, Nadim F.; Sun, J. Y. C.; Rodriguez, M. D. (September 1987). "0.5 μm CMOS Device Design and Characterization". ESSDERC '87: 17th European Solid State Device Research Conference: 91–94.
  44. ↑ Kasai, Naoki; Endo, Nobuhiro; Kitajima, Hiroshi (December 1987). "0.25 μm CMOS technology using P+polysilicon gate PMOSFET". 1987 International Electron Devices Meeting: 367–370. doi:10.1109/IEDM.1987.191433. S2CID 9203005.
  45. ↑ Inoue, M.; Kotani, H.; Yamada, T.; Yamauchi, Hiroyuki; Fujiwara, A.; Matsushima, J.; Akamatsu, Hironori; Fukumoto, M.; Kubota, M.; Nakao, I.; Aoi (1988). "A 16mb Dram with an Open Bit-Line Architecture". 1988 IEEE International Solid-State Circuits Conference, 1988 ISSCC. Digest of Technical Papers: 246–. doi:10.1109/ISSCC.1988.663712. S2CID 62034618.
  46. ↑ Shahidi, Ghavam G.; Davari, Bijan; Taur, Yuan; Warnock, James D.; Wordeman, Matthew R.; McFarland, P. A.; Mader, S. R.; Rodriguez, M. D. (December 1990). "Fabrication of CMOS on ultrathin SOI obtained by epitaxial lateral overgrowth and chemical-mechanical polishing". International Technical Digest on Electron Devices: 587–590. doi:10.1109/IEDM.1990.237130. S2CID 114249312.
  47. ↑ 47.00 47.01 47.02 47.03 47.04 47.05 47.06 47.07 47.08 47.09 47.10 47.11 47.12 47.13 "Memory". STOL (Semiconductor Technology Online). Retrieved 25 June 2019.
  48. ↑ "0.18-micron Technology". TSMC. Retrieved 30 June 2019.
  49. ↑ "NEC test-produces world's smallest transistor". Thefreelibrary.com. Retrieved 7 December 2017.
  50. ↑ Sekigawa, Toshihiro; Hayashi, Yutaka (August 1984). "Calculated threshold-voltage characteristics of an XMOS transistor having an additional bottom gate". Solid-State Electronics. 27 (8): 827–828. Bibcode:1984SSEle..27..827S. doi:10.1016/0038-1101(84)90036-4. ISSN 0038-1101.
  51. ↑ Koike, Hanpei; Nakagawa, Tadashi; Sekigawa, Toshiro; Suzuki, E.; Tsutsumi, Toshiyuki (23 February 2003). "Primary Consideration on Compact Modeling of DG MOSFETs with Four-terminal Operation Mode" (PDF). TechConnect Briefs. 2 (2003): 330–333. S2CID 189033174. Archived from the original (PDF) on 26 September 2019.
  52. ↑ Davari, Bijan; Chang, Wen-Hsing; Wordeman, Matthew R.; Oh, C. S.; Taur, Yuan; Petrillo, Karen E.; Rodriguez, M. D. (December 1988). "A high performance 0.25 mu m CMOS technology". Technical Digest., International Electron Devices Meeting: 56–59. doi:10.1109/IEDM.1988.32749. S2CID 114078857.
  53. ↑ Davari, Bijan; Wong, C. Y.; Sun, Jack Yuan-Chen; Taur, Yuan (December 1988). "Doping of n/sup +/ and p/sup +/ polysilicon in a dual-gate CMOS process". Technical Digest., International Electron Devices Meeting: 238–241. doi:10.1109/IEDM.1988.32800. S2CID 113918637.
  54. ↑ Masuoka, Fujio; Takato, Hiroshi; Sunouchi, Kazumasa; Okabe, N.; Nitayama, Akihiro; Hieda, K.; Horiguchi, Fumio (December 1988). "High performance CMOS surrounding-gate transistor (SGT) for ultra high density LSIs". Technical Digest., International Electron Devices Meeting: 222–225. doi:10.1109/IEDM.1988.32796. S2CID 114148274.
  55. ↑ Brozek, Tomasz (2017). Micro- and Nanoelectronics: Emerging Device Challenges and Solutions. CRC Press. p. 117. ISBN 9781351831345.
  56. ↑ Ishikawa, Fumitaro; Buyanova, Irina (2017). Novel Compound Semiconductor Nanowires: Materials, Devices, and Applications. CRC Press. p. 457. ISBN 9781315340722.
  57. ↑ Colinge, J.P. (2008). FinFETs and Other Multi-Gate Transistors. Springer Science & Business Media. p. 11. ISBN 9780387717517.
  58. ↑ Hisamoto, Digh; Kaga, Toru; Kawamoto, Yoshifumi; Takeda, Eiji (December 1989). "A fully depleted lean-channel transistor (DELTA): a novel vertical ultra thin SOI MOSFET". International Technical Digest on Electron Devices Meeting: 833–836. doi:10.1109/IEDM.1989.74182. S2CID 114072236.
  59. ↑ "IEEE Andrew S. Grove Award Recipients". IEEE Andrew S. Grove Award. Institute of Electrical and Electronics Engineers. Retrieved 4 July 2019.
  60. ↑ 60.0 60.1 60.2 Tsu‐Jae King, Liu (June 11, 2012). "FinFET: History, Fundamentals and Future". University of California, Berkeley. Symposium on VLSI Technology Short Course. Archived from the original on 28 May 2016. Retrieved 9 July 2019.
  61. ↑ Hisamoto, Digh; Hu, Chenming; Liu, Tsu-Jae King; Bokor, Jeffrey; Lee, Wen-Chin; Kedzierski, Jakub; Anderson, Erik; Takeuchi, Hideki; Asano, Kazuya (December 1998). "A folded-channel MOSFET for deep-sub-tenth micron era". International Electron Devices Meeting 1998. Technical Digest (Cat. No.98CH36217): 1032–1034. doi:10.1109/IEDM.1998.746531. ISBN 0-7803-4774-9. S2CID 37774589.
  62. ↑ Hu, Chenming; Choi, Yang‐Kyu; Lindert, N.; Xuan, P.; Tang, S.; Ha, D.; Anderson, E.; Bokor, J.; Tsu-Jae King, Liu (December 2001). "Sub-20 nm CMOS FinFET technologies". International Electron Devices Meeting. Technical Digest (Cat. No.01CH37224): 19.1.1–19.1.4. doi:10.1109/IEDM.2001.979526. ISBN 0-7803-7050-3. S2CID 8908553.
  63. ↑ Ahmed, Shibly; Bell, Scott; Tabery, Cyrus; Bokor, Jeffrey; Kyser, David; Hu, Chenming; Liu, Tsu-Jae King; Yu, Bin; Chang, Leland (December 2002). "FinFET scaling to 10 nm gate length" (PDF). Digest. International Electron Devices Meeting: 251–254. CiteSeerX 10.1.1.136.3757. doi:10.1109/IEDM.2002.1175825. ISBN 0-7803-7462-2. S2CID 7106946.
  64. ↑ Lee, Hyunjin; Choi, Yang-Kyu; Yu, Lee-Eun; Ryu, Seong-Wan; Han, Jin-Woo; Jeon, K.; Jang, D.Y.; Kim, Kuk-Hwan; Lee, Ju-Hyun; et al. (June 2006), "Sub-5nm All-Around Gate FinFET for Ultimate Scaling", Symposium on VLSI Technology, 2006: 58–59, doi:10.1109/VLSIT.2006.1705215, hdl:10203/698, ISBN 978-1-4244-0005-8, S2CID 26482358
  65. ↑ "Still Room at the Bottom (nanometer transistor developed by Yang-kyu Choi from the Korea Advanced Institute of Science and Technology )", Nanoparticle News, 1 April 2006, archived from the original on 6 November 2012
  66. ↑ Weimer, Paul K. (June 1962). "The TFT A New Thin-Film Transistor". Proceedings of the IRE. 50 (6): 1462–1469. doi:10.1109/JRPROC.1962.288190. ISSN 0096-8390. S2CID 51650159.
  67. ↑ Kuo, Yue (1 January 2013). "Thin Film Transistor Technology—Past, Present, and Future" (PDF). The Electrochemical Society Interface. 22 (1): 55–61. Bibcode:2013ECSIn..22a..55K. doi:10.1149/2.F06131if. ISSN 1064-8208.
  68. ↑ Ye, Peide D.; Xuan, Yi; Wu, Yanqing; Xu, Min (2010). "Atomic-Layer Deposited High-k/III-V Metal-Oxide-Semiconductor Devices and Correlated Empirical Model". In Oktyabrsky, Serge; Ye, Peide (eds.). Fundamentals of III-V Semiconductor MOSFETs. Springer Science & Business Media. pp. 173–194. doi:10.1007/978-1-4419-1547-4_7. ISBN 978-1-4419-1547-4.
  69. ↑ Brody, T. P.; Kunig, H. E. (October 1966). "A HIGH‐GAIN InAs THIN‐FILM TRANSISTOR". Applied Physics Letters. 9 (7): 259–260. Bibcode:1966ApPhL...9..259B. doi:10.1063/1.1754740. ISSN 0003-6951.
  70. ↑ Woodall, Jerry M. (2010). Fundamentals of III-V Semiconductor MOSFETs. Springer Science & Business Media. pp. 2–3. ISBN 9781441915474.
  71. ↑ Kahng, Dawon; Sze, Simon Min (July–August 1967). "A floating gate and its application to memory devices". The Bell System Technical Journal. 46 (6): 1288–1295. Bibcode:1967ITED...14Q.629K. doi:10.1002/j.1538-7305.1967.tb01738.x.
  72. ↑ Wegener, H. A. R.; Lincoln, A. J.; Pao, H. C.; O'Connell, M. R.; Oleksiak, R. E.; Lawrence, H. (October 1967). "The variable threshold transistor, a new electrically-alterable, non-destructive read-only storage device". 1967 International Electron Devices Meeting. 13: 70. doi:10.1109/IEDM.1967.187833.
  73. ↑ Lin, Hung Chang; Iyer, Ramachandra R. (July 1968). "A Monolithic Mos-Bipolar Audio Amplifier". IEEE Transactions on Broadcast and Television Receivers. 14 (2): 80–86. doi:10.1109/TBTR1.1968.4320132.
  74. ↑ 74.0 74.1 Alvarez, Antonio R. (1990). "Introduction To BiCMOS". BiCMOS Technology and Applications. Springer Science & Business Media. pp. 1–20 (2). doi:10.1007/978-1-4757-2029-7_1. ISBN 9780792393849.
  75. ↑ Lin, Hung Chang; Iyer, Ramachandra R.; Ho, C. T. (October 1968). "Complementary MOS-bipolar structure". 1968 International Electron Devices Meeting. 1968 International Electron Devices Meeting. pp. 22–24. doi:10.1109/IEDM.1968.187949.
  76. ↑ 76.0 76.1 "Advances in Discrete Semiconductors March On". Power Electronics Technology. Informa: 52–6. September 2005. Archived (PDF) from the original on 22 March 2006. Retrieved 31 July 2019.
  77. ↑ Oxner, E. S. (1988). Fet Technology and Application. CRC Press. p. 18. ISBN 9780824780500.
  78. ↑ Tarui, Y.; Hayashi, Y.; Sekigawa, Toshihiro (September 1969). "Diffusion Self-Aligned MOST; A New Approach for High Speed Device". Proceedings of the 1st Conference on Solid State Devices. doi:10.7567/SSDM.1969.4-1. S2CID 184290914.
  79. ↑ McLintock, G. A.; Thomas, R. E. (December 1972). "Modelling of the double-diffused MOST's with self-aligned gates". 1972 International Electron Devices Meeting. 1972 International Electron Devices Meeting. pp. 24–26. doi:10.1109/IEDM.1972.249241.
  80. ↑ Bergveld, P. (January 1970). "Development of an Ion-Sensitive Solid-State Device for Neurophysiological Measurements". IEEE Transactions on Biomedical Engineering. BME-17 (1): 70–71. doi:10.1109/TBME.1970.4502688. PMID 5441220.
  81. ↑ Chris Toumazou; Pantelis Georgiou (December 2011). "40 years of ISFET technology: From neuronal sensing to DNA sequencing". Electronics Letters. doi:10.1049/el.2011.3231. Retrieved 13 May 2016.
  82. ↑ Tarui, Y.; Hayashi, Y.; Sekigawa, Toshihiro (October 1970). DSA enhancement – Depletion MOS IC. 1970 International Electron Devices Meeting. p. 110. doi:10.1109/IEDM.1970.188299.
  83. ↑ Duncan, Ben (1996). High Performance Audio Power Amplifiers. Elsevier. pp. 177–8, 406. ISBN 9780080508047.
  84. ↑ Baliga, B. Jayant (2015). The IGBT Device: Physics, Design and Applications of the Insulated Gate Bipolar Transistor. William Andrew. pp. xxviii, 5–12. ISBN 9781455731534.
  85. ↑ Higuchi, H.; Kitsukawa, Goro; Ikeda, Takahide; Nishio, Y.; Sasaki, N.; Ogiue, Katsumi (December 1984). "Performance and structures of scaled-down bipolar devices merged with CMOSFETs". 1984 International Electron Devices Meeting: 694–697. doi:10.1109/IEDM.1984.190818. S2CID 41295752.
  86. ↑ Deguchi, K.; Komatsu, Kazuhiko; Miyake, M.; Namatsu, H.; Sekimoto, M.; Hirata, K. (1985). "Step-and-Repeat X-ray/Photo Hybrid Lithography for 0.3 μm Mos Devices". 1985 Symposium on VLSI Technology. Digest of Technical Papers: 74–75.
  87. ↑ Momose, H.; Shibata, Hideki; Saitoh, S.; Miyamoto, Jun-ichi; Kanzaki, K.; Kohyama, Susumu (1985). "1.0-/spl mu/m n-Well CMOS/Bipolar Technology". IEEE Journal of Solid-State Circuits. 20 (1): 137–143. Bibcode:1985IJSSC..20..137M. doi:10.1109/JSSC.1985.1052286. S2CID 37353920.
  88. ↑ Lee, Han-Sheng; Puzio, L.C. (November 1986). "The electrical properties of subquarter-micrometer gate-length MOSFET's". IEEE Electron Device Letters. 7 (11): 612–614. Bibcode:1986IEDL....7..612H. doi:10.1109/EDL.1986.26492. S2CID 35142126.
  89. ↑ Shahidi, Ghavam G.; Antoniadis, Dimitri A.; Smith, Henry I. (December 1986). "Electron velocity overshoot at 300 K and 77 K in silicon MOSFETs with submicron channel lengths". 1986 International Electron Devices Meeting: 824–825. doi:10.1109/IEDM.1986.191325. S2CID 27558025.
  90. ↑ Davari, Bijan; Ting, Chung-Yu; Ahn, Kie Y.; Basavaiah, S.; Hu, Chao-Kun; Taur, Yuan; Wordeman, Matthew R.; Aboelfotoh, O. (May 1987). "Submicron Tungsten Gate MOSFET with 10 nm Gate Oxide". 1987 Symposium on VLSI Technology. Digest of Technical Papers: 61–62.
  91. ↑ Havemann, Robert H.; Eklund, R. E.; Tran, Hiep V.; Haken, R. A.; Scott, D. B.; Fung, P. K.; Ham, T. E.; Favreau, D. P.; Virkus, R. L. (December 1987). "An 0.8 #181;m 256K BiCMOS SRAM technology". 1987 International Electron Devices Meeting: 841–843. doi:10.1109/IEDM.1987.191564. S2CID 40375699.
  92. ↑ Kawaura, Hisao; Sakamoto, Toshitsugu; Baba, Toshio; Ochiai, Yukinori; Fujita, Jun-ichi; Matsui, Shinji; Sone, J. (1997). "Transistor operations in 30-nm-gate-length EJ-MOSFETs". 1997 55th Annual Device Research Conference Digest: 14–15. doi:10.1109/DRC.1997.612456. ISBN 0-7803-3911-8. S2CID 38105606.
  93. ↑ Kawaura, Hisao; Sakamoto, Toshitsugu; Baba, Toshio (12 June 2000). "Observation of source-to-drain direct tunneling current in 8 nm gate electrically variable shallow junction metal–oxide–semiconductor field-effect transistors". Applied Physics Letters. 76 (25): 3810–3812. Bibcode:2000ApPhL..76.3810K. doi:10.1063/1.126789. ISSN 0003-6951.
  94. ↑ Lojek, Bo (2007). सेमीकंडक्टर इंजीनियरिंग का इतिहास. Springer Science & Business Media. pp. 362–363. ISBN 9783540342588. The i1103 was manufactured on a 6-mask silicon-gate P-MOS process with 8 μm minimum features. The resulting product had a 2,400 μm, 2 memory cell size, a die size just under 10 mm2, and sold for around $21.
  95. ↑ 95.0 95.1 "इंटेल माइक्रोप्रोसेसर का इतिहास - लिस्टॉयड". Archived from the original on 2015-04-27. Retrieved 2019-07-02.
  96. ↑ 96.0 96.1 96.2 "Design case history: the Commodore 64" (PDF). IEEE Spectrum. Retrieved 1 September 2019.
  97. ↑ Mueller, S (2006-07-21). "Microprocessors from 1971 to the Present". informIT. Retrieved 2012-05-11.
  98. ↑ "Amiga Manual: Amiga 3000+ System Specification 1991". 17 July 1991.
  99. ↑ "Propeller I semiconductor process technology? Is it 350nm or 180nm?". Archived from the original on 2012-07-10. Retrieved 2012-09-10.
  100. ↑ 100.0 100.1 "प्लेस्टेशन के कोर में प्रयुक्त इमोशन इंजन और ग्राफिक्स सिंथेसाइज़र एक चिप बन जाते हैं" (PDF) (Press release). Sony. 21 April 2003. Retrieved 26 June 2019.
  101. ↑ Krewell, Kevin (21 October 2002). "Fujitsu's SPARC64 V Is Real Deal". Microprocessor Report.
  102. ↑ "ソニー、65nm対応の半導体設備を導入。3年間で2,000億円の投資". pc.watch.impress.co.jp. Archived from the original on 2016-08-13.
  103. ↑ TG Daily – AMD preps 65 nm Turion X2 processors Archived 2007-09-13 at the Wayback Machine
  104. ↑ http://focus.ti.com/pdfs/wtbu/ti_omap3family.pdf[bare URL PDF]
  105. ↑ "Panasonic ने नई पीढ़ी के UniPhier System LSI की बिक्री शुरू की". Panasonic. October 10, 2007. Retrieved 2 July 2019.
  106. ↑ "Toshiba Makes Major Advances in NAND Flash Memory with 3-bit-per-cell 32nm generation and with 4-bit-per-cell 43nm technology". Toshiba. 11 February 2009. Retrieved 21 June 2019.
  107. ↑ "Intel Debuts 32-NM Westmere Desktop Processors". InformationWeek, 7 January 2010. Retrieved 2011-12-17.
  108. ↑ Cangeloso, Sal (February 4, 2010). "Intel's 6-core 32nm processors arriving soon". Geek.com. Archived from the original on March 30, 2012. Retrieved November 11, 2011.
  109. ↑ "Ambarella A7L Enables the Next Generation of Digital Still Cameras with 1080p60 Fluid Motion Video". News release. September 26, 2011. Retrieved November 11, 2011.
  110. ↑ Article reporting Hynix 26 nm technology announcement
  111. ↑ Toshiba launches 24nm process NAND flash memory
  112. ↑ "The Russian 28-nm processor "Elbrus-8C" will go into production in 2016". Retrieved 7 September 2020.
  113. ↑ ""एल्ब्रस" पर एक और घरेलू डेटा स्टोरेज सिस्टम बनाया गया है". Retrieved 7 September 2020.
  114. ↑ "इतिहास". Samsung Electronics. Samsung. Retrieved 19 June 2019.
  115. ↑ "16/12nm Technology". TSMC. Retrieved 30 June 2019.
  116. ↑ EETimes Intel Rolls 14nm Broadwell in Vegas
  117. ↑ "एएमडी ज़ेन वास्तुकला अवलोकन". Tech4Gizmos (in British English). 2015-12-04. Retrieved 2019-05-01.
  118. ↑ "Samsung Mass Producing 128Gb 3-bit MLC NAND Flash". Tom's Hardware. 11 April 2013. Retrieved 21 June 2019.
  119. ↑ Samsung Starts Industry's First Mass Production of System-on-Chip with 10-Nanometer FinFET Technology, Oct 2016
  120. ↑ "10 एनएम प्रौद्योगिकी". TSMC. Retrieved 30 June 2019.
  121. ↑ "Latest Samsung Galaxy Smartphones | Mobile Phones".
  122. ↑ techinsights.com. "10nm रोलआउट ठीक साथ-साथ आगे बढ़ रहा है". www.techinsights.com. Archived from the original on 2017-08-03. Retrieved 2017-06-30.
  123. ↑ "7nm Technology". TSMC. Retrieved 30 June 2019.
  124. ↑ TSMC ramping up 7nm chip production Monica Chen, Hsinchu; Jessie Shen, DIGITIMES Friday 22 June 2018
  125. ↑ "Apple's A12 Bionic is the first 7-nanometer smartphone chip". Engadget (in English). Retrieved 2018-09-20.
  126. ↑ Smith, Ryan. "AMD Announces Radeon Instinct MI60 & MI50 Accelerators: Powered By 7nm Vega". www.anandtech.com. Retrieved 2021-01-09.
  127. ↑ Cutress, Ian. "AMD Ryzen 3000 Announced: Five CPUs, 12 Cores for $499, Up to 4.6 GHz, PCIe 4.0, Coming 7/7". www.anandtech.com. Retrieved 2021-01-09.
  128. ↑ Smith, Ryan. "Sony Teases Next-Gen PlayStation: Custom AMD Chip with Zen 2 CPU & Navi GPU, SSD Too". www.anandtech.com. Retrieved 2021-01-09.
  129. ↑ Howse, Brett. "Xbox at E3 2019: Xbox Project Scarlett Console Launching Holiday 2020". www.anandtech.com. Retrieved 2021-01-09.
  130. ↑ Shilov, Anton. "Samsung Completes Development of 5nm EUV Process Technology". www.anandtech.com. Retrieved 2019-05-31.
  131. ↑ TSMC and OIP Ecosystem Partners Deliver Industry's First Complete Design Infrastructure for 5nm Process Technology (press release), TSMC, 3 April 2019
  132. ↑ "TSMC Plans New Fab for 3nm". EE Times. 12 December 2016. Retrieved 26 September 2019.
  133. ↑ Armasu, Lucian (11 January 2019), "Samsung Plans Mass Production of 3nm GAAFET Chips in 2021", Tom's Hardware
  134. ↑ Smith, Ryan. "Samsung Starts 3nm Production: The Gate-All-Around (GAAFET) Era Begins". www.anandtech.com. Retrieved 2022-11-08.
Retrieved from ‘https://www.vigyanwiki.in/index.php?title=अर्धचालक_पैमाने_के_उदाहरणों_की_सूची&oldid=197881’