कैरी-चयन योजक: Difference between revisions

Latest revision as of 09:10, 22 August 2023

इलेक्ट्रॉनिक्स में, कैरी-सेलेक्ट एडर ऐसे एडर को प्रयुक्त करने की विशेष विधि है, जो तर्क अवयव है जो दो n-बिट संख्याओं के $(n+1)$ -बिट योग की गणना करता है। कैरी-सेलेक्ट योजक सरल किंतु तेज़ है, जिसमें गेट स्तर की गहराई $O({\sqrt {n}})$ है।

निर्माण

कैरी-सेलेक्ट एडर में समान्यत: तरंग-वाहक योजक और बहुसंकेतक होता है। कैरी-सेलेक्ट ऐडर के साथ दो n-बिट नंबरों को जोड़ना दो ऐडर्स (इसलिए दो रिपल-कैरी ऐडर्स) के साथ किया जाता है, जिससे गणना दो बार की जा सकती है, इसके पश्चात् कैरी-इन शून्य होने की धारणा के साथ और दूसरी बार यह मानते हुए यह होगा. दो परिणामों की गणना करने के बाद, सही कैरी-इन ज्ञात होने पर मल्टीप्लेक्सर के साथ सही योग, साथ ही सही कैरी-आउट का चयन किया जाता है।

प्रत्येक कैरी सेलेक्ट ब्लॉक में बिट्स की संख्या समान या परिवर्तनशील हो सकती है। समान स्थिति में, अधिकत्तम विलंब $\lfloor {\sqrt {n}}\rfloor$ के ब्लॉक आकार के लिए होता है। परिवर्तनीय होने पर, ब्लॉक आकार में अतिरिक्त इनपुट A और B से लेकर कैरी आउट तक की देरी होनी चाहिए, जो कि इसमें जाने वाली मल्टीप्लेक्सर श्रृंखला के समान है, जिससे कैरी आउट की गणना समय पर की जा सकता है। जिससे $O({\sqrt {n}})$ विलंब समान आकार से प्राप्त होता है, जहां प्रति ब्लॉक पूर्ण-योजक तत्वों की आदर्श संख्या जोड़े जाने वाले बिट्स की संख्या के वर्गमूल के समान होती है, क्योंकि इससे समान संख्या में एमयूएक्स प्राप्त होगा देरी.

मूलभूत बिल्डिंग ब्लॉक

ऊपर कैरी-सेलेक्ट एडर का मूल बिल्डिंग ब्लॉक है, जहां ब्लॉक का आकार 4 है। दो 4-बिट रिपल-कैरी एडर्स को साथ मल्टीप्लेक्स किया जाता है, जहां परिणामी कैरी और सम बिट्स को कैरी-इन द्वारा चुना जाता है। चूँकि रिपल-कैरी योजक 0 का कैरी-इन मानता है, और दूसरा 1 का कैरी-इन मानता है, वास्तविक कैरी-इन के माध्यम से किस योजक की सही धारणा थी, इसका चयन करने से वांछित परिणाम प्राप्त होता है।

समान आकार का योजक

इनमें से तीन ब्लॉकों और 4-बिट रिपल-कैरी योजक के साथ 4 के समान ब्लॉक आकार वाला 16-बिट कैरी-सेलेक्ट योजक बनाया जा सकता है। चूंकि गणना की प्रारंभ में कैरी-इन ज्ञात होता है, इसलिए पहले चार बिट्स के लिए कैरी सेलेक्ट ब्लॉक की आवश्यकता नहीं होती है। इस योजक का विलंब चार पूर्ण योजक विलंब, साथ ही तीन एमयूएक्स विलंब होगा।

परिवर्तनीय आकार योजक

वैरिएबल आकार वाला 16-बिट कैरी-सेलेक्ट योजक इसी तरह बनाया जा सकता है। यहां हम 2-2-3-4-5 के ब्लॉक आकार वाला योजक दिखाते हैं। यह ब्रेक-अप तब आदर्श होता है जब पूर्ण-योजक विलंब एमयूएक्स विलंब के समान होता है, जिसकी संभावना नहीं है। कुल विलंब दो पूर्ण योजक विलंब और चार एमयूएक्स विलंब है। हम दो कैरी चेन के माध्यम से देरी को बनाने की प्रयाश करते हैं और पिछले चरण की देरी को समान करते हैं।

नियमबद्ध योग योजक

एक नियमबद्ध योग योजक^[1] कैरी-सेलेक्ट योजक पर आधारित पुनरावर्ती संरचना है। जिसमे नियमबद्ध योग योजक में, एमयूएक्स स्तर दो n/2-बिट इनपुट के मध्य चयन करता है जो स्वयं नियमबद्ध -योग योजक के रूप में निर्मित होते हैं। जो की पेड़ के निचले स्तर में 2-बिट योजक (1 आधा योजक और 3 पूर्ण योजक) और 2 एकल-बिट मल्टीप्लेक्सर्स के जोड़े होते हैं।

नियमबद्ध योग योजक मध्यवर्ती कैरी आउटपुट के बहुत बड़े फैन-आउट से ग्रस्त है। इस प्रकार अंतिम स्तर पर फैन आउट n/2 जितना ऊंचा हो सकता है, जहां $c_{n/2-1}$ सभी मल्टीप्लेक्सर्स को $s_{n/2}$ को $s_{n-1}$ .तक ले जाता है।

अन्य योजक संरचनाओं के साथ संयोजन

एमयूएक्स इनपुट उत्पन्न करने के लिए कैरी-सेलेक्ट एडर डिज़ाइन को कैरी-लुकहेड योजक संरचना के साथ पूरक किया जा सकता है, इस प्रकार संभावित रूप से क्षेत्र को कम करते हुए समानांतर उपसर्ग एडर के रूप में और भी अधिक प्रदर्शन प्राप्त होता है।

कोग्गे-स्टोन एडर लेख में उदाहरण दिखाया गया है।

अग्रिम पठन

Savard, John J. G. (2018) [2006]. "Advanced Arithmetic Techniques". quadibloc. Archived from the original on 2018-07-03. Retrieved 2018-07-16.

संदर्भ

↑ Conditional-Sum Addition Logic. Sklansky J. IRE Transaction on Electronic Computer. 1960. p.226.

[1] Conditional-Sum Addition Logic. Sklansky J. IRE Transaction on Electronic Computer. 1960. p.226.

[1]

@@ Line 1: / Line 1: @@
-{{Sidebar arithmetic logic circuits|expand=Components|expand-components=Adder}}
+{{Sidebar arithmetic logic circuits|expand=घटक|expand-components=एडर}}
-{{refimprove|date=December 2009}}
-इलेक्ट्रॉनिक्स में, कैरी-सेलेक्ट एडर एक [[ योजक (इलेक्ट्रॉनिक्स) ]] को लागू करने का एक विशेष तरीका है, जो एक तर्क तत्व है जो गणना करता है <math>(n+1)</math>-दो का बिट योग <math>n</math>-बिट संख्या. कैरी-सेलेक्ट योजक सरल है, बल्कि तेज़ है, इसमें गेट स्तर की गहराई है <math>O(\sqrt n)</math>.
+इलेक्ट्रॉनिक्स में, '''कैरी-सेलेक्ट एडर''' ऐसे एडर को प्रयुक्त करने की विशेष विधि है, जो तर्क अवयव है जो दो n-बिट संख्याओं के <math>(n+1)
+                                                                                                                                                                                                                            </math>-बिट योग की गणना करता है। कैरी-सेलेक्ट योजक सरल किंतु तेज़ है, जिसमें गेट स्तर की गहराई <math>O(\sqrt n)</math> है।
-==निर्माण==
+==निर्माण                                                                                                                                                           ==
-कैरी-सेलेक्ट एडर में आम तौर पर [[ तरंग-वाहक योजक ]] और एक [[ बहुसंकेतक ]] होता है। कैरी-सेलेक्ट ऐडर के साथ दो एन-बिट नंबरों को जोड़ना दो ऐडर्स (इसलिए दो रिपल-कैरी ऐडर्स) के साथ किया जाता है, ताकि गणना दो बार की जा सके, एक बार कैरी-इन शून्य होने की धारणा के साथ और दूसरी बार यह मानते हुए यह एक होगा. दो परिणामों की गणना करने के बाद, सही कैरी-इन ज्ञात होने पर मल्टीप्लेक्सर के साथ सही योग, साथ ही सही कैरी-आउट का चयन किया जाता है।
+कैरी-सेलेक्ट एडर में समान्यत: [[ तरंग-वाहक योजक |तरंग-वाहक योजक]] और [[ बहुसंकेतक |बहुसंकेतक]] होता है। कैरी-सेलेक्ट ऐडर के साथ दो n-बिट नंबरों को जोड़ना दो ऐडर्स (इसलिए दो रिपल-कैरी ऐडर्स) के साथ किया जाता है, जिससे गणना दो बार की जा सकती है, इसके पश्चात् कैरी-इन शून्य होने की धारणा के साथ और दूसरी बार यह मानते हुए यह होगा. दो परिणामों की गणना करने के बाद, सही कैरी-इन ज्ञात होने पर मल्टीप्लेक्सर के साथ सही योग, साथ ही सही कैरी-आउट का चयन किया जाता है।
-प्रत्येक कैरी सेलेक्ट ब्लॉक में बिट्स की संख्या एक समान या परिवर्तनशील हो सकती है। एकसमान मामले में, ब्लॉक आकार के लिए इष्टतम विलंब होता है <math>\lfloor \sqrt n \rfloor</math>. परिवर्तनीय होने पर, ब्लॉक आकार में अतिरिक्त इनपुट ए और बी से लेकर कैरी आउट तक की देरी होनी चाहिए, जो कि इसमें जाने वाली मल्टीप्लेक्सर श्रृंखला के बराबर है, ताकि कैरी आउट की गणना समय पर की जा सके। <math>O(\sqrt n)</math> h> विलंब एक समान आकार से प्राप्त होता है, जहां प्रति ब्लॉक पूर्ण-योजक तत्वों की आदर्श संख्या जोड़े जाने वाले बिट्स की संख्या के वर्गमूल के बराबर होती है, क्योंकि इससे समान संख्या में MUX विलंब प्राप्त होंगे।
+प्रत्येक कैरी सेलेक्ट ब्लॉक में बिट्स की संख्या समान या परिवर्तनशील हो सकती है। समान स्थिति में, अधिकत्तम विलंब <math>\lfloor \sqrt n \rfloor                                            </math> के ब्लॉक आकार के लिए होता है। परिवर्तनीय होने पर, ब्लॉक आकार में अतिरिक्त इनपुट A और B से लेकर कैरी आउट तक की देरी होनी चाहिए, जो कि इसमें जाने वाली मल्टीप्लेक्सर श्रृंखला के समान है, जिससे कैरी आउट की गणना समय पर की जा सकता है। जिससे <math>O(\sqrt n)</math> विलंब समान आकार से प्राप्त होता है, जहां प्रति ब्लॉक पूर्ण-योजक तत्वों की आदर्श संख्या जोड़े जाने वाले बिट्स की संख्या के वर्गमूल के समान होती है, क्योंकि इससे समान संख्या में एमयूएक्स प्राप्त होगा देरी.
-===बुनियादी बिल्डिंग ब्लॉक===
+===मूलभूत बिल्डिंग ब्लॉक===
-[[File:Carry-select-adder-detailed-block.png|300px]]ऊपर कैरी-सेलेक्ट एडर का मूल बिल्डिंग ब्लॉक है, जहां ब्लॉक का आकार 4 है। दो 4-बिट रिपल-कैरी एडर्स को एक साथ मल्टीप्लेक्स किया जाता है, जहां परिणामी कैरी और सम बिट्स को कैरी-इन द्वारा चुना जाता है। चूँकि एक रिपल-कैरी योजक 0 का कैरी-इन मानता है, और दूसरा 1 का कैरी-इन मानता है, वास्तविक कैरी-इन के माध्यम से किस योजक की सही धारणा थी, इसका चयन करने से वांछित परिणाम प्राप्त होता है।
+ऊपर कैरी-सेलेक्ट एडर का मूल बिल्डिंग ब्लॉक है, जहां ब्लॉक का आकार 4 है। दो 4-बिट रिपल-कैरी एडर्स को साथ मल्टीप्लेक्स किया जाता है, जहां परिणामी कैरी और सम बिट्स को कैरी-इन द्वारा चुना जाता है। चूँकि रिपल-कैरी योजक 0 का कैरी-इन मानता है, और दूसरा 1 का कैरी-इन मानता है, वास्तविक कैरी-इन के माध्यम से किस योजक की सही धारणा थी, इसका चयन करने से वांछित परिणाम प्राप्त होता है।
 ===समान आकार का योजक===
-[[File:Carry-select-adder-fixed-size.png|800px]]इनमें से तीन ब्लॉकों और एक 4-बिट रिपल-कैरी योजक के साथ 4 के समान ब्लॉक आकार वाला 16-बिट कैरी-सेलेक्ट योजक बनाया जा सकता है। चूंकि गणना की शुरुआत में कैरी-इन ज्ञात होता है, इसलिए पहले चार बिट्स के लिए कैरी सेलेक्ट ब्लॉक की आवश्यकता नहीं होती है। इस योजक का विलंब चार पूर्ण योजक विलंब, साथ ही तीन MUX विलंब होगा।
+इनमें से तीन ब्लॉकों और 4-बिट रिपल-कैरी योजक के साथ 4 के समान ब्लॉक आकार वाला 16-बिट कैरी-सेलेक्ट योजक बनाया जा सकता है। चूंकि गणना की प्रारंभ में कैरी-इन ज्ञात होता है, इसलिए पहले चार बिट्स के लिए कैरी सेलेक्ट ब्लॉक की आवश्यकता नहीं होती है। इस योजक का विलंब चार पूर्ण योजक विलंब, साथ ही तीन एमयूएक्स विलंब होगा।
 ===परिवर्तनीय आकार योजक===
-[[File:Carry-select-adder-variable-size.png|800px]]वैरिएबल आकार वाला 16-बिट कैरी-सेलेक्ट योजक इसी तरह बनाया जा सकता है। यहां हम 2-2-3-4-5 के ब्लॉक आकार वाला एक योजक दिखाते हैं। यह ब्रेक-अप तब आदर्श होता है जब पूर्ण-योजक विलंब एमयूएक्स विलंब के बराबर होता है, जिसकी संभावना नहीं है। कुल विलंब दो पूर्ण योजक विलंब और चार mux विलंब है। हम दो कैरी चेन के माध्यम से देरी को बनाने की कोशिश करते हैं और पिछले चरण की देरी को बराबर करते हैं।
+वैरिएबल आकार वाला 16-बिट कैरी-सेलेक्ट योजक इसी तरह बनाया जा सकता है। यहां हम 2-2-3-4-5 के ब्लॉक आकार वाला योजक दिखाते हैं। यह ब्रेक-अप तब आदर्श होता है जब पूर्ण-योजक विलंब एमयूएक्स विलंब के समान होता है, जिसकी संभावना नहीं है। कुल विलंब दो पूर्ण योजक विलंब और चार एमयूएक्स विलंब है। हम दो कैरी चेन के माध्यम से देरी को बनाने की प्रयाश करते हैं और पिछले चरण की देरी को समान करते हैं।
-===सशर्त योग योजक===
+===नियमबद्ध योग योजक===
-एक सशर्त योग योजक<ref>[http://bwrcs.eecs.berkeley.edu/Classes/icdesign/ee241_s10/Readings/Sklansky60.pdf Conditional-Sum Addition Logic. Sklansky J. IRE Transaction on Electronic Computer. 1960. p.226.]</ref> कैरी-सेलेक्ट योजक पर आधारित एक पुनरावर्ती संरचना है। सशर्त योग योजक में, एमयूएक्स स्तर दो एन/2-बिट इनपुट के बीच चयन करता है जो स्वयं सशर्त-योग योजक के रूप में निर्मित होते हैं। पेड़ के निचले स्तर में 2-बिट योजक (1 आधा योजक और 3 पूर्ण योजक) और 2 एकल-बिट मल्टीप्लेक्सर्स के जोड़े होते हैं।
+एक नियमबद्ध योग योजक<ref>[http://bwrcs.eecs.berkeley.edu/Classes/icdesign/ee241_s10/Readings/Sklansky60.pdf Conditional-Sum Addition Logic. Sklansky J. IRE Transaction on Electronic Computer. 1960. p.226.]</ref> कैरी-सेलेक्ट योजक पर आधारित पुनरावर्ती संरचना है। जिसमे नियमबद्ध योग योजक में, एमयूएक्स स्तर दो n/2-बिट इनपुट के मध्य चयन करता है जो स्वयं नियमबद्ध -योग योजक के रूप में निर्मित होते हैं। जो की पेड़ के निचले स्तर में 2-बिट योजक (1 आधा योजक और 3 पूर्ण योजक) और 2 एकल-बिट मल्टीप्लेक्सर्स के जोड़े होते हैं।
-सशर्त योग योजक मध्यवर्ती कैरी आउटपुट के बहुत बड़े [[ प्रशंसक बाहर ]] से ग्रस्त है। अंतिम स्तर पर फैन आउट n/2 जितना ऊंचा हो सकता है <math>c_{n/2-1}</math> सभी मल्टीप्लेक्सर्स को ड्राइव करता है <math>s_{n/2}</math> को <math>s_{n-1}</math>.
+नियमबद्ध योग योजक मध्यवर्ती कैरी आउटपुट के बहुत बड़े फैन-आउट से ग्रस्त है। इस प्रकार अंतिम स्तर पर फैन आउट n/2 जितना ऊंचा हो सकता है, जहां <math>c_{n/2-1}</math> सभी मल्टीप्लेक्सर्स को <math>s_{n/2}</math> को <math>s_{n-1}</math>.तक ले जाता है।
-==अन्य योजक संरचनाओं के साथ संयोजन==
+==अन्य योजक संरचनाओं के साथ संयोजन                                                    ==
-एमयूएक्स इनपुट उत्पन्न करने के लिए कैरी-सेलेक्ट एडर डिज़ाइन को [[ कैरी-लुकहेड योजक ]] संरचना के साथ पूरक किया जा सकता है, इस प्रकार संभावित रूप से क्षेत्र को कम करते हुए समानांतर उपसर्ग एडर के रूप में और भी अधिक प्रदर्शन प्राप्त होता है।
+एमयूएक्स इनपुट उत्पन्न करने के लिए कैरी-सेलेक्ट एडर डिज़ाइन को [[ कैरी-लुकहेड योजक |कैरी-लुकहेड योजक]] संरचना के साथ पूरक किया जा सकता है, इस प्रकार संभावित रूप से क्षेत्र को कम करते हुए समानांतर उपसर्ग एडर के रूप में और भी अधिक प्रदर्शन प्राप्त होता है।
-कोग्गे-स्टोन एडर लेख में एक उदाहरण दिखाया गया है।
+कोग्गे-स्टोन एडर लेख में उदाहरण दिखाया गया है।
 ==अग्रिम पठन==
-* {{anchor|Sklansky adder}} {{cite web |title=Advanced Arithmetic Techniques |author-first=John J. G. |author-last=Savard |date=2018 |orig-year=2006 |work=quadibloc |url=http://www.quadibloc.com/comp/cp0202.htm |access-date=2018-07-16 |url-status=live |archive-url=https://web.archive.org/web/20180703001722/http://www.quadibloc.com/comp/cp0202.htm |archive-date=2018-07-03}}
+* {{cite web |title=Advanced Arithmetic Techniques |author-first=John J. G. |author-last=Savard |date=2018 |orig-year=2006 |work=quadibloc |url=http://www.quadibloc.com/comp/cp0202.htm |access-date=2018-07-16 |url-status=live |archive-url=https://web.archive.org/web/20180703001722/http://www.quadibloc.com/comp/cp0202.htm |archive-date=2018-07-03}}
-==संदर्भ==
+==संदर्भ                                                                                                                                                                                            ==
 {{reflist}}
-{{DEFAULTSORT:Carry-select adder}}[[Category: योजक (इलेक्ट्रॉनिक्स)]]
+{{DEFAULTSORT:Carry-select adder}}
+[[Category:Created On 07/08/2023|Carry-select adder]]
+[[Category:Machine Translated Page|Carry-select adder]]
-[[Category: Machine Translated Page]]
+[[Category:Pages using collapsible list without both background and text-align in titlestyle|margin:0;padding:0;text-align:center;width:100% ]]
-[[Category:Created On 07/08/2023]]
+[[Category:Pages using sidebar with the child parameter|Carry-select adder]]
+[[Category:Pages with script errors|Carry-select adder]]
+[[Category:Templates Translated in Hindi|Carry-select adder]]
+[[Category:Templates Vigyan Ready|Carry-select adder]]
+[[Category:योजक (इलेक्ट्रॉनिक्स)|Carry-select adder]]

Anonymous

Search

कैरी-चयन योजक: Difference between revisions

Namespaces

More

Page actions

Latest revision as of 09:10, 22 August 2023

Contents

निर्माण

मूलभूत बिल्डिंग ब्लॉक

समान आकार का योजक

परिवर्तनीय आकार योजक

नियमबद्ध योग योजक

अन्य योजक संरचनाओं के साथ संयोजन

अग्रिम पठन

संदर्भ

Navigation

Navigation

Wiki tools

Wiki tools

Anonymous

Search

कैरी-चयन योजक: Difference between revisions

Latest revision as of 09:10, 22 August 2023

निर्माण

मूलभूत बिल्डिंग ब्लॉक

समान आकार का योजक

परिवर्तनीय आकार योजक

नियमबद्ध योग योजक

अन्य योजक संरचनाओं के साथ संयोजन

अग्रिम पठन

संदर्भ

Navigation

Wiki tools

Page tools

Other projects

Categories