प्लानर प्रक्रिया: Difference between revisions
No edit summary |
No edit summary |
||
| Line 1: | Line 1: | ||
[[File:74LS244 F 8314 annotated sm.jpg|thumb|right|फेयरचाइल्ड चिप का एनोटेट डाई फोटो]] | [[File:74LS244 F 8314 annotated sm.jpg|thumb|right|फेयरचाइल्ड चिप का एनोटेट डाई फोटो]] | ||
{{Short description|Process used to make microchips}} | {{Short description|Process used to make microchips}} | ||
प्लेनर प्रक्रिया एक [[ अर्धचालक उपकरण निर्माण ]] है जिसका उपयोग [[सेमीकंडक्टर उद्योग|अर्धचालक]] [[सेमीकंडक्टर उद्योग|उद्योग]] में एक [[ट्रांजिस्टर]] के अलग-अलग घटकों के निर्माण के लिए किया जाता है, और बदले में, उन ट्रांजिस्टर को एक साथ जोड़ता है। यह प्राथमिक प्रक्रिया है जिसके द्वारा [[सिलिकॉन]] [[ एकीकृत परिपथ |एकीकृत परिपथ]] चिप्स बनाए जाते हैं। प्रक्रिया [[सतह निष्क्रियता]] और [[थर्मल ऑक्सीकरण]] विधियों का उपयोग करती है। | प्लेनर प्रक्रिया एक [[ अर्धचालक उपकरण निर्माण ]] है जिसका उपयोग [[सेमीकंडक्टर उद्योग|अर्धचालक]] [[सेमीकंडक्टर उद्योग|उद्योग]] में एक [[ट्रांजिस्टर]] के अलग-अलग घटकों के निर्माण के लिए किया जाता है, और बदले में, उन ट्रांजिस्टर को एक साथ जोड़ता है। यह प्राथमिक प्रक्रिया है जिसके द्वारा [[सिलिकॉन]] [[ एकीकृत परिपथ |एकीकृत परिपथ]] चिप्स बनाए जाते हैं। प्रक्रिया [[सतह निष्क्रियता]] और [[थर्मल ऑक्सीकरण|ऊष्म ऑक्सीकरण]] विधियों का उपयोग करती है। | ||
1959 में [[फेयरचाइल्ड सेमीकंडक्टर]] में प्लानर प्रक्रिया विकसित की गई थी। | 1959 में [[फेयरचाइल्ड सेमीकंडक्टर]] में प्लानर प्रक्रिया विकसित की गई थी। | ||
| Line 13: | Line 13: | ||
===विकास=== | ===विकास=== | ||
1958 की [[ इलेक्ट्रोकेमिकल सोसायटी ]] की बैठक में, [[मोहम्मद ओटाला]] ने अपने 1957 के बीटीएल मेमो के आधार पर | 1958 की [[ इलेक्ट्रोकेमिकल सोसायटी ]] की बैठक में, [[मोहम्मद ओटाला]] ने अपने 1957 के बीटीएल मेमो के आधार पर ऊष्म ऑक्सीकरण द्वारा पीएन जंक्शनों की सतह के पारित होने के बारे में एक पेपर प्रस्तुत किया।<ref name="Lojek120">{{cite book |last1=Lojek |first1=Bo |title=सेमीकंडक्टर इंजीनियरिंग का इतिहास|date=2007 |publisher=[[Springer Science & Business Media]] |isbn=9783540342588 |page=120}}</ref> स्विस इंजीनियर [[जीन होर्नी]] (गद्दार आठ में से एक) ने 1958 की उसी बैठक में भाग लिया, और अटाला की प्रस्तुति से चकित थे। अटाला के उपकरण के बारे में सोचते समय होर्नी एक सुबह प्लानर के विचार के साथ आया।<ref name="Lojek120"/>सिलिकॉन डाइऑक्साइड की सिलिकॉन सतह पर निष्क्रिय प्रभाव का लाभ उठाते हुए, होर्नी ने ट्रांजिस्टर बनाने का प्रस्ताव दिया जो सिलिकॉन डाइऑक्साइड की एक परत द्वारा संरक्षित थे।<ref name="Lojek120"/>इसने ऊष्म ऑक्साइड द्वारा अटाला सिलिकॉन ट्रांजिस्टर पैसिवेशन तकनीक का पहला सफल उत्पाद कार्यान्वयन किया।<ref>{{cite journal |last=Sah |first=Chih-Tang |author-link=Chih-Tang Sah |title=एमओएस ट्रांजिस्टर का विकास-गर्भाधान से वीएलएसआई तक|journal=[[Proceedings of the IEEE]] |date=October 1988 |volume=76 |issue=10 |pages=1280–1326 (1291) |doi=10.1109/5.16328 |url=http://www.dejazzer.com/ece723/resources/Evolution_of_the_MOS_transistor.pdf |issn=0018-9219|bibcode=1988IEEEP..76.1280S }}</ref> | ||
फेयरचाइल्ड सेमीकंडक्टर में अपने काम के दौरान जीन होर्नी ने पहली बार 1959 में प्लानर प्रक्रिया का पेटेंट कराया था।<ref>{{patent|US|3025589|Hoerni, J. A.: "Method of Manufacturing Semiconductor Devices” filed May 1, 1959}}</ref><ref>{{patent|US|3064167|Hoerni, J. A.: "Semiconductor device" filed May 15, 1960}}</ref> | फेयरचाइल्ड सेमीकंडक्टर में अपने काम के दौरान जीन होर्नी ने पहली बार 1959 में प्लानर प्रक्रिया का पेटेंट कराया था।<ref>{{patent|US|3025589|Hoerni, J. A.: "Method of Manufacturing Semiconductor Devices” filed May 1, 1959}}</ref><ref>{{patent|US|3064167|Hoerni, J. A.: "Semiconductor device" filed May 15, 1960}}</ref> | ||
| Line 19: | Line 19: | ||
धातुकरण के उपयोग के साथ (एकीकृत परिपथ में सम्मिलित होने के लिए), और पी-एन जंक्शन अलगाव ([[कर्ट लेहोवेक]] से) की अवधारणा, फेयरचाइल्ड के शोधकर्ता एक एकल सिलिकॉन क्रिस्टल स्लाइस (एक वेफर) पर परिपथ बनाने में सक्षम थे। एक [[मोनोक्रिस्टलाइन सिलिकॉन]] [[बाउल (क्रिस्टल)]]। | धातुकरण के उपयोग के साथ (एकीकृत परिपथ में सम्मिलित होने के लिए), और पी-एन जंक्शन अलगाव ([[कर्ट लेहोवेक]] से) की अवधारणा, फेयरचाइल्ड के शोधकर्ता एक एकल सिलिकॉन क्रिस्टल स्लाइस (एक वेफर) पर परिपथ बनाने में सक्षम थे। एक [[मोनोक्रिस्टलाइन सिलिकॉन]] [[बाउल (क्रिस्टल)]]। | ||
1959 में, [[ रॉबर्ट नोयस | रॉबर्ट नोयस]] ने एक एकीकृत परिपथ (आईसी) की अपनी अवधारणा के साथ होर्नी के काम पर निर्माण किया, जिसने ट्रांजिस्टर, [[संधारित्र]], या [[प्रतिरोधों]] जैसे विभिन्न घटकों को जोड़ने के लिए होर्नी की मूल संरचना के शीर्ष पर धातु की एक परत जोड़ी। सिलिकॉन का एक ही टुकड़ा। प्लानर प्रक्रिया ने एक एकीकृत परिपथ को लागू करने का एक | 1959 में, [[ रॉबर्ट नोयस |रॉबर्ट नोयस]] ने एक एकीकृत परिपथ (आईसी) की अपनी अवधारणा के साथ होर्नी के काम पर निर्माण किया, जिसने ट्रांजिस्टर, [[संधारित्र]], या [[प्रतिरोधों]] जैसे विभिन्न घटकों को जोड़ने के लिए होर्नी की मूल संरचना के शीर्ष पर धातु की एक परत जोड़ी। सिलिकॉन का एक ही टुकड़ा। प्लानर प्रक्रिया ने एक एकीकृत परिपथ को लागू करने का एक प्रबल तरीका प्रदान किया जो कि एकीकृत परिपथ की पिछली अवधारणाओं से बेहतर था।<ref name="Bassett46">{{cite book|last1=Bassett|first1=Ross Knox|url=https://books.google.com/books?id=UUbB3d2UnaAC&pg=PA46|title=To the Digital Age: Research Labs, Start-up Companies, and the Rise of MOS Technology|date=2007|publisher=[[Johns Hopkins University Press]]|isbn=9780801886393|page=46}}</ref> नॉयस का आविष्कार पहली मोनोलिथिक आईसी चिप थी।<ref>{{cite web |title=1959: Practical Monolithic Integrated Circuit Concept Patented |url=https://www.computerhistory.org/siliconengine/practical-monolithic-integrated-circuit-concept-patented/ |website=[[Computer History Museum]] |accessdate=13 August 2019}}</ref><ref>{{cite web |title=एकीकृत सर्किट|url=https://www.hq.nasa.gov/alsj/ic-pg3.html |website=[[NASA]] |accessdate=13 August 2019}}</ref> | ||
प्लानर प्रक्रिया के | प्लानर प्रक्रिया के प्रारंभिक संस्करणों में पारा वाष्प लैंप से निकट-पराबैंगनी प्रकाश का उपयोग करके एक [[फोटोलिथोग्राफी]] प्रक्रिया का उपयोग किया गया था। 2011 तक, छोटी विशेषताएं सामान्यतः 193 nm "गहरी<nowiki>''</nowiki> UV लिथोग्राफी के साथ बनाई जाती हैं।<ref> | ||
2011 तक, छोटी विशेषताएं | |||
Shannon Hill. [https://www.nist.gov/pml/div685/extreme-uv-lithography.cfm "UV Lithography: Taking Extreme Measures"]. National Institute of Standards and Technology (NIST).</ref> 2022 तक, [[एएसएमएल होल्डिंग]] एनएक्सई प्लेटफॉर्म 13.5 एनएम ईयूवी प्रकाश का उपयोग करता है, जो टिन-आधारित प्लाज्मा स्रोत द्वारा उत्पन्न होता है। | Shannon Hill. [https://www.nist.gov/pml/div685/extreme-uv-lithography.cfm "UV Lithography: Taking Extreme Measures"]. National Institute of Standards and Technology (NIST).</ref> 2022 तक, [[एएसएमएल होल्डिंग]] एनएक्सई प्लेटफॉर्म 13.5 एनएम ईयूवी प्रकाश का उपयोग करता है, जो टिन-आधारित प्लाज्मा स्रोत द्वारा उत्पन्न होता है। | ||
Revision as of 09:44, 27 May 2023
प्लेनर प्रक्रिया एक अर्धचालक उपकरण निर्माण है जिसका उपयोग अर्धचालक उद्योग में एक ट्रांजिस्टर के अलग-अलग घटकों के निर्माण के लिए किया जाता है, और बदले में, उन ट्रांजिस्टर को एक साथ जोड़ता है। यह प्राथमिक प्रक्रिया है जिसके द्वारा सिलिकॉन एकीकृत परिपथ चिप्स बनाए जाते हैं। प्रक्रिया सतह निष्क्रियता और ऊष्म ऑक्सीकरण विधियों का उपयोग करती है।
1959 में फेयरचाइल्ड सेमीकंडक्टर में प्लानर प्रक्रिया विकसित की गई थी।
सिंहावलोकन
मुख्य अवधारणा अपने द्वि-आयामी प्रक्षेपण (एक विमान) में एक परिपथ को देखने के लिए है, इस प्रकार फोटोग्राफिक प्रसंस्करण अवधारणाओं जैसे फिल्म नकारात्मक के उपयोग को प्रकाश के संपर्क में आने वाले रसायनों के प्रक्षेपण को छिपाने की अनुमति देता है। यह सिलिकॉन ऑक्साइड (इन्सुलेटर्स) या डॉप्ड क्षेत्रों (कंडक्टर) बनाने के लिए एक सब्सट्रेट (सिलिकॉन) पर एक्सपोजर की एक श्रृंखला के उपयोग की अनुमति देता है। धातुकरण के उपयोग के साथ, और p-n जंक्शन अलगाव और सतह निष्क्रियता की अवधारणाओं के साथ, एक मोनोक्रिस्टलाइन सिलिकॉन बाउल से एक एकल सिलिकॉन क्रिस्टल स्लाइस (एक वेफर) पर परिपथ बनाना संभव है।
इस प्रक्रिया में सिलिकॉन डाइऑक्साइड की बुनियादी प्रक्रियाएं सम्मिलित हैं (SiO2) ऑक्सीकरण, SiO2 नक़्क़ाशी और गर्मी प्रसार। अंतिम चरणों में ऑक्सीकरण के साथ पूरे वेफर पर SiO2 का परत सम्मिलित है, ट्रांजिस्टर के संपर्क के माध्यम से नक़्क़ाशी करना, और ऑक्साइड के ऊपर एक आवरण धातु की परत जमा करना, इस प्रकार ट्रांजिस्टर को मैन्युअल रूप से एक साथ तार किए बिना जोड़ना।
इतिहास
विकास
1958 की इलेक्ट्रोकेमिकल सोसायटी की बैठक में, मोहम्मद ओटाला ने अपने 1957 के बीटीएल मेमो के आधार पर ऊष्म ऑक्सीकरण द्वारा पीएन जंक्शनों की सतह के पारित होने के बारे में एक पेपर प्रस्तुत किया।[1] स्विस इंजीनियर जीन होर्नी (गद्दार आठ में से एक) ने 1958 की उसी बैठक में भाग लिया, और अटाला की प्रस्तुति से चकित थे। अटाला के उपकरण के बारे में सोचते समय होर्नी एक सुबह प्लानर के विचार के साथ आया।[1]सिलिकॉन डाइऑक्साइड की सिलिकॉन सतह पर निष्क्रिय प्रभाव का लाभ उठाते हुए, होर्नी ने ट्रांजिस्टर बनाने का प्रस्ताव दिया जो सिलिकॉन डाइऑक्साइड की एक परत द्वारा संरक्षित थे।[1]इसने ऊष्म ऑक्साइड द्वारा अटाला सिलिकॉन ट्रांजिस्टर पैसिवेशन तकनीक का पहला सफल उत्पाद कार्यान्वयन किया।[2]
फेयरचाइल्ड सेमीकंडक्टर में अपने काम के दौरान जीन होर्नी ने पहली बार 1959 में प्लानर प्रक्रिया का पेटेंट कराया था।[3][4]
धातुकरण के उपयोग के साथ (एकीकृत परिपथ में सम्मिलित होने के लिए), और पी-एन जंक्शन अलगाव (कर्ट लेहोवेक से) की अवधारणा, फेयरचाइल्ड के शोधकर्ता एक एकल सिलिकॉन क्रिस्टल स्लाइस (एक वेफर) पर परिपथ बनाने में सक्षम थे। एक मोनोक्रिस्टलाइन सिलिकॉन बाउल (क्रिस्टल)।
1959 में, रॉबर्ट नोयस ने एक एकीकृत परिपथ (आईसी) की अपनी अवधारणा के साथ होर्नी के काम पर निर्माण किया, जिसने ट्रांजिस्टर, संधारित्र, या प्रतिरोधों जैसे विभिन्न घटकों को जोड़ने के लिए होर्नी की मूल संरचना के शीर्ष पर धातु की एक परत जोड़ी। सिलिकॉन का एक ही टुकड़ा। प्लानर प्रक्रिया ने एक एकीकृत परिपथ को लागू करने का एक प्रबल तरीका प्रदान किया जो कि एकीकृत परिपथ की पिछली अवधारणाओं से बेहतर था।[5] नॉयस का आविष्कार पहली मोनोलिथिक आईसी चिप थी।[6][7]
प्लानर प्रक्रिया के प्रारंभिक संस्करणों में पारा वाष्प लैंप से निकट-पराबैंगनी प्रकाश का उपयोग करके एक फोटोलिथोग्राफी प्रक्रिया का उपयोग किया गया था। 2011 तक, छोटी विशेषताएं सामान्यतः 193 nm "गहरी'' UV लिथोग्राफी के साथ बनाई जाती हैं।[8] 2022 तक, एएसएमएल होल्डिंग एनएक्सई प्लेटफॉर्म 13.5 एनएम ईयूवी प्रकाश का उपयोग करता है, जो टिन-आधारित प्लाज्मा स्रोत द्वारा उत्पन्न होता है।
यह भी देखें
- सेमीकंडक्टर डिवाइस निर्माण
संदर्भ
- ↑ 1.0 1.1 1.2 Lojek, Bo (2007). सेमीकंडक्टर इंजीनियरिंग का इतिहास. Springer Science & Business Media. p. 120. ISBN 9783540342588.
- ↑ Sah, Chih-Tang (October 1988). "एमओएस ट्रांजिस्टर का विकास-गर्भाधान से वीएलएसआई तक" (PDF). Proceedings of the IEEE. 76 (10): 1280–1326 (1291). Bibcode:1988IEEEP..76.1280S. doi:10.1109/5.16328. ISSN 0018-9219.
- ↑ US 3025589 Hoerni, J. A.: "Method of Manufacturing Semiconductor Devices” filed May 1, 1959
- ↑ US 3064167 Hoerni, J. A.: "Semiconductor device" filed May 15, 1960
- ↑ Bassett, Ross Knox (2007). To the Digital Age: Research Labs, Start-up Companies, and the Rise of MOS Technology. Johns Hopkins University Press. p. 46. ISBN 9780801886393.
- ↑ "1959: Practical Monolithic Integrated Circuit Concept Patented". Computer History Museum. Retrieved 13 August 2019.
- ↑ "एकीकृत सर्किट". NASA. Retrieved 13 August 2019.
- ↑ Shannon Hill. "UV Lithography: Taking Extreme Measures". National Institute of Standards and Technology (NIST).
बाहरी संबंध
- "The silicon engine: A timeline of semiconductors in computing". Timeline: Browse by decade. Computer history museum. 2012. Retrieved 2012-06-03. A compendium of articles and other information on the development of integrated circuits, including the development of oxide masking, photolithography, the advent of silicon, the integrated circuit and the planar process.
- The Planar Process
- "The history of the integrated circuit". Nobelprize.org. 2003. Retrieved 2012-06-03. An overview of the steps in fabrication of an integrated circuit from the Nobel Prize website. This is a section of the work Techville: The integrated circuit.
