मानक सेल: Difference between revisions
No edit summary |
No edit summary |
||
| Line 1: | Line 1: | ||
[[File:Silicon chip 3d.png|right|thumb|300px|तीन धातु परतों के साथ एक छोटे मानक सेल का प्रतिपादन | [[File:Silicon chip 3d.png|right|thumb|300px|तीन धातु परतों के साथ एक छोटे मानक सेल का प्रतिपादन [[ ढांकता हुआ |ढांकता हुआ]] हटा दिया गया है। रेत के रंग की संरचनाएं धातु से परस्पर संबद्ध होती हैं, जिसमें लंबवत खंभे संपर्क मे होते हैं, आमतौर पर टंगस्टन के नियंत्रण लगे होते हैं। लाल रंग की संरचनाएं पॉलीसिलिकॉन द्वार हैं, और तल पर ठोस क्रिस्टलीय सिलिकॉन अधिक होते है]] | ||
{{jargon|date=September 2014}} | {{jargon|date=September 2014}} | ||
{{For|विद्युत संदर्भ (प्रयोगशाला मानक) के रूप में उपयोग की जाने वाली बैटरी|वेस्टन सेल|क्लार्क सेल}} | {{For|विद्युत संदर्भ (प्रयोगशाला मानक) के रूप में उपयोग की जाने वाली बैटरी|वेस्टन सेल|क्लार्क सेल}} | ||
'''''अर्धचालक परिकलन''''' '''''में''''', मानक सेल पद्धति ज्यादातर अंकीय तर्क विशेषताओं के साथ विशिष्ट अनुप्रयोग एकीकृत परिपथ | '''''अर्धचालक परिकलन''''' '''''में''''', मानक सेल पद्धति ज्यादातर अंकीय तर्क विशेषताओं के साथ विशिष्ट अनुप्रयोग एकीकृत परिपथ एएसआईसी को अभिकल्पित करने की एक विधि है। मानक सेल पद्धति परिकलन अमूर्तता का एक उदाहरण है, जिससे निम्न-स्तरीय बहुत बड़े पैमाने पर एकीकरण [[ वीएलएसआई |वीएलएसआई]] [[ एकीकृत सर्किट लेआउट |एकीकृत परिपथ प्रदर्शन]] एक अमूर्त तर्क प्रतिनिधित्व जैसे कि एक [[ नकारात्मक और गेट |एनएएनडी द्वार]] में समझाया जाता है। | ||
सेल-आधारित कार्यप्रणाली - सामान्य वर्ग जिससे मानक सेल संबंधित हैं,एक प्रारुप के लिए अंकीय परकालन | सेल-आधारित कार्यप्रणाली - सामान्य वर्ग जिससे मानक सेल संबंधित हैं,एक प्रारुप के लिए अंकीय परकालन के उच्च-स्तरीय तार्किक कार्य पहलू पर ध्यान केंद्रित करना संभव होता है, जबकि दूसरे प्रारुप के कार्यान्वयन भौतिक पहलू पर ध्यान केंद्रित करता है। अर्धचालक निर्माण प्रगति के साथ, मानक सेल पद्धति ने रूपकारों को एएसआईसी की तुलनात्मक रूप से सरल एकल समारोह आईसी मे कई हजार तर्क से जटिल अनेक-मिलियन तर्क पद्धति खंडों के उपकरणों तक के स्तर में सहायता की गयी है। | ||
==एक मानक सेल का निर्माण == | ==एक मानक सेल का निर्माण == | ||
एक मानक सेल ट्रांजिस्टर परस्पर संबद्ध संरचनाओं का एक समूह है जो एक बूलियन तर्क कार्यात्मक | एक मानक सेल ट्रांजिस्टर परस्पर संबद्ध संरचनाओं का एक समूह है जो एक बूलियन तर्क कार्यात्मक जैसे, [[ और गेट |एएनडी द्वार]] , [[ या गेट |ओआर द्वार]] , एक्सओआर, [[ एक्सएनओआर |एक्सएनओआर]] , प्रतिवर्तित्र या एक भंडारण फलन पूर्णतः उत्क्षेप या वर्जित प्रदान करता है।।<ref name="kahng">A. Kahng et al.: "VLSI Physical Design: From Graph Partitioning to Timing Closure", Springer (2011), {{DOI|10.1007/978-90-481-9591-6}}, {{ISBN|978-90-481-9590-9}}, pp. 12-14.</ref> सरलतम कोशिकाएं मौलिक एनएएनडी द्वार, एनओआर द्वार,ओआर द्वार, एक्सओआर बूलियन फ़ंक्शन का प्रत्यक्ष प्रतिनिधित्व हैं, हालांकि बहुत अधिक जटिलता वाली कोशिकाओं का आमतौर पर उपयोग किया जाता है जैसे कि 2-बिट [[ योजक (इलेक्ट्रॉनिक्स) |योजक इलेक्ट्रॉनिक्स]] | पूर्ण-योजक, या मिश्रित डी-निवेश पूर्णतः उत्क्षेप। सेल का बूलियन तर्क फ़ंक्शन को इसका तार्किक दृष्टिकोण कहा जाता है: कार्यात्मक व्यवहार को एक [[ ट्रुथ टेबल |सत्य तालिका]] या [[ बूलियन बीजगणित (तर्क) |बूलियन बीजगणित तर्क]] समीकरण संयोजन तर्क के लिए या [[ राज्य संक्रमण तालिका |राज्य संक्रमण तालिका]] अनुक्रमिक तर्क के लिए के रूप में अधिकृत किया जाता है। | ||
आमतौर पर, मानक सेल का प्रारंभिक प्रारूप ट्रांजिस्टर स्तर पर ट्रांजिस्टर [[ नेटलिस्ट |जाल के समान]] या योजनाबद्ध दृश्य के रूप में विकसित किया जाता है। जाल के समान | आमतौर पर, मानक सेल का प्रारंभिक प्रारूप ट्रांजिस्टर स्तर पर ट्रांजिस्टर [[ नेटलिस्ट |जाल के समान]] या योजनाबद्ध दृश्य के रूप में विकसित किया जाता है। जाल के समान ट्रांजिस्टर का एक नोडल विवरण है, यह एक दूसरे से उनके संयोजन और बाहरी वातावरण में उनके अंतिम छोर को कई अलग-अलग [[ कंप्यूटर एडेड डिजाइन |कंप्यूटर एडेड अभिकल्पना]] सीएड या [[ इलेक्ट्रॉनिक डिजाइन स्वचालन |विद्वतीय अभिकल्पना स्वचालन]] प्रोग्राम के साथ एक योजनाबद्ध दृश्य उत्पन्न किया जा सकता है जो इस जाल के समान संतति प्रक्रिया के लिए एक [[ ग्राफिकल यूज़र इंटरफ़ेस |चित्रात्मक उपभोक्ता अंतरापृष्ठ]] जीयूआई प्रदान करता है। परिकलन अतिरिक्त सीएडी कार्यक्रमों का उपयोग करते हैं, जैसे कि [[ मसाला |तनाव]], जाल के समान के इलेक्ट्रॉनिक व्यवहार को अनुकरण करने के लिए, निवेशित उत्तेजना सक्ति या वर्तमान तरंगों की घोषणा करके और फिर परिपथ के समय कार्यक्षेत्र के अनुरूप प्रतिक्रिया की गणना करके अनुकरण सत्यापित करते हैं। जो कि क्या जाल के समान वांछित क्रियाकलाप को लागू करता है, और अन्य प्रासंगिक मापदंडों की भविष्यवाणी जैसे कि बिजली की खपत या संकेत के प्रसार में देरी करता है। | ||
तार्किक और जाल के समान दृश्य केवल संक्षेप | तार्किक और जाल के समान दृश्य केवल संक्षेप बीजगणितीय अनुकरण के लिए उपयोगी होते हैं, न कि उपकरण निर्माण के लिए, मानक सेल का भौतिक प्रतिनिधित्व भी प्रारूप किया जाना चाहिए। इसे प्रारूप दृश्य भी कहा जाता है, यह सामान्य प्रारूप अभ्यास में प्रारूप पृथक्करण का निम्नतम स्तर है। निर्माण के दृष्टिकोण से मानक सेल का वीएलएसआई प्रारूप सबसे महत्वपूर्ण दृश्य है, क्योंकि यह मानक सेल के वास्तविक मूल योजना निर्माण के सबसे करीब है। प्रारूप को परतों के आधार में व्यवस्थित किया जाता है, जो ट्रांजिस्टर उपकरणों की विभिन्न संरचनाओं के अनुरूप होता है, और तारों की परतों और परतों के माध्यम से आपस मे जुड़े हुए होते है, जो ट्रांजिस्टर संरचनाओं के टर्मिनलों को एक साथ जोड़ता है।<ref name="kahng" /> आपस मे जुड़े हुए तार की परतें आमतौर पर क्रमांकित होती हैं और प्रत्येक अनुक्रमिक परत के बीच विशिष्ट कनेक्शन का प्रतिनिधित्व करने वाली परतों के माध्यम से विशिष्ट होती हैं। [[ डिजाइन स्वचालन |अभिकल्पना स्वचालन]] के प्रयोजनों के लिए गैर-विनिर्माण परतें भी एक अभिन्यास में मौजूद हो सकती हैं, लेकिन प्लेस और रूट पीएनआर सीएडी कार्यक्रमों के लिए स्पष्ट रूप से उपयोग की जाने वाली कई परतें अक्सर अलग एक समान संक्षेप दृश्य में शामिल होती हैं। संक्षेप दृश्य में अक्सर अभिन्यास की तुलना में बहुत कम जान री होती है, इसे [[ लेआउट निष्कर्षण प्रारूप |अभिन्यास निष्कर्षण प्रारूप]] एलईएफ दस्तावेज़ और उसके समकक्ष के रूप में पहचाना जा सकता है। | ||
प्रारूप बनने के बाद, अतिरिक्त सीएडी उपकरण अक्सर कई सामान्य सत्यापन करने के लिए उपयोग किए जाते हैं। सत्यापित करने के लिए परिकलन नियम से | प्रारूप बनने के बाद, अतिरिक्त सीएडी उपकरण अक्सर कई सामान्य सत्यापन करने के लिए उपयोग किए जाते हैं। सत्यापित करने के लिए परिकलन नियम से डीआरसी जाँच की जाती है कि परिकलन संधानशाला और अन्य प्रारूपों की आवश्यकताओं को पूरा करता है। [[ परजीवी निष्कर्षण |परजीवी निष्कर्षण]] पीईएक्स तब अभिन्यास से परजीवी गुणों के साथ एक पीईएक्स उत्पन्न करने के लिए किया जाता है। उस जाल के समान के बुनियादी संयोजन की तुलना प्रारूप बनाम योजनाबद्ध एलवीएस प्रक्रिया के साथ योजनाबद्ध जाल के समान की जाती है ताकि यह सत्यापित किया जा सके कि संयोजकता प्रतिरूप के समकक्ष हैं।<ref name="kahng2">A. Kahng et al.: "VLSI Physical Design: From Graph Partitioning to Timing Closure", Springer (2011), {{DOI|10.1007/978-90-481-9591-6}}, {{ISBN|978-90-481-9590-9}}, p. 10.</ref> पीईएक्स-नेटलिस्ट को फिर से अनुकरण किया जा सकता है। क्योंकि इसमें परजीवी गुण होते हैं, और अधिक सटीक समय, शक्ति और ध्वनि प्रतिरूप प्राप्त करने के लिए। इन प्रतिरूपों को अक्सर [[ Synopsys |अंतर्ग्रथन]] स्वाधीनता प्रारूप में चित्रित या निहित किया जाता है, लेकिन अन्य [[ Verilog | द्रडता पूर्वक]] प्रारूपों का भी उपयोग किया जा सकता है। | ||
अंत में, शक्तिशाली स्थान और मार्ग | अंत में, शक्तिशाली स्थान और मार्ग पीएनआर का उपयोग सब कुछ एक साथ खींचने और उच्च स्तरीय प्रारूप जाल के समान और मंजिल की योजना से स्वचालित विधान में बहुत [[ बड़े पैमाने पर एकीकरण |बड़े पैमाने पर एकीकरण]] वीएलएसआई प्रारूप को संश्लेषित करने के लिए किया जा सकता है। | ||
इसके अतिरिक्त, सेल दृश्यों और प्रतिरूपों के अन्य पहलुओं को मान्य करने के लिए कई अन्य सीएडी उपकरणों का उपयोग किया जा सकता है। और अन्य दस्तावेजों को विभिन्न उपकरणों का समर्थन करने के लिए बनाया जा सकता है जो अन्य कारणों से मानक कोशिकाओं का उपयोग करते हैं। ये सभी दस्तावेज जो | इसके अतिरिक्त, सेल दृश्यों और प्रतिरूपों के अन्य पहलुओं को मान्य करने के लिए कई अन्य सीएडी उपकरणों का उपयोग किया जा सकता है। और अन्य दस्तावेजों को विभिन्न उपकरणों का समर्थन करने के लिए बनाया जा सकता है जो अन्य कारणों से मानक कोशिकाओं का उपयोग करते हैं। ये सभी दस्तावेज जो मानक सेल विविधताओं के उपयोग का समर्थन करने के लिए बनाई गई हैं, सामूहिक रूप से एक मानक सेल संग्रह के रूप में जानी जाती हैं। | ||
एक विशिष्ट बूलियन कृत्य के लिए, कई अलग-अलग कार्यात्मक रूप से समकक्ष ट्रांजिस्टर जाल के समान हैं। इसी तरह, एक विशिष्ट जाल के समान | एक विशिष्ट बूलियन कृत्य के लिए, कई अलग-अलग कार्यात्मक रूप से समकक्ष ट्रांजिस्टर जाल के समान हैं। इसी तरह, एक विशिष्ट जाल के समान कई अलग-अलग प्रारूप हैं जो जाल के समान प्रदर्शन मापदंडों के अनुरूप हैं। प्रारूपों की चुनौती को मानक सेल के अभिन्यास आमतौर पर परिपथ के जोखिम क्षेत्र को कम करके की निर्माण लागत को कम करना है, जबकि अभी भी सेल की गति और शक्ति प्रदर्शन आवश्यकताओं को पूरा करना है। नतीजतन, इस प्रक्रिया में सहायता के लिए प्रारूप उपकरण अस्तित्व के बावजूद एकीकृत परिपथ प्रारूप मे अत्यधिक श्रम-केंद्रित काम है। | ||
==पुस्तकालय== | ==पुस्तकालय== | ||
| Line 28: | Line 28: | ||
एक विशिष्ट मानक-सेल पुस्तकालय में दो मुख्य घटक होते हैं: | एक विशिष्ट मानक-सेल पुस्तकालय में दो मुख्य घटक होते हैं: | ||
# पुस्तकालय समाचार - अभिन्यास, योजनाबद्ध, प्रतीक, सार, और अन्य तार्किक या अनुकरण विचारों सहित अक्सर कई विचारों से मिलकर बनता है। इससे, कैडेंस एलईएफ प्रारूप, और अंतर्ग्रथन आकाशगंगा प्रारूप सहित कई प्रारूपों में विभिन्न सूचनाओं को सुरक्षित किया जा सकता है, जिसमें सेल अभिन्यास के बारे में कम जानकारी होती है, जो स्वचालित "स्थान और मार्ग " उपकरण के लिए पर्याप्त होती है। | # पुस्तकालय समाचार - अभिन्यास, योजनाबद्ध, प्रतीक, सार, और अन्य तार्किक या अनुकरण विचारों सहित अक्सर कई विचारों से मिलकर बनता है। इससे, कैडेंस एलईएफ प्रारूप, और अंतर्ग्रथन आकाशगंगा प्रारूप सहित कई प्रारूपों में विभिन्न सूचनाओं को सुरक्षित किया जा सकता है, जिसमें सेल अभिन्यास के बारे में कम जानकारी होती है, जो स्वचालित "स्थान और मार्ग " उपकरण के लिए पर्याप्त होती है। | ||
# समय सारांश - आम तौर पर [[ लिबर्टी (सात) |स्वाधीनता प्रारूप]] | # समय सारांश - आम तौर पर [[ लिबर्टी (सात) |स्वाधीनता प्रारूप]] में, प्रत्येक सेल के लिए कार्यात्मक परिभाषा, समय, शक्ति और ध्वनि की जानकारी प्रदान करने के लिए होती है। | ||
एक मानक-सेल पुस्तकालय में निम्नलिखित अतिरिक्त घटक भी हो सकते हैं। <ref name="jansen">D. Jansen et al. "The Electronic Design Automation Handbook", Springer (2003), {{DOI|10.1007/978-0-387-73543-6}}, {{ISBN|978-14-020-7502-5}}, pp. 398-420.</ref> | एक मानक-सेल पुस्तकालय में निम्नलिखित अतिरिक्त घटक भी हो सकते हैं। <ref name="jansen">D. Jansen et al. "The Electronic Design Automation Handbook", Springer (2003), {{DOI|10.1007/978-0-387-73543-6}}, {{ISBN|978-14-020-7502-5}}, pp. 398-420.</ref> | ||
* सेलों का एक पूरा प्रारूप | * सेलों का एक पूरा प्रारूप | ||
* उत्साहित सेलों के उपकरण प्रारूप | * उत्साहित सेलों के उपकरण प्रारूप | ||
* द्रडता पूर्वक प्रारूप या [[ वीएचडीएल-महत्वपूर्ण ]] प्रारूप | * द्रडता पूर्वक प्रारूप या [[ वीएचडीएल-महत्वपूर्ण |वीएचडीएल-महत्वपूर्ण]] प्रारूप | ||
* परजीवी निष्कर्षण प्रारूप | * परजीवी निष्कर्षण प्रारूप | ||
* डीआरसी के नियम शीर्ष | * डीआरसी के नियम शीर्ष | ||
उदाहरण एक साधारण एक्सओआर तर्क द्वार है, जिसे ओआर द्वार , औंधाना और एएनडी | उदाहरण एक साधारण एक्सओआर तर्क द्वार है, जिसे ओआर द्वार , औंधाना और एएनडी द्वार से बनाया जा सकता है। | ||
== मानक सेल के अनुप्रयोग == | == मानक सेल के अनुप्रयोग == | ||
दृढ़ता से बोलते हुए, 2-निवेशित | दृढ़ता से बोलते हुए, 2-निवेशित एनएएनडी या एनओआर कृत्य किसी भी मनमाना बूलियन कृत्य संग्रह को बनाने के लिए पर्याप्त होते है। लेकिन आधुनिक एएसआईसी प्रारूप में, मानक-कोशिका पद्धति का अभ्यास कोशिकाओं के एक बड़े पुस्तकालय के साथ किया जाता है। पुस्तकालय में आमतौर पर एक ही तर्क कृत्य के कई कार्यान्वयन होते हैं, जो क्षेत्र और गति में भिन्न होते हैं।<ref name="jansen" /> यह किस्म स्वचालित संश्लेषण स्थान और मार्ग एसपीआर उपकरणों की दक्षता को बढ़ाते है। और परोक्ष रूप से, यह प्ररूपों को कार्यान्वयन अदला - बदली करने की अधिक स्वतंत्रता देते है। मानक-सेल विवरण के एक पूरे समूह को आमतौर पर तकनीकी पुस्तकालय भी कहा जाता है।<ref name="jansen" /> | ||
व्यावसायिक रूप से उपलब्ध विद्वतीय प्रारूप स्वचालित | व्यावसायिक रूप से उपलब्ध विद्वतीय प्रारूप स्वचालित ईडीए उपकरण अंकीय एएसआईसी के संश्लेषण, स्थानन और मार्गण को स्वचालित करने के लिए प्रौद्योगिकी पुस्तकालयों का उपयोग करते हैं। प्रौद्योगिकी पुस्तकालय को [[ फाउंड्री |संधानशाला]] संचालक द्वारा विकसित और वितरित किया जाता है। पुस्तकालय एक अभिकल्पना जाल के समान प्रारूप के साथ एसपीआर प्रक्रिया के विभिन्न चरणों के बीच अभिकल्पना जानकारी के आदान-प्रदान का एक आधार है। | ||
=== संश्लेषण === | === संश्लेषण === | ||
प्रौद्योगिकी पुस्तकालय सेल के तर्क दृश्य का उपयोग करते हुए [[ तर्क संश्लेषण |तर्क संश्लेषण]] उपकरण एएसआईसी के [[ रजिस्टर-हस्तांतरण स्तर |रजिस्टर-हस्तांतरण स्तर]] | प्रौद्योगिकी पुस्तकालय सेल के तर्क दृश्य का उपयोग करते हुए [[ तर्क संश्लेषण |तर्क संश्लेषण]] उपकरण एएसआईसी के [[ रजिस्टर-हस्तांतरण स्तर |रजिस्टर-हस्तांतरण स्तर]] आरटीएल विवरण को तकनीकी-निर्भर जाल के समान गणितीय रूप से बदलने की प्रक्रिया करता है। यह प्रक्रिया एक सॉफ्टवेयर रूपांतरक के समान है जो एक उच्च-स्तरीय सी- कार्यक्रम सूची को प्रक्रमक-निर्भर असेंबली-भाषा सूची में परिवर्तित करता है। | ||
जाल के समान तार्किक दृश्य स्तर पर एएसआईसी प्रारूप का मानक-सेल प्रतिनिधित्व है। इसमें मानक सेल पुस्तकालय द्वार और संयोजकता संद्वार के बीच के उदाहरण शामिल हैं। उचित संश्लेषण तकनीक संश्लेषित जाल के समान और मूल आरटीएल विवरण के बीच गणितीय समानता सुनिश्चित करती है। जाल के समान कोई तुच्छ आरटीएल बयान और निस्कर्ष नहीं है। | जाल के समान तार्किक दृश्य स्तर पर एएसआईसी प्रारूप का मानक-सेल प्रतिनिधित्व है। इसमें मानक सेल पुस्तकालय द्वार और संयोजकता संद्वार के बीच के उदाहरण शामिल हैं। उचित संश्लेषण तकनीक संश्लेषित जाल के समान और मूल आरटीएल विवरण के बीच गणितीय समानता सुनिश्चित करती है। जाल के समान कोई तुच्छ आरटीएल बयान और निस्कर्ष नहीं है। | ||
[[ उच्च स्तरीय संश्लेषण | उच्च स्तरीय संश्लेषण]] उपकरण सी-स्तरीय प्रतिरूप | [[ उच्च स्तरीय संश्लेषण | उच्च स्तरीय संश्लेषण]] उपकरण सी-स्तरीय प्रतिरूप प्रणाली-सी, एएनएसआई सी/सी++ विवरण को प्रौद्योगिकी-निर्भर जाल के समान बदलने की प्रक्रिया करता है। | ||
=== स्थानन === | === स्थानन === | ||
[[ प्लेसमेंट (ईडीए) |स्थानन | [[ प्लेसमेंट (ईडीए) |स्थानन]] उपकरण एएसआईसी का भौतिक कार्यान्वयन शुरू करता है। यह एएसआईसी प्रारूप द्वारा प्रदान किए गए 2-डी फ़्लोरप्लान के साथ, प्लेसर उपकरण जाल के समान में प्रत्येक द्वार के लिए स्थान निर्दिष्ट करता है। परिणामी द्वार जाल के समान प्रत्येक मानक-कोशिकाओं का भौतिक स्थान होता है, लेकिन द्वार के आवधिक को एक-दूसरे से कैसे जोड़ा जाता है, इसका एक संक्षिप्त विवरण बरकरार रखता है। | ||
आम तौर पर मानक कोशिकाओं में कम से कम एक आयाम में स्थिर आकार होता है जो उन्हें एकीकृत परिपथ पर पंक्तियों में पंक्तिबद्ध करने की अनुमति देता है। चिप में बड़ी संख्या में पंक्तियाँ होंगी | आम तौर पर मानक कोशिकाओं में कम से कम एक आयाम में स्थिर आकार होता है जो उन्हें एकीकृत परिपथ पर पंक्तियों में पंक्तिबद्ध करने की अनुमति देता है। चिप में बड़ी संख्या में पंक्तियाँ होंगी प्रत्येक पंक्ति के बगल में बिजली और जमीन के साथ प्रत्येक पंक्ति में वास्तविक प्रारूप बनाने वाली विभिन्न कोशिकाओं से भरी होगी। कुछ वादक नियमों का पालन करते हुए, प्रत्येक द्वार को जोखिम नक्शे पर अद्वितीय अनन्य स्थान सौंप दिया गया है जो एक दिये गए द्वार पर रखा गया है, किसी अन्य द्वार के स्थान पर कब्जा या अधिव्यापन नहीं कर सकता है। | ||
== अनुमार्गण == | == अनुमार्गण == | ||
स्थापित जाल के समान द्वार | स्थापित जाल के समान द्वार और पुस्तकालय की आक्रति दृश्य का उपयोग करते हुए, अनुर्मागण संकेत पंक्तियो से संबद्ध और शक्ति उपलब्ध पंक्ति दोनों को जोड़ता है। पूरी तरह से रास्ते मे की गई भौतिक जाल के समान संश्लेषण द्वार की सूची स्थानन प्रत्येक द्वार परस्पर संबद्धता से तैयार किए गए नियुक्ति और अनुर्मागण भी शामिल होते हैं। | ||
=== डीआरसी/एलवीएस === | === डीआरसी/एलवीएस === | ||
[[File:Eda-fabrication.PNG|right|thumb|460px|छोटे मानक सेल धातु से परस्पर संबद्ध | [[File:Eda-fabrication.PNG|right|thumb|460px|छोटे मानक सेल धातु से परस्पर संबद्ध में दिखाई देने वाले नकली लिथोग्राफिक और अन्य निर्माण दोष होते है।]] | ||
परिकलन नियम | परिकलन नियम डीआरसी और [[ लेआउट बनाम योजनाबद्ध |प्रारूप बनाम योजनाबद्ध]] एलवीएस सत्यापन प्रक्रियाएं हैं।<ref name="kahng2" /> जो आधुनिक पश्च-सबमाइक्रोमीटर 0.13 माइक्रोन और नीचे पर विश्वसनीय उपकरण निर्माण के लिए ट्रांजिस्टर रिक्ति, धातु परत की मोटाई और बिजली घनत्व नियमों के सख्त पालन की आवश्यकता होती है। डीआरसी संधानशाला परिकलन नियमों के एक निर्धारित भौतिक जाल के समान की पूरी तरह से तुलना करता है, यह किसी भी उल्लंघन को चिह्नित करता है। | ||
एलवीएस प्रक्रिया यह पुष्टि करती है कि अभिन्यास में संबंधित योजनाबद्ध के समान संरचना है। जो आमतौर पर अभिन्यास प्रक्रिया का अंतिम चरण होता है।<ref name="kahng2" /> एलवीएस उपकरण एक निवेश के रूप में एक योजनाबद्ध आरेख और एक अभिन्यास | एलवीएस प्रक्रिया यह पुष्टि करती है कि अभिन्यास में संबंधित योजनाबद्ध के समान संरचना है। जो आमतौर पर अभिन्यास प्रक्रिया का अंतिम चरण होता है।<ref name="kahng2" /> एलवीएस उपकरण एक निवेश के रूप में एक योजनाबद्ध आरेख और एक अभिन्यास से निकाले गए दृश्य को ग्रहण करता है। तब प्रत्येक से एक जाल के समान उनकी तुलना करता है। जो ग्रंथि, स्ंद्वार और उपकरण, आकार सभी की तुलना की जाती है। यदि वे समान हैं, तो एलवीएस पास हो जाता है और प्रारूपों को जारी रखा जा सकता है। एलवीएस ट्रांजिस्टर उंगलियों को एक अतिरिक्त चौड़ा ट्रांजिस्टर के समान मानता है। इस प्रकार, समानांतर में 4 ट्रांजिस्टर प्रत्येक 1 माइक्रोन चौड़ा , एक 4-उंगली 1 माइक्रोन ट्रांजिस्टर, या 4 माइक्रोन ट्रांजिस्टर को एलवीएस उपकरण द्वारा समान रूप मे देखा जाता है। .lib दस्तावेज़ो की कार्यक्षमता जटिल तंत्र से ली जाती है और इन .lib दस्तावेज़ो में एक विशेषता आवश्यक रूप से जोड़ी जाएगी। | ||
== अन्य सेल-आधारित कार्यप्रणाली == | == अन्य सेल-आधारित कार्यप्रणाली == | ||
मानक सेल प्रारूप स्वचालन प्रवाह के अधिक सामान्य वर्ग में आता है जिसको सेल-आधारित प्रारूप कहा जाता है। [[ संरचित ASIC |संरचित एएसआईसी]], [[ क्षेत्र में प्रोग्राम की जा सकने वाली द्वार श्रंखला ]], और [[ जटिल प्रोग्रामेबल लॉजिक डिवाइस | जटिल प्रोग्रामेबल तर्क डिवाइस]] सेल-आधारित प्रारूप पर भिन्नताएँ हैं। प्रारूप के दृष्टिकोण से, सभी समान निवेश अग्रांत साझा करते हैं। | मानक सेल प्रारूप स्वचालन प्रवाह के अधिक सामान्य वर्ग में आता है जिसको सेल-आधारित प्रारूप कहा जाता है। [[ संरचित ASIC |संरचित एएसआईसी]], [[ क्षेत्र में प्रोग्राम की जा सकने वाली द्वार श्रंखला |क्षेत्र में प्रोग्राम की जा सकने वाली द्वार श्रंखला]] , और [[ जटिल प्रोग्रामेबल लॉजिक डिवाइस |जटिल प्रोग्रामेबल तर्क डिवाइस]] सेल-आधारित प्रारूप पर भिन्नताएँ हैं। प्रारूप के दृष्टिकोण से, सभी समान निवेश अग्रांत साझा करते हैं। प्रारूप का आरटीएल विवरण मे तीन तकनीकें एसपीआर प्रवाह संश्लेषण, स्थान-और-मार्ग और भौतिक कार्यान्वयन के विवरण में काफी भिन्न हैं। | ||
== जटिलता माप == | == जटिलता माप == | ||
अंकीय मानक सेल अभिकल्पना उदाहरण के लिए | अंकीय मानक सेल अभिकल्पना उदाहरण के लिए [[ सीएमओएस |सीएमओएस]] मे जटिलता माप एक सामान्य प्रौद्योगिकी-स्वतंत्र मापीय [[ गेट समकक्ष |द्वार समकक्ष]] जीई है। | ||
==यह भी देखें== | ==यह भी देखें== | ||
| Line 75: | Line 75: | ||
* [[ सर्किट डिज़ाइन | परिपथ प्रारूप]] | * [[ सर्किट डिज़ाइन | परिपथ प्रारूप]] | ||
*अर्धचालक | *अर्धचालक | ||
* बहुत [[ बड़े पैमाने पर एकीकरण ]] | * बहुत [[ बड़े पैमाने पर एकीकरण |बड़े पैमाने पर एकीकरण]] वीएलएसआई | ||
==संदर्भ== | ==संदर्भ== | ||
| Line 86: | Line 86: | ||
*अंकीय डाटा | *अंकीय डाटा | ||
*आंकड़े | *आंकड़े | ||
*के माध्यम से | *के माध्यम से इलेक्ट्रॉनिक्स | ||
*संवहन दस्तावेज़ स्वरूप | *संवहन दस्तावेज़ स्वरूप | ||
*विनिर्माण क्षमता के लिए अभिकल्पना | *विनिर्माण क्षमता के लिए अभिकल्पना आईसी | ||
*सिलिकॉन सत्यापन पोस्ट करें | *सिलिकॉन सत्यापन पोस्ट करें | ||
*मास्क डेटा तैयारी | *मास्क डेटा तैयारी | ||
*असफलता विश्लेषण | *असफलता विश्लेषण | ||
*रजिस्टर ट्रांसफर लेवल | *रजिस्टर ट्रांसफर लेवल | ||
*सी | *सी प्रोग्रामिंग भाषा | ||
*यात्रा | *यात्रा | ||
*मांग | *मांग | ||
*उत्पाद आवश्यकता दस्तावेज़ | *उत्पाद आवश्यकता दस्तावेज़ | ||
*बाज़ार अवसर | *बाज़ार अवसर | ||
*जीवन का अंत | *जीवन का अंत उत्पाद | ||
*निर्देश समुच्चय | *निर्देश समुच्चय | ||
*तर्क अनुकरण | *तर्क अनुकरण | ||
*संकेत की समग्रता | *संकेत की समग्रता | ||
*अभिकल्पना | *अभिकल्पना नियम की जाँच | ||
*टाइमिंग क्लोजर | *टाइमिंग क्लोजर | ||
*औपचारिक तुल्यता जाँच | *औपचारिक तुल्यता जाँच | ||
| Line 108: | Line 108: | ||
*ऑप एंप | *ऑप एंप | ||
*मेंटर ग्राफिक्स | *मेंटर ग्राफिक्स | ||
*एकीकृत परिपथों और प्रणालियों के कंप्यूटर सहायता प्राप्त अभिकल्पना | *एकीकृत परिपथों और प्रणालियों के कंप्यूटर सहायता प्राप्त अभिकल्पना पर आईईईई लेनदेन | ||
*असफलता विश्लेषण | *असफलता विश्लेषण | ||
*एन पी-सम्पूर्ण | *एन पी-सम्पूर्ण | ||
| Line 119: | Line 119: | ||
*बांड विशेषता | *बांड विशेषता | ||
*दोहरी इन-लाइन पैकेज | *दोहरी इन-लाइन पैकेज | ||
*मरो | *मरो एकीकृत परिपथ | ||
*निर्माण | *निर्माण अर्धचालक | ||
*विद्युतचुंबकीय व्यवधान | *विद्युतचुंबकीय व्यवधान | ||
*epoxy | *epoxy | ||
*भली भांति बंद सील | *भली भांति बंद सील | ||
*फ्लैटपैक | *फ्लैटपैक इलेक्ट्रॉनिक्स | ||
*पतली छोटी रूपरेखा पैकेज | *पतली छोटी रूपरेखा पैकेज | ||
*गोंद | *गोंद | ||
| Line 138: | Line 138: | ||
*HIRF | *HIRF | ||
*एकीकृत परिपथ | *एकीकृत परिपथ | ||
*रूटिंग | *रूटिंग इलेक्ट्रॉनिक अभिकल्पना ऑटोमेशन | ||
*प्रक्रिया के कोने | *प्रक्रिया के कोने | ||
*मानक सेल | *मानक सेल | ||
| Line 147: | Line 147: | ||
*रजिस्टर ट्रांसफर लेवल | *रजिस्टर ट्रांसफर लेवल | ||
*मूल्य संवर्धित | *मूल्य संवर्धित | ||
*पुस्तकालय | *पुस्तकालय कंप्यूटर विज्ञान | ||
*मॉडल आधारित अभिकल्पना | *मॉडल आधारित अभिकल्पना | ||
*स्वत: नियंत्रण | *स्वत: नियंत्रण | ||
| Line 164: | Line 164: | ||
*मैक ओएस | *मैक ओएस | ||
*प्रयोक्ता इंटरफ़ेस | *प्रयोक्ता इंटरफ़ेस | ||
*समारोह | *समारोह गणित | ||
*फोरट्रान | *फोरट्रान | ||
*स्थिर | *स्थिर कंप्यूटर विज्ञान | ||
*खिसकाना | *खिसकाना | ||
*जादू वर्ग | *जादू वर्ग | ||
| Line 176: | Line 176: | ||
*आईईईई मानक | *आईईईई मानक | ||
*एक्सेलेरा | *एक्सेलेरा | ||
*जावा | *जावा प्रोग्रामिंग भाषा | ||
*पैक्ड सरणी | *पैक्ड सरणी | ||
*कड़ा मुकाबला | *कड़ा मुकाबला | ||
*struct | *struct | ||
*टाइपडीफ | *टाइपडीफ | ||
*कुंडी | *कुंडी इलेक्ट्रॉनिक | ||
*रन टाइम | *रन टाइम कार्यक्रम जीवनचक्र चरण | ||
*एकल विरासत | *एकल विरासत | ||
*टेम्पलेट विशेषज्ञता | *टेम्पलेट विशेषज्ञता | ||
| Line 188: | Line 188: | ||
*ऑपरेटर नया | *ऑपरेटर नया | ||
*यादृच्छिक परीक्षण | *यादृच्छिक परीक्षण | ||
*सामग्री निहितार्थ | *सामग्री निहितार्थ अनुमान का नियम | ||
*पूर्ववृत्त | *पूर्ववृत्त तर्क | ||
*फलस्वरूप | *फलस्वरूप | ||
*सिमुलेशन | *सिमुलेशन | ||
| Line 195: | Line 195: | ||
*कार्तीय गुणन | *कार्तीय गुणन | ||
*परीक्षण के अंतर्गत उपकरण | *परीक्षण के अंतर्गत उपकरण | ||
*अभिकल्पना | *अभिकल्पना अंतरिक्ष सत्यापन | ||
*टेस्ट कवरेज | *टेस्ट कवरेज | ||
*उदाहरण | *उदाहरण कंप्यूटर विज्ञान | ||
*तुल्यकालन | *तुल्यकालन कंप्यूटर विज्ञान | ||
*सशक्त टाइपिंग | *सशक्त टाइपिंग | ||
*पाश के लिए | *पाश के लिए | ||
*बहाव को काबू करें | *बहाव को काबू करें | ||
*लगातार | *लगातार कंप्यूटर प्रोग्रामिंग | ||
*भाषा अंतरसंचालनीयता | *भाषा अंतरसंचालनीयता | ||
*सी-परिवार प्रोग्रामिंग भाषाओं की सूची | *सी-परिवार प्रोग्रामिंग भाषाओं की सूची | ||
*प्रक्रमण करने से पहले के निर्देश | *प्रक्रमण करने से पहले के निर्देश | ||
*मूल फाइल | *मूल फाइल | ||
*लिंट | *लिंट सॉफ्टवेयर | ||
*एकीकृत परिपथ अभिकल्पना | *एकीकृत परिपथ अभिकल्पना | ||
*एकीकृत परिपथ प्रारूप | *एकीकृत परिपथ प्रारूप | ||
| Line 221: | Line 221: | ||
*वितरित अभिकलन | *वितरित अभिकलन | ||
*व्युत्पन्न वर्ग | *व्युत्पन्न वर्ग | ||
*सीएलयू | *सीएलयू प्रोग्रामिंग भाषा | ||
*अदा | *अदा प्रोग्रामिंग भाषा | ||
*कक्षा | *कक्षा कंप्यूटर प्रोग्रामिंग | ||
*कास्ट | *कास्ट कंप्यूटर विज्ञान | ||
*एक्सेप्शन हेंडलिंग | *एक्सेप्शन हेंडलिंग | ||
*सभा की भाषा | *सभा की भाषा | ||
*अवधारणाएं | *अवधारणाएं सी ++ | ||
*सी ++ मानक पुस्तकालय | *सी ++ मानक पुस्तकालय | ||
*एब्स्ट्रैक्शन | *एब्स्ट्रैक्शन कंप्यूटर साइंस | ||
*कक्षा | *कक्षा कंप्यूटर विज्ञान | ||
*संकलन समय | *संकलन समय | ||
*सहयोगी सरणी | *सहयोगी सरणी | ||
*सुविधा | *सुविधा सॉफ्टवेयर अभिकल्पना | ||
*अनवरत वृद्धि # अनियंत्रित विस्तार | *अनवरत वृद्धि # अनियंत्रित विस्तार | ||
*विशिष्ट एकीकृत परिपथ आवेदन | *विशिष्ट एकीकृत परिपथ आवेदन | ||
| Line 241: | Line 241: | ||
*अनुक्रमिक तर्क | *अनुक्रमिक तर्क | ||
*स्थान और मार्ग | *स्थान और मार्ग | ||
*रूटिंग | *रूटिंग ईडीए | ||
*सेमीकंडक्टर | *सेमीकंडक्टर | ||
| Line 248: | Line 248: | ||
* [http://freepdk.ecen.okstate.edu/ Oklahoma State University]— This site contains support material for a complete System on Chip standard cell library that utilizes public-domain and Mentor Graphics/Synopsys/Cadence Design System tools | * [http://freepdk.ecen.okstate.edu/ Oklahoma State University]— This site contains support material for a complete System on Chip standard cell library that utilizes public-domain and Mentor Graphics/Synopsys/Cadence Design System tools | ||
The standard cell areas in a CBIC are built-up of rows of standard cells, like a wall built-up of bricks | The standard cell areas in a CBIC are built-up of rows of standard cells, like a wall built-up of bricks | ||
* [http://www.vtvt.ece.vt.edu/vlsidesign/cell.php Virginia Tech]— This is a standard cell library developed by the Virginia Technology VLSI for Telecommunications | * [http://www.vtvt.ece.vt.edu/vlsidesign/cell.php Virginia Tech]— This is a standard cell library developed by the Virginia Technology VLSI for Telecommunications VTVT | ||
* [http://www.chipx.com/ ChipX] - Interesting overview of Standard Cell as well as metal layer configurable chip options. | * [http://www.chipx.com/ ChipX] - Interesting overview of Standard Cell as well as metal layer configurable chip options. | ||
* [http://www.siliconmentor.com/low-power-standard-cell-design/ Low Power Standard Cell Design] | * [http://www.siliconmentor.com/low-power-standard-cell-design/ Low Power Standard Cell Design] | ||
Revision as of 13:12, 20 October 2022
 | This article may be too technical for most readers to understand. (September 2014) (Learn how and when to remove this template message) |
अर्धचालक परिकलन में, मानक सेल पद्धति ज्यादातर अंकीय तर्क विशेषताओं के साथ विशिष्ट अनुप्रयोग एकीकृत परिपथ एएसआईसी को अभिकल्पित करने की एक विधि है। मानक सेल पद्धति परिकलन अमूर्तता का एक उदाहरण है, जिससे निम्न-स्तरीय बहुत बड़े पैमाने पर एकीकरण वीएलएसआई एकीकृत परिपथ प्रदर्शन एक अमूर्त तर्क प्रतिनिधित्व जैसे कि एक एनएएनडी द्वार में समझाया जाता है।
सेल-आधारित कार्यप्रणाली - सामान्य वर्ग जिससे मानक सेल संबंधित हैं,एक प्रारुप के लिए अंकीय परकालन के उच्च-स्तरीय तार्किक कार्य पहलू पर ध्यान केंद्रित करना संभव होता है, जबकि दूसरे प्रारुप के कार्यान्वयन भौतिक पहलू पर ध्यान केंद्रित करता है। अर्धचालक निर्माण प्रगति के साथ, मानक सेल पद्धति ने रूपकारों को एएसआईसी की तुलनात्मक रूप से सरल एकल समारोह आईसी मे कई हजार तर्क से जटिल अनेक-मिलियन तर्क पद्धति खंडों के उपकरणों तक के स्तर में सहायता की गयी है।
एक मानक सेल का निर्माण
एक मानक सेल ट्रांजिस्टर परस्पर संबद्ध संरचनाओं का एक समूह है जो एक बूलियन तर्क कार्यात्मक जैसे, एएनडी द्वार , ओआर द्वार , एक्सओआर, एक्सएनओआर , प्रतिवर्तित्र या एक भंडारण फलन पूर्णतः उत्क्षेप या वर्जित प्रदान करता है।।[1] सरलतम कोशिकाएं मौलिक एनएएनडी द्वार, एनओआर द्वार,ओआर द्वार, एक्सओआर बूलियन फ़ंक्शन का प्रत्यक्ष प्रतिनिधित्व हैं, हालांकि बहुत अधिक जटिलता वाली कोशिकाओं का आमतौर पर उपयोग किया जाता है जैसे कि 2-बिट योजक इलेक्ट्रॉनिक्स | पूर्ण-योजक, या मिश्रित डी-निवेश पूर्णतः उत्क्षेप। सेल का बूलियन तर्क फ़ंक्शन को इसका तार्किक दृष्टिकोण कहा जाता है: कार्यात्मक व्यवहार को एक सत्य तालिका या बूलियन बीजगणित तर्क समीकरण संयोजन तर्क के लिए या राज्य संक्रमण तालिका अनुक्रमिक तर्क के लिए के रूप में अधिकृत किया जाता है।
आमतौर पर, मानक सेल का प्रारंभिक प्रारूप ट्रांजिस्टर स्तर पर ट्रांजिस्टर जाल के समान या योजनाबद्ध दृश्य के रूप में विकसित किया जाता है। जाल के समान ट्रांजिस्टर का एक नोडल विवरण है, यह एक दूसरे से उनके संयोजन और बाहरी वातावरण में उनके अंतिम छोर को कई अलग-अलग कंप्यूटर एडेड अभिकल्पना सीएड या विद्वतीय अभिकल्पना स्वचालन प्रोग्राम के साथ एक योजनाबद्ध दृश्य उत्पन्न किया जा सकता है जो इस जाल के समान संतति प्रक्रिया के लिए एक चित्रात्मक उपभोक्ता अंतरापृष्ठ जीयूआई प्रदान करता है। परिकलन अतिरिक्त सीएडी कार्यक्रमों का उपयोग करते हैं, जैसे कि तनाव, जाल के समान के इलेक्ट्रॉनिक व्यवहार को अनुकरण करने के लिए, निवेशित उत्तेजना सक्ति या वर्तमान तरंगों की घोषणा करके और फिर परिपथ के समय कार्यक्षेत्र के अनुरूप प्रतिक्रिया की गणना करके अनुकरण सत्यापित करते हैं। जो कि क्या जाल के समान वांछित क्रियाकलाप को लागू करता है, और अन्य प्रासंगिक मापदंडों की भविष्यवाणी जैसे कि बिजली की खपत या संकेत के प्रसार में देरी करता है।
तार्किक और जाल के समान दृश्य केवल संक्षेप बीजगणितीय अनुकरण के लिए उपयोगी होते हैं, न कि उपकरण निर्माण के लिए, मानक सेल का भौतिक प्रतिनिधित्व भी प्रारूप किया जाना चाहिए। इसे प्रारूप दृश्य भी कहा जाता है, यह सामान्य प्रारूप अभ्यास में प्रारूप पृथक्करण का निम्नतम स्तर है। निर्माण के दृष्टिकोण से मानक सेल का वीएलएसआई प्रारूप सबसे महत्वपूर्ण दृश्य है, क्योंकि यह मानक सेल के वास्तविक मूल योजना निर्माण के सबसे करीब है। प्रारूप को परतों के आधार में व्यवस्थित किया जाता है, जो ट्रांजिस्टर उपकरणों की विभिन्न संरचनाओं के अनुरूप होता है, और तारों की परतों और परतों के माध्यम से आपस मे जुड़े हुए होते है, जो ट्रांजिस्टर संरचनाओं के टर्मिनलों को एक साथ जोड़ता है।[1] आपस मे जुड़े हुए तार की परतें आमतौर पर क्रमांकित होती हैं और प्रत्येक अनुक्रमिक परत के बीच विशिष्ट कनेक्शन का प्रतिनिधित्व करने वाली परतों के माध्यम से विशिष्ट होती हैं। अभिकल्पना स्वचालन के प्रयोजनों के लिए गैर-विनिर्माण परतें भी एक अभिन्यास में मौजूद हो सकती हैं, लेकिन प्लेस और रूट पीएनआर सीएडी कार्यक्रमों के लिए स्पष्ट रूप से उपयोग की जाने वाली कई परतें अक्सर अलग एक समान संक्षेप दृश्य में शामिल होती हैं। संक्षेप दृश्य में अक्सर अभिन्यास की तुलना में बहुत कम जान री होती है, इसे अभिन्यास निष्कर्षण प्रारूप एलईएफ दस्तावेज़ और उसके समकक्ष के रूप में पहचाना जा सकता है।
प्रारूप बनने के बाद, अतिरिक्त सीएडी उपकरण अक्सर कई सामान्य सत्यापन करने के लिए उपयोग किए जाते हैं। सत्यापित करने के लिए परिकलन नियम से डीआरसी जाँच की जाती है कि परिकलन संधानशाला और अन्य प्रारूपों की आवश्यकताओं को पूरा करता है। परजीवी निष्कर्षण पीईएक्स तब अभिन्यास से परजीवी गुणों के साथ एक पीईएक्स उत्पन्न करने के लिए किया जाता है। उस जाल के समान के बुनियादी संयोजन की तुलना प्रारूप बनाम योजनाबद्ध एलवीएस प्रक्रिया के साथ योजनाबद्ध जाल के समान की जाती है ताकि यह सत्यापित किया जा सके कि संयोजकता प्रतिरूप के समकक्ष हैं।[2] पीईएक्स-नेटलिस्ट को फिर से अनुकरण किया जा सकता है। क्योंकि इसमें परजीवी गुण होते हैं, और अधिक सटीक समय, शक्ति और ध्वनि प्रतिरूप प्राप्त करने के लिए। इन प्रतिरूपों को अक्सर अंतर्ग्रथन स्वाधीनता प्रारूप में चित्रित या निहित किया जाता है, लेकिन अन्य द्रडता पूर्वक प्रारूपों का भी उपयोग किया जा सकता है।
अंत में, शक्तिशाली स्थान और मार्ग पीएनआर का उपयोग सब कुछ एक साथ खींचने और उच्च स्तरीय प्रारूप जाल के समान और मंजिल की योजना से स्वचालित विधान में बहुत बड़े पैमाने पर एकीकरण वीएलएसआई प्रारूप को संश्लेषित करने के लिए किया जा सकता है।
इसके अतिरिक्त, सेल दृश्यों और प्रतिरूपों के अन्य पहलुओं को मान्य करने के लिए कई अन्य सीएडी उपकरणों का उपयोग किया जा सकता है। और अन्य दस्तावेजों को विभिन्न उपकरणों का समर्थन करने के लिए बनाया जा सकता है जो अन्य कारणों से मानक कोशिकाओं का उपयोग करते हैं। ये सभी दस्तावेज जो मानक सेल विविधताओं के उपयोग का समर्थन करने के लिए बनाई गई हैं, सामूहिक रूप से एक मानक सेल संग्रह के रूप में जानी जाती हैं।
एक विशिष्ट बूलियन कृत्य के लिए, कई अलग-अलग कार्यात्मक रूप से समकक्ष ट्रांजिस्टर जाल के समान हैं। इसी तरह, एक विशिष्ट जाल के समान कई अलग-अलग प्रारूप हैं जो जाल के समान प्रदर्शन मापदंडों के अनुरूप हैं। प्रारूपों की चुनौती को मानक सेल के अभिन्यास आमतौर पर परिपथ के जोखिम क्षेत्र को कम करके की निर्माण लागत को कम करना है, जबकि अभी भी सेल की गति और शक्ति प्रदर्शन आवश्यकताओं को पूरा करना है। नतीजतन, इस प्रक्रिया में सहायता के लिए प्रारूप उपकरण अस्तित्व के बावजूद एकीकृत परिपथ प्रारूप मे अत्यधिक श्रम-केंद्रित काम है।
पुस्तकालय
मानक सेल पुस्तकालय निम्न-स्तरीय विद्वतीय तर्क समारोह जैसे एएनडी, ओआर, औंधाना, पूर्णतः उत्क्षेप या वर्जित और प्रतिरोधी का एक संग्रह है। इन सेलों को निश्चित-ऊंचाई, चर-चौड़ाई पूर्ण-प्रथा सेलों के रूप में महसूस किया जाता है। पुस्तकालयों के साथ मुख्य पहलू यह है कि वे एक निश्चित ऊंचाई के हैं, जो उन्हें स्वचालित अंकीय अभिन्यास की प्रक्रिया को आसान बनाते हुए पंक्तियों में रखने में सक्षम बनाता है। सेल आमतौर पर पूर्ण-प्रथा अभिन्यास को अनुकूलित करते हैं, जो दूरी और क्षेत्र को कम करते हैं।
एक विशिष्ट मानक-सेल पुस्तकालय में दो मुख्य घटक होते हैं:
- पुस्तकालय समाचार - अभिन्यास, योजनाबद्ध, प्रतीक, सार, और अन्य तार्किक या अनुकरण विचारों सहित अक्सर कई विचारों से मिलकर बनता है। इससे, कैडेंस एलईएफ प्रारूप, और अंतर्ग्रथन आकाशगंगा प्रारूप सहित कई प्रारूपों में विभिन्न सूचनाओं को सुरक्षित किया जा सकता है, जिसमें सेल अभिन्यास के बारे में कम जानकारी होती है, जो स्वचालित "स्थान और मार्ग " उपकरण के लिए पर्याप्त होती है।
- समय सारांश - आम तौर पर स्वाधीनता प्रारूप में, प्रत्येक सेल के लिए कार्यात्मक परिभाषा, समय, शक्ति और ध्वनि की जानकारी प्रदान करने के लिए होती है।
एक मानक-सेल पुस्तकालय में निम्नलिखित अतिरिक्त घटक भी हो सकते हैं। [3]
- सेलों का एक पूरा प्रारूप
- उत्साहित सेलों के उपकरण प्रारूप
- द्रडता पूर्वक प्रारूप या वीएचडीएल-महत्वपूर्ण प्रारूप
- परजीवी निष्कर्षण प्रारूप
- डीआरसी के नियम शीर्ष
उदाहरण एक साधारण एक्सओआर तर्क द्वार है, जिसे ओआर द्वार , औंधाना और एएनडी द्वार से बनाया जा सकता है।
मानक सेल के अनुप्रयोग
दृढ़ता से बोलते हुए, 2-निवेशित एनएएनडी या एनओआर कृत्य किसी भी मनमाना बूलियन कृत्य संग्रह को बनाने के लिए पर्याप्त होते है। लेकिन आधुनिक एएसआईसी प्रारूप में, मानक-कोशिका पद्धति का अभ्यास कोशिकाओं के एक बड़े पुस्तकालय के साथ किया जाता है। पुस्तकालय में आमतौर पर एक ही तर्क कृत्य के कई कार्यान्वयन होते हैं, जो क्षेत्र और गति में भिन्न होते हैं।[3] यह किस्म स्वचालित संश्लेषण स्थान और मार्ग एसपीआर उपकरणों की दक्षता को बढ़ाते है। और परोक्ष रूप से, यह प्ररूपों को कार्यान्वयन अदला - बदली करने की अधिक स्वतंत्रता देते है। मानक-सेल विवरण के एक पूरे समूह को आमतौर पर तकनीकी पुस्तकालय भी कहा जाता है।[3]
व्यावसायिक रूप से उपलब्ध विद्वतीय प्रारूप स्वचालित ईडीए उपकरण अंकीय एएसआईसी के संश्लेषण, स्थानन और मार्गण को स्वचालित करने के लिए प्रौद्योगिकी पुस्तकालयों का उपयोग करते हैं। प्रौद्योगिकी पुस्तकालय को संधानशाला संचालक द्वारा विकसित और वितरित किया जाता है। पुस्तकालय एक अभिकल्पना जाल के समान प्रारूप के साथ एसपीआर प्रक्रिया के विभिन्न चरणों के बीच अभिकल्पना जानकारी के आदान-प्रदान का एक आधार है।
संश्लेषण
प्रौद्योगिकी पुस्तकालय सेल के तर्क दृश्य का उपयोग करते हुए तर्क संश्लेषण उपकरण एएसआईसी के रजिस्टर-हस्तांतरण स्तर आरटीएल विवरण को तकनीकी-निर्भर जाल के समान गणितीय रूप से बदलने की प्रक्रिया करता है। यह प्रक्रिया एक सॉफ्टवेयर रूपांतरक के समान है जो एक उच्च-स्तरीय सी- कार्यक्रम सूची को प्रक्रमक-निर्भर असेंबली-भाषा सूची में परिवर्तित करता है।
जाल के समान तार्किक दृश्य स्तर पर एएसआईसी प्रारूप का मानक-सेल प्रतिनिधित्व है। इसमें मानक सेल पुस्तकालय द्वार और संयोजकता संद्वार के बीच के उदाहरण शामिल हैं। उचित संश्लेषण तकनीक संश्लेषित जाल के समान और मूल आरटीएल विवरण के बीच गणितीय समानता सुनिश्चित करती है। जाल के समान कोई तुच्छ आरटीएल बयान और निस्कर्ष नहीं है।
उच्च स्तरीय संश्लेषण उपकरण सी-स्तरीय प्रतिरूप प्रणाली-सी, एएनएसआई सी/सी++ विवरण को प्रौद्योगिकी-निर्भर जाल के समान बदलने की प्रक्रिया करता है।
स्थानन
स्थानन उपकरण एएसआईसी का भौतिक कार्यान्वयन शुरू करता है। यह एएसआईसी प्रारूप द्वारा प्रदान किए गए 2-डी फ़्लोरप्लान के साथ, प्लेसर उपकरण जाल के समान में प्रत्येक द्वार के लिए स्थान निर्दिष्ट करता है। परिणामी द्वार जाल के समान प्रत्येक मानक-कोशिकाओं का भौतिक स्थान होता है, लेकिन द्वार के आवधिक को एक-दूसरे से कैसे जोड़ा जाता है, इसका एक संक्षिप्त विवरण बरकरार रखता है।
आम तौर पर मानक कोशिकाओं में कम से कम एक आयाम में स्थिर आकार होता है जो उन्हें एकीकृत परिपथ पर पंक्तियों में पंक्तिबद्ध करने की अनुमति देता है। चिप में बड़ी संख्या में पंक्तियाँ होंगी प्रत्येक पंक्ति के बगल में बिजली और जमीन के साथ प्रत्येक पंक्ति में वास्तविक प्रारूप बनाने वाली विभिन्न कोशिकाओं से भरी होगी। कुछ वादक नियमों का पालन करते हुए, प्रत्येक द्वार को जोखिम नक्शे पर अद्वितीय अनन्य स्थान सौंप दिया गया है जो एक दिये गए द्वार पर रखा गया है, किसी अन्य द्वार के स्थान पर कब्जा या अधिव्यापन नहीं कर सकता है।
अनुमार्गण
स्थापित जाल के समान द्वार और पुस्तकालय की आक्रति दृश्य का उपयोग करते हुए, अनुर्मागण संकेत पंक्तियो से संबद्ध और शक्ति उपलब्ध पंक्ति दोनों को जोड़ता है। पूरी तरह से रास्ते मे की गई भौतिक जाल के समान संश्लेषण द्वार की सूची स्थानन प्रत्येक द्वार परस्पर संबद्धता से तैयार किए गए नियुक्ति और अनुर्मागण भी शामिल होते हैं।
डीआरसी/एलवीएस
परिकलन नियम डीआरसी और प्रारूप बनाम योजनाबद्ध एलवीएस सत्यापन प्रक्रियाएं हैं।[2] जो आधुनिक पश्च-सबमाइक्रोमीटर 0.13 माइक्रोन और नीचे पर विश्वसनीय उपकरण निर्माण के लिए ट्रांजिस्टर रिक्ति, धातु परत की मोटाई और बिजली घनत्व नियमों के सख्त पालन की आवश्यकता होती है। डीआरसी संधानशाला परिकलन नियमों के एक निर्धारित भौतिक जाल के समान की पूरी तरह से तुलना करता है, यह किसी भी उल्लंघन को चिह्नित करता है।
एलवीएस प्रक्रिया यह पुष्टि करती है कि अभिन्यास में संबंधित योजनाबद्ध के समान संरचना है। जो आमतौर पर अभिन्यास प्रक्रिया का अंतिम चरण होता है।[2] एलवीएस उपकरण एक निवेश के रूप में एक योजनाबद्ध आरेख और एक अभिन्यास से निकाले गए दृश्य को ग्रहण करता है। तब प्रत्येक से एक जाल के समान उनकी तुलना करता है। जो ग्रंथि, स्ंद्वार और उपकरण, आकार सभी की तुलना की जाती है। यदि वे समान हैं, तो एलवीएस पास हो जाता है और प्रारूपों को जारी रखा जा सकता है। एलवीएस ट्रांजिस्टर उंगलियों को एक अतिरिक्त चौड़ा ट्रांजिस्टर के समान मानता है। इस प्रकार, समानांतर में 4 ट्रांजिस्टर प्रत्येक 1 माइक्रोन चौड़ा , एक 4-उंगली 1 माइक्रोन ट्रांजिस्टर, या 4 माइक्रोन ट्रांजिस्टर को एलवीएस उपकरण द्वारा समान रूप मे देखा जाता है। .lib दस्तावेज़ो की कार्यक्षमता जटिल तंत्र से ली जाती है और इन .lib दस्तावेज़ो में एक विशेषता आवश्यक रूप से जोड़ी जाएगी।
अन्य सेल-आधारित कार्यप्रणाली
मानक सेल प्रारूप स्वचालन प्रवाह के अधिक सामान्य वर्ग में आता है जिसको सेल-आधारित प्रारूप कहा जाता है। संरचित एएसआईसी, क्षेत्र में प्रोग्राम की जा सकने वाली द्वार श्रंखला , और जटिल प्रोग्रामेबल तर्क डिवाइस सेल-आधारित प्रारूप पर भिन्नताएँ हैं। प्रारूप के दृष्टिकोण से, सभी समान निवेश अग्रांत साझा करते हैं। प्रारूप का आरटीएल विवरण मे तीन तकनीकें एसपीआर प्रवाह संश्लेषण, स्थान-और-मार्ग और भौतिक कार्यान्वयन के विवरण में काफी भिन्न हैं।
जटिलता माप
अंकीय मानक सेल अभिकल्पना उदाहरण के लिए सीएमओएस मे जटिलता माप एक सामान्य प्रौद्योगिकी-स्वतंत्र मापीय द्वार समकक्ष जीई है।
यह भी देखें
- एकीकृत परिपथ
- परिपथ प्रारूप
- अर्धचालक
- बहुत बड़े पैमाने पर एकीकरण वीएलएसआई
संदर्भ
- ↑ 1.0 1.1 A. Kahng et al.: "VLSI Physical Design: From Graph Partitioning to Timing Closure", Springer (2011), doi:10.1007/978-90-481-9591-6, ISBN 978-90-481-9590-9, pp. 12-14.
- ↑ 2.0 2.1 2.2 A. Kahng et al.: "VLSI Physical Design: From Graph Partitioning to Timing Closure", Springer (2011), doi:10.1007/978-90-481-9591-6, ISBN 978-90-481-9590-9, p. 10.
- ↑ 3.0 3.1 3.2 D. Jansen et al. "The Electronic Design Automation Handbook", Springer (2003), doi:10.1007/978-0-387-73543-6, ISBN 978-14-020-7502-5, pp. 398-420.
इस पृष्ठ में अनुपलब्ध आंतरिक कड़ियों की सूची
- विशिष्ट एकीकृत परिपथ आवेदन
- अंकीय डाटा
- आंकड़े
- के माध्यम से इलेक्ट्रॉनिक्स
- संवहन दस्तावेज़ स्वरूप
- विनिर्माण क्षमता के लिए अभिकल्पना आईसी
- सिलिकॉन सत्यापन पोस्ट करें
- मास्क डेटा तैयारी
- असफलता विश्लेषण
- रजिस्टर ट्रांसफर लेवल
- सी प्रोग्रामिंग भाषा
- यात्रा
- मांग
- उत्पाद आवश्यकता दस्तावेज़
- बाज़ार अवसर
- जीवन का अंत उत्पाद
- निर्देश समुच्चय
- तर्क अनुकरण
- संकेत की समग्रता
- अभिकल्पना नियम की जाँच
- टाइमिंग क्लोजर
- औपचारिक तुल्यता जाँच
- सामान्य केन्द्रक
- ऑप एंप
- मेंटर ग्राफिक्स
- एकीकृत परिपथों और प्रणालियों के कंप्यूटर सहायता प्राप्त अभिकल्पना पर आईईईई लेनदेन
- असफलता विश्लेषण
- एन पी-सम्पूर्ण
- परीक्षण वेक्टर
- controllability
- observability
- प्रशंसक एल्गोरिदम
- कूट-यादृच्छिक
- पंक्ति का पिछला अंत
- बांड विशेषता
- दोहरी इन-लाइन पैकेज
- मरो एकीकृत परिपथ
- निर्माण अर्धचालक
- विद्युतचुंबकीय व्यवधान
- epoxy
- भली भांति बंद सील
- फ्लैटपैक इलेक्ट्रॉनिक्स
- पतली छोटी रूपरेखा पैकेज
- गोंद
- मेटलाइजिंग
- अनावर्ती अभियांत्रिकी
- बाजार के लिए समय
- तार का जोड़
- नमी
- विद्युतीय
- स्थानीय कर से मुक्ति
- साफ-सुथरे कमरे
- अवरोधित हो जाला
- HIRF
- एकीकृत परिपथ
- रूटिंग इलेक्ट्रॉनिक अभिकल्पना ऑटोमेशन
- प्रक्रिया के कोने
- मानक सेल
- आईसी बिजली की आपूर्ति पिन
- घड़ी की आवृत्ति
- संकेत की समग्रता
- उत्तम नस्ल
- रजिस्टर ट्रांसफर लेवल
- मूल्य संवर्धित
- पुस्तकालय कंप्यूटर विज्ञान
- मॉडल आधारित अभिकल्पना
- स्वत: नियंत्रण
- राज्य मशीनें
- सोर्स कोड
- स्वचालित कोड पीढ़ी
- शून्य से विभाजन
- आवश्यकताओं का पता लगाने योग्यता
- मॉडल जांच
- औपचारिक तरीके
- मॉडल केंद्र
- वेब आधारित अनुकरण
- Xcos
- साइलैब
- पूर्णांक
- मैक ओएस
- प्रयोक्ता इंटरफ़ेस
- समारोह गणित
- फोरट्रान
- स्थिर कंप्यूटर विज्ञान
- खिसकाना
- जादू वर्ग
- लैम्ब्डा कैलकुलस
- मेक्स फ़ाइल
- मेथेमेटिका
- तुम क्या सहन करते हो
- संख्यात्मक-विश्लेषण सॉफ्टवेयर की तुलना
- आईईईई मानक
- एक्सेलेरा
- जावा प्रोग्रामिंग भाषा
- पैक्ड सरणी
- कड़ा मुकाबला
- struct
- टाइपडीफ
- कुंडी इलेक्ट्रॉनिक
- रन टाइम कार्यक्रम जीवनचक्र चरण
- एकल विरासत
- टेम्पलेट विशेषज्ञता
- जालकारी छिपाना
- ऑपरेटर नया
- यादृच्छिक परीक्षण
- सामग्री निहितार्थ अनुमान का नियम
- पूर्ववृत्त तर्क
- फलस्वरूप
- सिमुलेशन
- स्वचालित प्रमेय सिद्ध करना
- कार्तीय गुणन
- परीक्षण के अंतर्गत उपकरण
- अभिकल्पना अंतरिक्ष सत्यापन
- टेस्ट कवरेज
- उदाहरण कंप्यूटर विज्ञान
- तुल्यकालन कंप्यूटर विज्ञान
- सशक्त टाइपिंग
- पाश के लिए
- बहाव को काबू करें
- लगातार कंप्यूटर प्रोग्रामिंग
- भाषा अंतरसंचालनीयता
- सी-परिवार प्रोग्रामिंग भाषाओं की सूची
- प्रक्रमण करने से पहले के निर्देश
- मूल फाइल
- लिंट सॉफ्टवेयर
- एकीकृत परिपथ अभिकल्पना
- एकीकृत परिपथ प्रारूप
- एकीकृत परिपथ
- पूरा रिवाज
- इन्सुलेटर पर सिलिकॉन
- मुखौटा डेटा तैयारी
- उच्च स्तरीय संश्लेषण
- असतत घटना सिमुलेशन
- आईडिया1
- उच्च स्तरीय प्रोग्रामिंग भाषा
- संगणक वैज्ञानिक
- वितरित अभिकलन
- व्युत्पन्न वर्ग
- सीएलयू प्रोग्रामिंग भाषा
- अदा प्रोग्रामिंग भाषा
- कक्षा कंप्यूटर प्रोग्रामिंग
- कास्ट कंप्यूटर विज्ञान
- एक्सेप्शन हेंडलिंग
- सभा की भाषा
- अवधारणाएं सी ++
- सी ++ मानक पुस्तकालय
- एब्स्ट्रैक्शन कंप्यूटर साइंस
- कक्षा कंप्यूटर विज्ञान
- संकलन समय
- सहयोगी सरणी
- सुविधा सॉफ्टवेयर अभिकल्पना
- अनवरत वृद्धि # अनियंत्रित विस्तार
- विशिष्ट एकीकृत परिपथ आवेदन
- अर्धचालक निर्माण
- एक चिप पर सिस्टम
- नि: शुल्क
- अनुक्रमिक तर्क
- स्थान और मार्ग
- रूटिंग ईडीए
- सेमीकंडक्टर
बाहरी संबंध
- VLSI Technology— This site contains support material for a book that Graham Petley is writing, The Art of Standard Cell Library Design
- Oklahoma State University— This site contains support material for a complete System on Chip standard cell library that utilizes public-domain and Mentor Graphics/Synopsys/Cadence Design System tools
The standard cell areas in a CBIC are built-up of rows of standard cells, like a wall built-up of bricks
- Virginia Tech— This is a standard cell library developed by the Virginia Technology VLSI for Telecommunications VTVT
- ChipX - Interesting overview of Standard Cell as well as metal layer configurable chip options.
- Low Power Standard Cell Design
