डबल डेटा रेट

From Vigyanwiki
Revision as of 13:31, 31 May 2023 by alpha>Indicwiki (Created page with "thumb|[[एकल डेटा दर, डबल डेटा रेट और क्वाड डेटा दर के बीच तुलन...")
(diff) ← Older revision | Latest revision (diff) | Newer revision → (diff)
एकल डेटा दर, डबल डेटा रेट और क्वाड डेटा दर के बीच तुलना

कम्प्यूटिंग में, डबल डेटा रेट (DDR) के साथ काम करने वाली एक कंप्यूटर बस घड़ी का संकेत के बढ़ते और गिरते दोनों किनारों पर डेटा ट्रांसफर करती है।[1] इसे डबल पंप, डुअल-पंप और डबल ट्रांजिशन के रूप में भी जाना जाता है। शब्द टॉगल मोड फ्लैश मेमोरी#NAND फ्लैश के संदर्भ में प्रयोग किया जाता है।

सिंहावलोकन

क्लॉक किए गए विद्युत सर्किट को डिजाइन करने का सबसे सरल तरीका यह है कि इसे क्लॉक सिग्नल के पूर्ण चक्र (उठने और गिरने) के लिए एक ट्रांसफर किया जाए। हालाँकि, इसके लिए आवश्यक है कि क्लॉक सिग्नल प्रति ट्रांसफर में दो बार बदले, जबकि डेटा लाइनें प्रति ट्रांसफर में अधिकतम एक बार बदलती हैं। उच्च बैंडविड्थ पर काम करते समय, सिग्नल अखंडता सीमाएं घड़ी की आवृत्ति को बाधित करती हैं।[citation needed] घड़ी के दोनों किनारों का उपयोग करके, डेटा सिग्नल समान सीमित आवृत्ति के साथ काम करते हैं, जिससे डेटा संचरण दर दोगुनी हो जाती है।

इस तकनीक का उपयोग माइक्रोप्रोसेसर सामने की ओर बस ों, समानांतर SCSI#Ultra-3|Ultra-3 SCSI, विस्तार बसों (त्वरित ग्राफिक्स पोर्ट, PCI-X) के लिए किया गया है[2]), ग्राफिक्स मेमोरी (GDDR), SDRAM (RDRAM और DDR SDRAM दोनों DDR5 SDRAM के माध्यम से), और AMD के एथलॉन 64 प्रोसेसर पर हाइपरट्रांसपोर्ट बस। यह हाल ही में उच्च डेटा स्थानांतरण गति आवश्यकताओं वाली अन्य प्रणालियों के लिए उपयोग किया जा रहा है – एक उदाहरण के रूप में, एनॉलॉग से डिजिटल परिवर्तित करने वाला उपकरण (ADCs) के आउटपुट के लिए।[3] डीडीआर को दोहरे दोहरे चैनल वास्तुकला के साथ भ्रमित नहीं होना चाहिए, जिसमें प्रत्येक मेमोरी चैनल दो रैम मॉड्यूल को एक साथ एक्सेस करता है। दो प्रौद्योगिकियां एक दूसरे से स्वतंत्र हैं और कई मदरबोर्ड दोहरी चैनल कॉन्फ़िगरेशन में डीडीआर मेमोरी का उपयोग करके दोनों का उपयोग करते हैं।

डबल या क्वाड डेटा दर का एक विकल्प लिंक को सेल्फ क्लॉकिंग सिग्नल बनाना है। सेल्फ-क्लॉकिंग। यह युक्ति InfiniBand और PCI Express द्वारा चुनी गई थी।

बैंडविड्थ और आवृत्ति का संबंध

डबल-पंप वाली बस की बैंडविड्थ का वर्णन करना भ्रामक हो सकता है। प्रत्येक क्लॉक एज को बीट (संगीत) के रूप में संदर्भित किया जाता है, जिसमें प्रति चक्र दो बीट (एक बीट (संगीत)#डाउनबीट और अपबीट और एक बीट (संगीत)#डाउनबीट) होता है। तकनीकी रूप से, हेटर्स ़ प्रति सेकंड चक्रों की एक इकाई है, लेकिन बहुत से लोग प्रति सेकंड स्थानान्तरण की संख्या का उल्लेख करते हैं। सावधानीपूर्वक उपयोग आमतौर पर 500 मेगाहर्ट्ज, डबल डेटा दर या 1000 मेगाट्रांसफर प्रति सेकंड|एमटी/एस के बारे में बात करता है, लेकिन कई लोग 1000 मेगाहर्ट्ज बस को आकस्मिक रूप से संदर्भित करते हैं, भले ही 500 मेगाहर्ट्ज से तेज कोई सिग्नल चक्र न हो।

डीडीआर एसडीआरएएम ने प्रति सेकंड मेगाबाइट्स में बस बैंडविड्थ, अंतरण दर के उत्पाद और बाइट्स में बस की चौड़ाई को संदर्भित करने की तकनीक को लोकप्रिय बनाया। 100 मेगाहर्ट्ज घड़ी के साथ काम करने वाले DDR SDRAM को DDR-200 (इसकी 200 MT/s डेटा अंतरण दर के बाद) कहा जाता है, और उस डेटा दर पर संचालित 64-बिट (8-बाइट) चौड़ा DIMM को PC-1600 कहा जाता है, इसके बाद 1600 एमबी/एस पीक (सैद्धांतिक) बैंडविड्थ। इसी तरह, 12.8 GB/s अंतरण दर DDR3-1600 को PC3-12800 कहा जाता है।

डीडीआर मॉड्यूल के लोकप्रिय पदनामों के कुछ उदाहरण:

Names Memory clock I/O bus clock Transfer rate Theoretical bandwidth
DDR-200, PC-1600 100 MHz 100 MHz 200 MT/s 1.6 GB/s
DDR-400, PC-3200 200 MHz 200 MHz 400 MT/s 3.2 GB/s
DDR2-800, PC2-6400 200 MHz 400 MHz 800 MT/s 6.4 GB/s
DDR3-1600, PC3-12800 200 MHz 800 MHz 1600 MT/s 12.8 GB/s
DDR4-2400, PC4-19200 300 MHz 1200 MHz 2400 MT/s 19.2 GB/s
DDR4-3200, PC4-25600 400 MHz 1600 MHz 3200 MT/s 25.6 GB/s
DDR5-4800, PC5-38400 300 MHz 2400 MHz 4800 MT/s 38.4 GB/s
DDR5-6400, PC5-51200 400 MHz 3200 MHz 6400 MT/s 51.2 GB/s

चाक एसडीआरएएम केवल डेटा लाइनों पर डबल-डेटा-रेट सिग्नलिंग (दूरसंचार) का उपयोग करता है। पता और नियंत्रण संकेत अभी भी प्रति घड़ी चक्र (घड़ी के बढ़ते किनारे पर सटीक होने के लिए) एक बार डीआरएएम को भेजे जाते हैं, और सीएएस विलंबता जैसे समय पैरामीटर घड़ी चक्रों में निर्दिष्ट होते हैं। कुछ कम सामान्य DRAM इंटरफेस, विशेष रूप से LPDDR2, GDDR5 और XDR DRAM, दोहरे डेटा दर का उपयोग करके कमांड और पते भेजते हैं। DDR5 प्रत्येक DIMM के लिए दो 7-बिट डबल डेटा रेट कमांड/एड्रेस बस का उपयोग करता है, जहां एक पंजीकृत मेमोरी क्लॉक ड्राइवर चिप प्रत्येक मेमोरी चिप में 14-बिट SDR बस में परिवर्तित हो जाती है।

यह भी देखें

संदर्भ

  1. Hennessy, John L.; Patterson, David A. (2007). Computer architecture: a quantitative approach. Amsterdam: Morgan Kaufmann. p. 314. ISBN 978-0-12-370490-0.
  2. Schmid, Patrick. "PCI एक्सप्रेस PCI-X से लड़ती है". Tom's Hardware Guide.
  3. "AD9467 ADC" (PDF) (data sheet). Analog Devices.