आईबीएम पावर आर्किटेक्चर
| POWER, PowerPC, and Power ISA architectures |
|---|
| NXP (formerly Freescale and Motorola) |
| IBM |
|
| IBM/Nintendo |
| Other |
| Related links |
| Cancelled in gray, historic in italic |
आईबीएम पावर आईबीएम द्वारा विकसित एक रिड्यूस्ड इंस्ट्रक्शन सेट कंप्यूटर (आरआईएससी) इंस्ट्रक्शन सेट आर्किटेक्चर (आईएसए) है, जिसे आईबीएम द्वारा विकसित किया गया है। इसका नाम एक एक्रोनिम है जो "परफॉर्मेंस ऑप्टिमाइजेशन विथ एन्हांस्ड आरआईएससी" का संक्षिप्त रूप है।[1]
आईएसए का उपयोग 1990 के दशक के दौरान आईबीएम के उच्च-स्तरीय माइक्रोप्रोसेसरों के लिए आधार के रूप में किया गया था और इसका उपयोग आईबीएम के कई सर्वर, मिनी कंप्यूटर, वर्कस्टेशन और सुपर कंप्यूटर में किया गया था। इन प्रोसेसरों को पावर1 (आरआईओएस-1, आरआईओएस.9, आरएससी, आरएडी6000) और पावर2 (पावर2, पावर2+ और पी2एससी) कहा जाता है।
आईएसए ने पावरपीसी इंजन सेट आर्किटेक्चर में विकसित हुआ और 1998 में यह बंद कर दिया गया जब आईबीएम ने पावर3 प्रोसेसर प्रस्तुत किया जो मुख्य रूप से 32/64-बिट पावरपीसी प्रोसेसर था लेकिन पूर्व संगतता के लिए आईबीएम पावर आर्किटेक्चर भी सम्मिलित था। मूल आईबीएम पावर आर्किटेक्चर को तब परित्यक्त कर दिया गया। पावरपीसी ने 2006 में तृतीय पावर आईएसए के रूप में विकसित हुआ।
आईबीएम अपने एप्लिकेशन-स्पेसिफिक इंटीग्रेटेड सर्किट (एएसआईसी) प्रस्तावों में उपयोग के लिए पावरपीसी माइक्रोप्रोसेसर कोर विकसित करना जारी रखता है। कई उच्च वॉल्यूम एप्लिकेशन पावरपीसी कोर को एम्बेड करते हैं।
इतिहास
801 अनुसंधान परियोजना
1974 में, आईबीएम ने प्रति सेकंड कम से कम 300 कॉल को सँभालने की क्षमता वाला एक बड़ा टेलीफोन-स्विचिंग नेटवर्क बनाने के डिजाइन उद्देश्य के साथ एक परियोजना का आरम्भ किया गया। यह अनुमान लगाया गया था कि वास्तविक समय की प्रतिक्रिया को बनाए रखते हुए प्रत्येक कॉल को संभालने के लिए 20,000 मशीन इंस्ट्रक्शनों (इंस्ट्रक्शन) की आवश्यकता होगी, इसलिए 12 एमआईपीएस के प्रदर्शन वाले प्रोसेसर को आवश्यक समझा गया।[2] यह आवश्यकता उस समय के लिए अति-महत्वाकांक्षी थी, लेकिन यह अनुभव किया गया कि समकालीन सीपीयू की अधिकांश जटिलता को दूर किया जा सकता है, क्योंकि इस मशीन को केवल I/O, ब्रांच, रजिस्टर-रजिस्टर जोड़ने, रजिस्टर और मेमोरी के बीच डेटा स्थानांतरित करने की आवश्यकता होगी और यहां अधिक अंकगणित करने के लिए विशेष इंस्ट्रक्शन की आवश्यकता नहीं होगी।
यह सरल डिजाइन दर्शन, जहां एक जटिल ऑपरेशन का प्रत्येक चरण एक मशीन इंस्ट्रक्शन द्वारा स्पष्ट रूप से निर्दिष्ट किया जाता है और सभी इंस्ट्रक्शनों को समान स्थायी समय में पूरा करने की आवश्यकता होती है, बाद में आरआईएससी के नाम से प्रसिद्ध हुआ।
1975 तक टेलीफोन स्विच परियोजना को प्रोटोटाइप के बिना रद्द कर दिया गया। हालांकि, परियोजना के प्रथम वर्ष में सिमुलेशन से प्राप्त अनुमानों के आधार पर ऐसा लग रहा था कि इस परियोजना के लिए डिज़ाइन की जा रही प्रोसेसर एक बहुत आशावादी सामान्यउद्देशीकृत प्रोसेसर हो सकता है, इसलिए काम थॉमस जे. वॉटसन रिसर्च सेंटर बिल्डिंग #801 पर 801 परियोजना पर जारी रहा।[2]
1982 चीता परियोजना
वॉटसन रिसर्च सेंटर में दो वर्षों तक, 801 डिज़ाइन की सुपरस्केलर सीमाएं अन्वेषित की गईं, जैसे डिज़ाइन को एकाधिक कार्यात्मक इकाइयों का उपयोग करके कार्यकरण को उन्नत बनाने की संभावना, जैसा कि आईबीएम सिस्टम/360 मॉडल 91 और सीडीसी 6600 में किया गया था (हालांकि मॉडल 91 सीआईएससी डिज़ाइन पर आधारित था), यह निर्धारित करने के लिए कि क्या एक आरआईएससी मशीन एक साइकिल प्रति कई इंस्ट्रक्शनन बनाए रख सकती है, या 801 डिज़ाइन को एकाधिक-व्यापार-इकाइयों के लिए अनुमति देने के लिए कौन से डिज़ाइन परिवर्तन किए जाने चाहिए।
कार्य-निष्पादन को बढ़ाने के लिए, चीता में भिन्न-भिन्न ब्रांच, फिक्स्ड-पॉइंट और फ्लोटिंग-पॉइंट निष्पादन इकाइयाँ थीं।[3][4] कई परिवर्तन 801 डिज़ाइन में किए गए थे जिससे बहु-निष्पादन-इकाइयों को अनुमति प्राप्त हुई। चीता को मूल रूप से बायपोल इमिटर-कपल लॉजिक (ईसीएल) तकनीक का उपयोग करके निर्मित करने की योजना बनाई गई थी, लेकिन 1984 तक पूरक धातु-ऑक्साइड-अर्धचालक (सीएमओएस) तकनीक के उपयोग से सर्किट एकीकरण के स्तर में वृद्धि हुई जबकि ट्रांजिस्टर-लॉजिक कार्यकरण को संशोधित किया गया।
अमेरिका परियोजना
1985 में, आईबीएम थॉमस जे. वॉटसन अनुसंधान केंद्र में द्वितीय पीढ़ी के आरआईएससी आर्किटेक्चर पर शोध प्रारंभ हुआ, जिसने "अमेरिका आर्किटेक्चर" का निर्माण किया;[2] 1986 में, आईबीएम ऑस्टिन ने उस आर्किटेक्चर के आधार पर आरएस/6000 श्रृंखला विकसित करना प्रारंभ किया।[3][4]
पावर
1990 के फरवरी में, आईबीएम के पहले कम्प्यूटर जिनमें पावर इंस्ट्रक्शन सेट सम्मिलित था, "आरआईएससी सिस्टम/6000" या आरएस/6000 के नाम से जाने जाते थे। ये आरएस/6000 कम्प्यूटरों दो श्रेणियों, वर्कस्टेशन और सर्वर में विभाजित थे, और इसलिए पावरस्टेशन और पावरसर्वर के रूप में प्रस्तुत किए गए थे। आरएस/6000 सीपीयु में 2 विन्यास (कॉन्फ़िगरेशन्स) थीं, जिन्हें "आरआईओएस-1" और "आरआईओएस.9" (या सामान्यतः "पावर1" सीपीयु के नाम विख्यात था) कहा जाता था। आरआईओएस-1 विन्यास में कुल 10 भिन्न-भिन्न चिप्स - इंस्ट्रक्शन कैश चिप, फिक्स्ड-पॉइंट चिप, फ्लोटिंग-पॉइंट चिप, 4 डेटा कैश चिप्स, स्टोरेज कंट्रोल चिप, इनपुट/आउटपुट चिप्स, और एक क्लॉक चिप थीं। निम्न लागत वाली आरआईओएस.9 विन्यास में 8 भिन्न-भिन्न चिप्स - इंस्ट्रक्शन कैश चिप, फिक्स्ड-पॉइंट चिप, फ्लोटिंग-पॉइंट चिप, 2 डेटा कैश चिप्स, स्टोरेज कंट्रोल चिप, इनपुट/आउटपुट चिप, और एक क्लॉक चिप होती थीं।
आरआईओएस, आरएससी ("आरआईएससी सिंगल चिप" के लिए) का एकल-चिप कार्यान्वयन, निम्न-स्तरीय आरएस/6000 के लिए विकसित किया गया था; आरएससी का उपयोग करने वाली पहली मशीनें 1992 में निर्मुक्त किया गया।
पावर2
आईबीएम ने 1991 में टेक्सास के ऑस्टिन में ऐप्पल/आईबीएम/मोटोरोला संधि के निर्माण से दो साल पहले, पावर1 के उत्तराधिकारी के रूप में पावर2 प्रोसेसर प्रयास की शुरुआत की गई। ऐप्पल/आईबीएम/मोटोरोला प्रयास को शुरू करने के लिए संसाधनों के विचलन से प्रभावित होने के प्रश्चात भी, पावर2 को शुरुआत से सिस्टम शिपमेंट तक पांच साल लग गए। डिज़ाइन में एक दूसरी फिक्स्ड-पॉइंट इकाई, दूसरी फ्लोटिंग पॉइंट यूनिट और अन्य कार्यकरण में संशोधनों को जोड़कर, पावर2 ने नवम्बर 1993 में घोषणा की जब यह अग्रणी कार्यकरण प्राप्त कर लिया था।
इंस्ट्रक्शन सेट में नए इंस्ट्रक्शन भी जोड़े गए:
- क्वाड-वर्ड स्टोरेज इंस्ट्रक्शन। क्वाड-वर्ड लोड इंस्ट्रक्शन दो आसन्न द्विक-प्रिसिज़न मानों को दो आसन्न फ़्लोटिंग-पॉइंट रजिस्टरों में ले जाता है।
- हार्डवेयर वर्गमूल इंस्ट्रक्शन।
- फ्लोटिंग-प्वाइंट से पूर्णांक रूपांतरण इंस्ट्रक्शन ।
1996 में आरएस/6000 और आरएस/6000 एसपी2 प्रोडक्ट लाइन का समर्थन करने के लिए, आईबीएम की अपनी डिज़ाइन टीम ने एप्पल/आईबीएम/मोटोरोला संधि के बाहर, पावर2, पी2इससी ("पावर2 सुपर चिप") विकसित करने के लिए तैयार किया, जो आईबीएम की सबसे उन्नत और गहन सीएमओएस-6एस प्रक्रम में एप्पल/आईबीएम/मोटोरोला संधि के बाहर था। पी2एससी ने सभी भिन्न-भिन्न पावर2 इंस्ट्रक्शन कैश, फिक्स्ड पॉइंट, फ्लोटिंग पॉइंट, स्टोरेज कंट्रोल और डेटा कैश चिप्स को वृहद् डाइ में संयोजित कर लिया जाता है। इसकी प्रस्तावना के समय, पी2एससी उद्योग में सबसे बड़े और अधिकतम ट्रांजिस्टर गणना वाला प्रोसेसर था। इसके साइज, जटिलता, और उन्नत सीएमओएस प्रक्रम की चुनौती के पश्चात भी, प्रोसेसर का प्रथम टेप-आउट संस्करण शिप किया जा सका, और इसकी घोषणा के समय यह अग्रणी फ्लोटिंग पॉइंट कार्य-निष्पादन प्रदान करता था। पी2एससी ने 1997 में चैस ग्रैंडमास्टर गैरी कास्परोव को हराने वाले आईबीएम डीप ब्लू चैस प्लेइंग सुपरकंप्यूटर में उपयोग किया गया था। इसके द्वयंकीय परिष्कृत एमएएफ फ्लोटिंग पॉइंट इकाइयों और वृहद् वाइड और निम्न लेटेंसी मेमोरी इंटरफ़ेस के साथ, पी2एससी प्राथमिकतापूर्वक अभियांत्रिकी और वैज्ञानिक अनुप्रयोगों के लिए लक्षित था। पी2एससी को अंततः पावर3 द्वारा प्रदर्शित किया गया, जिसमें 64-बिट, एसएमपी क्षमता और पी2एससी की उन्नत द्वयंकीय एमएएफ फ्लोटिंग पॉइंट इकाइयों के अतिरिक्त पावरपीसी में पूर्ण परिवर्तन सम्मिलित था।
आर्किटेक्चर
पावर डिज़ाइन सीधे 801 के सीपीयू से उत्पन्न हुआ है, जिसे व्यापक रूप से पहले वास्तविक आरआईएससी प्रोसेसर डिज़ाइन माना जाता है। 801 को आईबीएम हार्डवेयर के अंदर कई अनुप्रयोगों में उपयोग किया गया।[2]
एक समय पीसी/आरटी निर्मुक्त किया जा रहा था, आईबीएम ने अमेरिका प्रोजेक्ट की शुरुआत की, जिसका उद्देश्य व्यापर क्षेत्र में सबसे शक्तिशाली सीपीयू डिज़ाइन करना था। उन्हें प्राथमिकता से 801 डिज़ाइन में दो समस्याओं को ठीक करने में रुचि थी:
- 801 को सभी इंस्ट्रक्शन को एक क्लॉक साइकिल में पूरा करने की आवश्यकता थी, जिसमें फ्लोटिंग पॉइंट इंस्ट्रक्शन सम्मिलित नहीं थे।
- यद्यपि डिकोडर को इन एकल-साइकिल परिचालनों के साइड इफेक्ट के रूप में पाइपलाइन किया गया था, उन्होंने सुपरस्केलर प्रभावों का उपयोग नहीं किया।
अमेरिका प्रोजेक्ट के लिए फ्लोटिंग पॉइंट फोकस बन गया था और आईबीएम को संयुक्त चक्रण में 64-बिट डबल-प्रेसिजन गुणन और विभाजन का समर्थन करने वाले नए एल्गोरिदम का उपयोग करने में सफलता प्राप्त हुई, जो प्रतिसंचार में एक साइकिल में कार्य कर सकते थे। डिज़ाइन का एफपीयु भाग इंस्ट्रक्शन डिकोडर और इंटीजर पार्ट से अलग था, जिससे डिकोडर एक ही समय में एफपीयु और एएलयु (इंटीजर) निष्पादन इकाइयों को इंस्ट्रक्शन संप्रेषित कर सकता था। इसे आईबीएम ने कॉम्प्लेक्स इंस्ट्रक्शन डिकोडर के साथ पूर्ण किया, जो इंस्ट्रक्शन ला सकता है, दूसरे को डिकोड कर सकता था और एक ही समय में एएलयू और एफपीयू को संप्रेषित कर सकता था, जिसके परिणामस्वरूप उपयोग में आने वाले पहले सुपरस्केलर सीपीयू डिज़ाइन में से एक का उपयोग किया गया था।
यह सिस्टम 32 32-बिट पूर्णांक रजिस्टर और अन्य 32 64-बिट फ्लोटिंग पॉइंट रजिस्टर इकाइयों में उपयोग करता था। शाखा इकाई में अपने उपयोग के लिए कई "प्राइवेट" रजिस्टर भी सम्मिलित थे, जिनमें प्रोग्राम काउंटर भी सम्मिलित था।
आर्किटेक्चर की एक अन्य विशिष्ट विशेषता वर्चुअल एड्रेस सिस्टम है जो सभी एड्रेस को 52-बिट स्पेस में मैप करती है। इस तरह एप्लिकेशन मेमोरी को "फ्लैट" 32-बिट स्पेस में साझा कर सकते हैं, और सभी प्रोग्रामों में प्रत्येक 32 बिट्स के भिन्न-भिन्न ब्लॉक हो सकते हैं।
पुस्तक I का परिशिष्ट E: पावरपीसी आर्किटेक्चर बुक का पावरपीसी यूजर इंस्ट्रक्शन सेट आर्किटेक्चर,[5] संस्करण 2.02[6] पावर और पावर2 इंस्ट्रक्शन सेट आर्किटेक्चर और पावर5 द्वारा कार्यान्वित पावरपीसी इंस्ट्रक्शन सेट आर्किटेक्चर के संस्करण के बीच अंतर का वर्णन करता है।
यह भी देखें
- पावर आईएसए
संदर्भ
- ↑ Bakoglu, H. B.; Grohoski, G. F.; Montoye, R. K. (January 1990). "The IBM RISC System/6000 processor: Hardware overview". IBM Journal of Research and Development. 34 (1): 12–22. doi:10.1147/rd.341.0012.
- ↑ 2.0 2.1 2.2 2.3 Cocke, J.; Markstein, V. (January 1990). "आईबीएम में आरआईएससी प्रौद्योगिकी का विकास" (PDF). IBM Journal of Research and Development. 34 (1): 4–11. doi:10.1147/rd.341.0004.
- ↑ 3.0 3.1 John Paul Shen; Mikko H. Lipasti (July 30, 2013). Modern Processor Design: Fundamentals of Superscalar Processors. Waveland Press. p. 380. ISBN 9781478610762.
- ↑ 4.0 4.1 G. F. Grohoski (January 1990). "Machine organization of the IBM RISC System/6000 processor". IBM Journal of Research and Development. 34 (1): 37–58. doi:10.1147/rd.341.0037.
- ↑ Book I: PowerPC User Instruction Set Architecture
- ↑ PowerPC Architecture Book, Version 2.02
- Notes
- Pickover, C. A., ed. (January 1990). "IBM Journal of Research and Development". 34 (1).
{{cite journal}}: Cite journal requires|journal=(help) - IBM RISC System/6000 processor issue. - Anderson, S.; Bell, R.; Hague, J.; et al. (1998). "RS/6000 Scientific and Technical Computing: POWER3 Introduction and Tuning Guide" (PDF). IBM Corp. Archived from the original (PDF) on 2012-03-21.
{{cite journal}}: Cite journal requires|journal=(help) - gives more information about POWER1, POWER2, and POWER3 - Soltis, Frank G. (1997). Inside the AS/400: Featuring the AS/400e Series, 2nd Edition. 29th Street Press. pp. 13–48. ISBN 978-1-882419-66-1.
अग्रिम पठन
- Weiss, Shlomo; Smith, James Edward (1994). POWER and PowerPC. Morgan Kaufmann. ISBN 978-1558602793. — Relevant parts: Chapter 1 (the POWER architecture), Chapter 2 (how the architecture should be implemented), Chapter 6 (the additions introduced by the POWER2 architecture), Appendixes A and C (describes all POWER instructions), Appendix F (describes the differences between the POWER and PowerPC architectures)
- Dewar, Robert B.K.; Smosna, Matthew (1990). Microprocessors: A Programmer's View. McGraw-Hill. — Chapter 12 describes the POWER architecture (referred to as RIOS, its earlier name) and its origins
बाहरी संबंध
- POWER to the people at the Wayback Machine (archived May 16, 2008) - an IBM history of POWER and PowerPC
- When Is PowerPC Not PowerPC? at the Wayback Machine (archived April 15, 2012) - History of the POWER Architecture by Frank Soltis
- 27 years of IBM RISC at the Wayback Machine (archived February 21, 2016)
