एड्रेस डिकोडर
डिजिटल इलेक्ट्रॉनिक्स में, एड्रेस डिकोडर और बाइनरी डिकोडर होता है जिसमें एड्रेस बिट्स के लिए दो या दो से अधिक इनपुट होते हैं और डिवाइस चयन संकेतों के लिए एक या अधिक आउटपुट होते हैं।[1] जब किसी विशेष डिवाइस का एड्रेस इनपुट पर दिखाई देता है, तो डिकोडर उस डिवाइस के लिए चयन आउटपुट पर बल देता है। समर्पित, सिंगल-आउटपुट एड्रेस डिकोडर को एड्रेस बस में प्रत्येक डिवाइस में सम्मिलित किया जा सकता है, या सिंगल एड्रेस डिकोडर कई डिवाइसों की सेवा कर सकता है।[2]
n एड्रेस इनपुट बिट्स वाला सिंगल एड्रेस डिकोडर 2n तक कार्य कर सकता है। एकीकृत परिपथों की 7400 श्रृंखला के कई सदस्यों को एड्रेस डिकोडर के रूप में उपयोग किया जा सकता है। उदाहरण के लिए, जब एड्रेस डिकोडर के रूप में उपयोग किया जाता है, तो 74154[3] चार एड्रेस इनपुट प्रदान करता है और सोलह (अर्थात, 24) डिवाइस चयनकर्ता आउटपुट प्रदान करता है। एड्रेस डिकोडर और बाइनरी डिकोडर परिपथ का विशेष उपयोग है जिसे डीबहुसंकेतक या डेमक्स (74154 को सामान्यतः 4-से-16 डीबहुसंकेतक कहा जाता है) के रूप में जाना जाता है, जिसमें एड्रेस डिकोडिंग के अतिरिक्त कई अन्य उपयोग होते हैं।
एड्रेस डिकोडर बस (कंप्यूटिंग) का उपयोग करने वाले प्रणाली के लिए मूलभूत बिल्डिंग ब्लॉक हैं। वे सभी एकीकृत परिपथ परिवारों, प्रक्रियाओं और सभी मानक एफपीजीए और एप्लिकेशन-विशिष्ट एकीकृत परिपथ लाइब्रेरी में प्रतिनिधित्व करते हैं। डिजिटल लॉजिक डिज़ाइन में परिचयात्मक पाठ्यपुस्तकों में वर्णन किया गया है।[1]
एड्रेस डिकोडर मेमोरी में स्टोरेज सेल का चयन
एड्रेस डिकोडर माइक्रोइलेक्ट्रॉनिक में सामान्य रूप से उपयोग किया जाने वाला घटक है जिसका उपयोग अनियमित रूप से एड्रेस योग्य मेमोरी डिवाइस में मेमोरी सेल का चयन करने के लिए किया जाता है।
इस प्रकार के मेमोरी सेल में निश्चित संख्या में मेमोरी एलिमेंट्स या बिट्स होते हैं। एड्रेस डिकोडर एड्रेस बस से जुड़ा होता है और वहां बनाए गए एड्रेस को पढ़ता है। विशेष स्विचिंग लॉजिक का उपयोग करते हुए, यह इस एड्रेस का उपयोग यह गणना करने के लिए करता है कि किस मेमोरी सेल को एक्सेस किया जाना है। यह तब उस सेल को विशेष नियंत्रण रेखा के माध्यम से उसका चयन करता है। इस रेखा को चयन रेखा के रूप में भी जाना जाता है। डायनेमिक मेमोरी (डायनेमिक रैंडम-एक्सेस मेमोरी) में, मेमोरी मैट्रिक्स पर पंक्ति और कॉलम चयन लाइनें होती हैं, जिन्हें चिप में एकीकृत एड्रेस डिकोडर्स द्वारा नियंत्रित किया जाता है।
डिकोडर के प्रकार के आधार पर, मेमोरी सेल का चयन करने के लिए उपयोग किया जाने वाला तर्क कुछ परिस्थितियों में प्रोग्राम करने योग्य हो सकता है।
एड्रेस डिकोडर उपयुक्त मेमोरी मॉड्यूल का चयन
प्रोसेसर प्रणाली के एड्रेस बस द्वारा विशेष एड्रेस प्रदान किए जाने पर एड्रेस डिकोडर का उपयोग कई मेमोरी मॉड्यूल या मेमोरी चिप्स में से एक को चयन करने के लिए भी किया जाता है।
इस उद्देश्य के लिए, मेमोरी मॉड्यूल या मेमोरी चिप्स में चयन इनपुट होते हैं, जिन्हें सामान्यतः चिप चयन पिन (सीएस) या चिप सक्षम पिन (सीई) कहा जाता है। इन निविष्टियों में प्रायः नकारात्मक तर्क कार्य (CS या CE) होता है, i. H. आसन्न तार्किक शून्य (वोल्टेज स्तर कम) के साथ चयन किया गया है।
एड्रेस डिकोडर मेमोरी मॉड्यूल या चिप्स को प्रोसेसर के एड्रेस स्पेस में रखने के लिए भिन्न-भिन्न कॉम्बिनेटरियल लॉजिक का उपयोग करता है। मेमोरी मॉड्यूल में प्रायः एड्रेस स्पेस की तुलना में कम क्षमता होती है। अत्यधिक स्तिथियों में, कई मॉड्यूल का उपयोग किया जा सकता है, भले ही वे संरचना में पूर्ण रूप से समान हों। यह सुनिश्चित किया जाना चाहिए कि वे एड्रेस श्रेणी में भिन्न हैं।
संदर्भ
- ↑ 1.0 1.1 Paul Horowitz and Winfield Hill (1989). The Art of Electronics (2nd ed.). Cambridge University Press. p. 685,766. ISBN 978-0-521-37095-0.
- ↑ S. J. Cahill (1993). Digital and microprocessor engineering (2nd ed.). Ellis Horwood. pp. 489–494. ISBN 978-0-13-213398-2.
- ↑ Datasheet for 74HCT154
 | This computer hardware article is a stub. You can help Wikipedia by expanding it. |
