दद्दा मल्टीप्लायर
दद्दा मल्टीप्लायर हार्डवेयर द्विआधारी गुणक डिज़ाइन है जिसका आविष्कार कंप्यूटर वैज्ञानिक लुइगी दद्दा ने 1965 में किया था।[1]यह आंशिक उत्पादों को चरणों (दद्दा वृक्ष या दद्दा कमी) में तब तक जोड़ने के लिए योजक (इलेक्ट्रॉनिक्स) के चयन का उपयोग करता है जब तक कि दो संख्याएँ शेष न रह जाएँ। डिज़ाइन वालेस गुणक के समान है, किन्तु अलग-अलग रिडक्शन ट्री तर्क द्वार की आवश्यक संख्या को कम कर देता है (छोटे ऑपरेंड आकारों को छोड़कर सभी के लिए) और इसे थोड़ा तेज़ बनाता है (सभी ऑपरेंड आकारों के लिए)।[2]
दद्दा और वालेस मल्टीप्लायरों में दो बिट स्ट्रिंग के लिए समान तीन चरण होते हैं और लंबाई का और क्रमश:
- प्रत्येक बिट को गुणा (तार्किक संयोजन) करें , के प्रत्येक बिट द्वारा , उपज परिणाम, स्तंभों में वजन के आधार पर समूहीकृत
- योजक (इलेक्ट्रॉनिक्स) के चरणों द्वारा आंशिक उत्पादों की संख्या कम करें जब तक कि हमारे पास प्रत्येक भार के अधिकतम दो बिट न रह जाएं।
- अंतिम परिणाम को पारंपरिक योजक के साथ जोड़ें।
वालेस गुणक की तरह, पहले चरण के गुणन उत्पाद अलग-अलग भार रखते हैं जो गुणन में मूल बिट मानों के परिमाण को दर्शाते हैं। उदाहरण के लिए, बिट्स का उत्पाद वजन है ।
वालेस मल्टीप्लायरों के विपरीत, जो प्रत्येक परत पर जितना संभव हो उतना कम करते हैं, दद्दा मल्टीप्लायर उपयोग किए गए गेटों की संख्या, साथ ही इनपुट/आउटपुट विलंब को कम करने का प्रयास करते हैं। इस वजह से, दद्दा मल्टीप्लायरों में कम खर्चीला कटौती चरण होता है, किन्तु अंतिम संख्या कुछ बिट लंबी हो सकती है, इस प्रकार थोड़े बड़े योजक की आवश्यकता होती है।
विवरण
अधिक इष्टतम अंतिम उत्पाद प्राप्त करने के लिए, कटौती प्रक्रिया की संरचना वालेस मल्टीप्लायरों की समानता में थोड़े अधिक जटिल नियमों द्वारा नियंत्रित होती है।
कमी की प्रगति को अधिकतम-ऊंचाई अनुक्रम द्वारा नियंत्रित किया जाता है , द्वारा परिभाषित:
इससे इस प्रकार अनुक्रम प्राप्त होता है:
का प्रारंभिक मूल्य को सबसे बड़े मान के रूप में चुना जाता है , कहाँ और इनपुट गुणक और गुणक में बिट्स की संख्या है। गुणन के पहले चरण के बाद दो बिट लंबाई में से जो कम होगी वह वजन के प्रत्येक कॉलम की अधिकतम ऊंचाई होगी। प्रत्येक चरण के लिए कटौती के लिए, एल्गोरिथ्म का लक्ष्य प्रत्येक कॉलम की ऊंचाई को कम करना है जिससे यह के मूल्य से कम या उसके सामान्तर हो ।
से प्रत्येक चरण के लिए , सबसे कम वजन वाले कॉलम से प्रारंभ करके प्रत्येक कॉलम को छोटा करें, इन नियमों के अनुसार:
- यदि कॉलम में कमी की आवश्यकता नहीं है, कॉलम पर जाएँ
- यदि शीर्ष दो तत्वों को अर्ध-योजक में जोड़ें, परिणाम को कॉलम के नीचे रखें और कैरी को कॉलम के नीचे रखें , फिर कॉलम पर जाएँ
- अन्यथा, शीर्ष तीन तत्वों को पूर्ण-योजक में जोड़ें, परिणाम को कॉलम के नीचे रखें और कैरी को कॉलम के नीचे रखें , पुनः आरंभ करें चरण 1 पर
एल्गोरिथम उदाहरण
निकटवर्ती छवि में उदाहरण 8×8 गुणक की कमी को दर्शाता है, जिसे यहां समझाया गया है।
प्रारंभिक अवस्था के रूप में चुना गया है , सबसे बड़ा मान 8 से कम।
अवस्था , * सभी की ऊंचाई छह बिट से कम या उसके सामान्तर है, इसलिए कोई बदलाव नहीं किया गया है
- , इसलिए आधा-योजक लागू किया जाता है, इसे छह बिट तक कम किया जाता है और इसके कैरी बिट को जोड़ा जाता है
- से कैरी बिट सहित , इसलिए हम इसे छह बिट तक कम करने के लिए पूर्ण-योजक और आधा-योजक लागू करते हैं
- जिसमें से दो कैरी बिट्स सम्मिलित हैं , इसलिए हम इसे छह बिट तक कम करने के लिए फिर से पूर्ण-योजक और आधा-योजक लागू करते हैं
- जिसमें से दो कैरी बिट्स सम्मिलित हैं , इसलिए हम पूर्ण-योजक लागू करते हैं और इसे छह बिट्स तक कम करते हैं
- कैरी बिट्स सहित ऊंचाई में सभी छह बिट्स से कम या उसके सामान्तर हैं, इसलिए कोई बदलाव नहीं किया गया है
अवस्था , * सभी की ऊंचाई चार बिट से कम या उसके सामान्तर है, इसलिए कोई बदलाव नहीं किया गया है
- , इसलिए आधा-योजक लागू किया जाता है, इसे चार बिट तक कम कर दिया जाता है और इसके कैरी बिट को जोड़ दिया जाता है
- से कैरी बिट सहित , इसलिए हम इसे चार बिट तक कम करने के लिए पूर्ण-योजक और आधा-योजक लागू करते हैं
- पिछले कैरी बिट्स सहित, इसलिए हम उन्हें चार बिट्स तक कम करने के लिए दो पूर्ण-योजक लागू करते हैं
- पिछले कैरी बिट्स सहित, इसलिए हम इसे चार बिट्स तक कम करने के लिए पूर्ण-योजक लागू करते हैं
- कैरी बिट्स सहित ऊंचाई में सभी चार बिट्स से कम या उसके सामान्तर हैं, इसलिए कोई बदलाव नहीं किया गया है
अवस्था , * सभी की ऊंचाई तीन बिट से कम या उसके सामान्तर है, इसलिए कोई बदलाव नहीं किया गया है
- , इसलिए आधा-योजक लागू किया जाता है, इसे तीन बिट तक कम किया जाता है और इसके कैरी बिट को जोड़ा जाता है
- पिछले कैरी बिट्स सहित, इसलिए हम उन्हें तीन बिट्स तक कम करने के लिए पूर्ण-योजक लागू करते हैं
- कैरी बिट्स सहित ऊंचाई में सभी तीन बिट्स से कम या उसके सामान्तर हैं, इसलिए कोई बदलाव नहीं किया गया है
अवस्था , * सभी की ऊंचाई दो बिट से कम या उसके सामान्तर है, इसलिए कोई बदलाव नहीं किया गया है
- , इसलिए आधा-योजक लागू किया जाता है, इसे दो बिट तक कम किया जाता है और इसके कैरी बिट को जोड़ा जाता है
- पिछले कैरी बिट्स सहित, इसलिए हम उन्हें दो बिट्स तक कम करने के लिए पूर्ण-योजक लागू करते हैं
- से कैरी बिट सहित , इसलिए कोई परिवर्तन नहीं किया गया है
जोड़ना
अंतिम चरण का आउटपुट दो या उससे कम ऊंचाई के 15 कॉलम छोड़ता है जिन्हें मानक योजक में पारित किया जा सकता है।
यह भी देखें
- बूथ का गुणन एल्गोरिथ्म
- फ़्यूज्ड गुणा-जोड़ें
- वालेस का ट्री
- जटिल लघुगणक और घातांक के लिए एल्गोरिथम कितना है?
- मॉड्यूलर अंकगणितीय गुणन के लिए कोचानस्की गुणन
संदर्भ
- ↑ Dadda, Luigi (May 1965). "Some schemes for parallel multipliers". Alta Frequenza. 34 (5): 349–356.
Dadda, L. (1976). "Some schemes for parallel multipliers". In Swartzlander, Earl E. (ed.). Computer Design Development: Principal Papers. Hayden Book Company. pp. 167–180. ISBN 978-0-8104-5988-5. OCLC 643640444. - ↑ Townsend, Whitney J.; Swartzlander, Jr., Earl E.; Abraham, Jacob A. (December 2003). "A Comparison of Dadda and Wallace Multiplier Delays" (PDF). SPIE Advanced Signal Processing Algorithms, Architectures, and Implementations XIII. The International Society. doi:10.1117/12.507012.
अग्रिम पठन
- Savard, John J. G. (2018) [2006]. "Advanced Arithmetic Techniques". quadibloc. Archived from the original on 2018-07-03. Retrieved 2018-07-16.