पावर आईएसए: Difference between revisions

From Vigyanwiki
(Created page with "{{Short description|Computer instruction set architecture}} {{Infobox CPU architecture | name = Power ISA | designer = {{ubl|Power.org|OpenPOWER Foundation}} |...")
 
m (Abhishek moved page शक्ति एक to पावर आईएसए without leaving a redirect)
(No difference)

Revision as of 18:14, 25 February 2023

Power ISA
Designer
Bits32-bit/64-bit (32 → 64)
Introduced2006; 18 years ago (2006)
Version3.1
DesignRISC
TypeRegister–Register
EncodingFixed/Variable
BranchingCondition code
EndiannessBig/Bi
ExtensionsAltiVec, PowerPC-AS, APU, DSP, CBEA
OpenYes, and royalty free
Registers
  • 32× 64/32-bit general-purpose registers
  • 32× 64-bit floating-point registers
  • 64× 128-bit vector registers
  • 32-bit condition code register
  • 32-bit link register
  • 32-bit count register
+ more
एक सामान्य पावर आईएसए प्रोसेसर का एक बहुत ही उच्च स्तरीय योजनाबद्ध आरेख

पावर आईएसए वर्तमान में आईबीएम के नेतृत्व में ओपन पावर फाउंडेशन द्वारा विकसित एक कम निर्देश सेट कंप्यूटर (आरआईएससी) निर्देश सेट आर्किटेक्चर (आईएसए) है। यह मूल रूप से IBM और अब निष्क्रिय Power.org उद्योग समूह द्वारा विकसित किया गया था। Power ISA, PowerPC ISA का एक विकास है, जो कोर PowerPC ISA के विलय और एम्बेडेड अनुप्रयोगों के लिए वैकल्पिक Book E द्वारा बनाया गया है। 2006 में इन दो घटकों के विलय का नेतृत्व Power.org के संस्थापक आईबीएम और फ्रीस्केल सेमीकंडक्टर ने किया था।

ISA को कई श्रेणियों में विभाजित किया गया है, जिनका वर्णन एक निश्चित पुस्तक में किया गया है। प्रोसेसर अपने कार्य के लिए आवश्यकतानुसार इन श्रेणियों का एक सेट लागू करते हैं। कुछ श्रेणियों को लागू करने के लिए प्रोसेसर के विभिन्न वर्गों की आवश्यकता होती है, उदाहरण के लिए एक सर्वर-क्लास प्रोसेसर में श्रेणियां शामिल होती हैं: बेस, सर्वर, फ्लोटिंग-पॉइंट, 64-बिट, आदि सभी प्रोसेसर बेस श्रेणी को लागू करते हैं।

पावर आईएसए एक आरआईएससी लोड/स्टोर आर्किटेक्चर है। इसमें प्रोसेसर रजिस्टर के कई सेट हैं:

  • 32 × 32-बिट या 64-बिट सामान्य-उद्देश्य रजिस्टर (जीपीआर) अंकगणितीय तर्क इकाई के लिए।
  • 64 × 128-बिट वेक्टर स्केलर रजिस्टर (वीएसआर) वेक्टर प्रोसेसर और फ्लोटिंग-पॉइंट यूनिट के लिए | फ्लोटिंग-पॉइंट ऑपरेशंस।
    • '32 × 64-बिट फ्लोटिंग-पॉइंट रजिस्टर (FPRs) फ्लोटिंग-पॉइंट ऑपरेशंस के लिए VSRs के हिस्से के रूप में।
    • '32 × 128-बिट वेक्टर रजिस्टर (वीआर) वेक्टर संचालन के लिए वीएसआर के हिस्से के रूप में।
  • 8 × 4-बिट स्थिति रजिस्टर फ़ील्ड (CRs) तुलना और नियंत्रण प्रवाह के लिए।
  • 11 विभिन्न आकारों के विशेष रजिस्टर: काउंटर रजिस्टर (सीटीआर), लिंक रजिस्टर (एलआर), टाइम बेस (टीबीयू, टीबीएल), वैकल्पिक समय आधार (एटीबीयू, एटीबीएल), संचायक (एसीसी), स्थिति रजिस्टर (एक्सईआर) , एफपीएससीआर, वीएससीआर, एसपीईएफएससीआर)।

संस्करण 3.0 तक के निर्देशों की लंबाई 32 बिट्स है, वीएलई (वैरिएबल-लेंथ एन्कोडिंग) सबसेट के अपवाद के साथ, जो निम्न-अंत एम्बेडेड अनुप्रयोगों के लिए उच्च कोड घनत्व प्रदान करता है, और संस्करण 3.1 जो 64-बिट निर्देश बनाने के लिए प्रीफ़िक्सिंग पेश करता है . अधिकांश निर्देश त्रिक संबंध हैं, अर्थात दो स्रोत ऑपरेंड और एक गंतव्य हैं। सिंगल- और डबल-सटीक फ़्लोटिंग-पॉइंट प्रारूप|डबल-प्रिसिजन IEEE 754-2008|IEEE-754 अनुरूप फ्लोटिंग-पॉइंट ऑपरेशंस समर्थित हैं, जिसमें अतिरिक्त फ्यूज्ड मल्टीप्ल-ऐड (FMA) और दशमलव फ्लोटिंग-पॉइंट निर्देश शामिल हैं। एक निर्देश में 16 तत्वों तक पूर्णांक और फ्लोटिंग-पॉइंट डेटा पर एकल निर्देश, एकाधिक डेटा (SIMD) संचालन के प्रावधान हैं।

पावर आईएसए के पास संशोधित हार्वर्ड आर्किटेक्चर सीपीयू कैश, यानी संशोधित संशोधित हार्वर्ड वास्तुकला स्प्लिट-कैश (या लगभग-वॉन-न्यूमैन) आर्किटेक्चर के लिए समर्थन है, और एकीकृत कैश के लिए समर्थन है। मेमोरी ऑपरेशंस सख्ती से लोड/स्टोर होते हैं, लेकिन आउट-ऑफ-ऑर्डर निष्पादन की अनुमति देते हैं। मोडेड और प्रति-पेज endianness के लिए अलग-अलग श्रेणियों के साथ एंडियननेस | बिग और लिटिल-एंडियन एड्रेसिंग दोनों के लिए समर्थन भी है, और 32-बिट कंप्यूटिंग | 32-बिट और 64-बिट कंप्यूटिंग | 64-बिट एड्रेसिंग दोनों के लिए समर्थन है।

ऑपरेशन के विभिन्न तरीकों में उपयोगकर्ता, पर्यवेक्षक और हाइपरविजर शामिल हैं।

श्रेणियां

  • आधार - अधिकांश पुस्तक I और पुस्तक II
  • सर्वर - पुस्तक III-एस
  • एम्बेडेड - पुस्तक III-ई
  • विविध - फ़्लोटिंग पॉइंट, वेक्टर, सिग्नल प्रोसेसिंग, कैश लॉकिंग, दशमलव फ़्लोटिंग पॉइंट, आदि।

किताबें

Power ISA विनिर्देशन को पाँच भागों में विभाजित किया गया है, जिन्हें पुस्तकें कहा जाता है:

  • बुक I - यूजर इंस्ट्रक्शन सेट आर्किटेक्चर एप्लिकेशन प्रोग्रामर के लिए उपलब्ध बेस इंस्ट्रक्शन सेट को कवर करता है। मेमोरी रेफरेंस, फ्लो कंट्रोल, इंटेगर, फ्लोटिंग पॉइंट, न्यूमेरिक एक्सेलेरेशन, एप्लिकेशन-लेवल प्रोग्रामिंग। इसमें डिजिटल सिग्नल प्रोसेसर (DSPs) और AltiVec एक्सटेंशन जैसी सहायक प्रसंस्करण इकाइयों से संबंधित अध्याय शामिल हैं।
  • बुक II - वर्चुअल एनवायरनमेंट आर्किटेक्चर टाइमिंग, सिंक्रोनाइज़ेशन, कैश मैनेजमेंट, स्टोरेज फीचर्स, बाइट ऑर्डरिंग सहित एप्लिकेशन प्रोग्रामर के लिए उपलब्ध स्टोरेज मॉडल को परिभाषित करता है।
  • पुस्तक III - ऑपरेटिंग पर्यावरण आर्किटेक्चर में अपवाद, व्यवधान, स्मृति प्रबंधन, डिबग सुविधाएं और विशेष नियंत्रण कार्य शामिल हैं। इसे दो भागों में बांटा गया है।
    • पुस्तक III-एस - सामान्य उद्देश्य/सर्वर कार्यान्वयन के लिए उपयोग किए जाने वाले पर्यवेक्षक निर्देशों को परिभाषित करता है। यह मुख्य रूप से पूर्व PowerPC ISA की पुस्तक III की सामग्री है।
    • पुस्तक III-ई - एम्बेडेड अनुप्रयोगों के लिए उपयोग किए जाने वाले पर्यवेक्षक निर्देशों को परिभाषित करता है। यह पूर्व PowerPC Book E से लिया गया है।
  • बुक वीएलई - वेरिएबल लेंथ एनकोडेड इंस्ट्रक्शन आर्किटेक्चर किताबों I-III से वैकल्पिक निर्देशों और परिभाषाओं को परिभाषित करता है, जो उच्च निर्देश घनत्व और बहुत कम-अंत अनुप्रयोगों के लिए अभिप्रेत है। वे 16-बिट निर्देशों और बड़े-एंडियन बाइट ऑर्डरिंग का उपयोग करते हैं।

अनुपालन

Power ISA के संस्करण 3 में नया यह है कि आपको अनुपालन करने के लिए संपूर्ण विनिर्देश लागू करने की आवश्यकता नहीं है। निर्देशों और प्रौद्योगिकियों के फैलाव ने संपूर्ण विनिर्देशन को बोझिल बना दिया है, इसलिए OpenPOWER फाउंडेशन ने स्तरीय अनुपालन को सक्षम करने का निर्णय लिया है।

इन स्तरों में वैकल्पिक और अनिवार्य आवश्यकताएँ शामिल हैं, हालाँकि एक आम गलतफहमी यह है कि कार्यान्वयन को निचले स्तर पर अनुपालन करने से कोई नहीं रोकता है लेकिन उच्च स्तरों और कस्टम एक्सटेंशन से अतिरिक्त चयनित कार्य होते हैं। हालांकि यह अनुशंसा की जाती है कि डिज़ाइन के घोषित सबसेट स्तर से परे किसी भी अतिरिक्त कार्यों को अक्षम करने के लिए एक विकल्प प्रदान किया जाए।

बौद्धिक संपदा के उपयोग के संबंध में फाउंडेशन की सुरक्षा का उपयोग करने के लिए एक डिजाइन को उसके घोषित उपसमुच्चय स्तर पर अनुपालन करना चाहिए, चाहे वह पेटेंट या ट्रेडमार्क हो। यह OpenPOWER EULA में समझाया गया है।[1] एक अनुरूप डिजाइन होना चाहिए:[2]

  • बेस आर्किटेक्चर का समर्थन करें
  • और कम से कम एक सबसेट का समर्थन करें
    • एसएफएस - स्केलर फिक्स्ड-पॉइंट सबसेट। 129 निर्देश। बेसिक फिक्स्ड पॉइंट और लोड/स्टोर निर्देश, जो वास्तव में बेस आर्किटेक्चर है।
    • एसएफएफएस - स्केलर फिक्स्ड-पॉइंट + फ्लोटिंग-पॉइंट सबसेट। 214 निर्देश। बेस में फ्लोटिंग-पॉइंट ऑपरेशंस जोड़ना।
    • एलसीएस - लिनक्स अनुपालन सबसेट। 962 निर्देश। 64-बिट, वैकल्पिक SIMD/VSX, रैडिक्स MMU, लिट्ल-एंडियन मोड और हाइपरवाइज़र समर्थन जैसी सुविधाओं को जोड़ते हुए, सर्वर ग्रेड Linux के लिए अभिप्रेत है।
    • एसीएस - आईबीएम एआईएक्स अनुपालन सबसेट। 1099 निर्देश। दशमलव और क्वाड-प्रिसिजन फ्लोटिंग पॉइंट, बिग-एंडियन मोड और सिमेट्रिक मल्टीप्रोसेसिंग जैसी सुविधाओं को जोड़ते हुए AIX को चलाने का इरादा है।
  • एलसीएस और एसीएस की किसी भी सुविधा को वैकल्पिक के रूप में शामिल किया जा सकता है या मैट्रिक्स गणित और पावर प्रबंधन जैसी हमेशा वैकल्पिक सुविधाओं में से चुना जा सकता है।
  • वैकल्पिक सुविधाएँ, यदि चुनी जाती हैं, तो उन्हें पूरी तरह से लागू किया जाना चाहिए (वैकल्पिक सुविधा के आंशिक कार्यान्वयन की अनुमति नहीं है)
  • आर्किटेक्चर सैंडबॉक्स में कार्यान्वयन के लिए विशिष्ट कस्टम एक्सटेंशन शामिल हो सकते हैं।

यदि विस्तार पर्याप्त सामान्य-उद्देश्यीय है, तो OpenPOWER फाउंडेशन पूछता है कि कार्यान्वयनकर्ता इसे टिप्पणियों के लिए अनुरोध (RFC) के रूप में OpenPOWER ISA कार्यसमूह में जमा करें। ध्यान दें कि आरएफसी जमा करने के लिए ओपनपावर फाउंडेशन में शामिल होना सख्त जरूरी नहीं है।[3]

  • बहुत कुछ हार्डवेयर या फ़र्मवेयर में लागू किया जा सकता है।

ईएबीआई और लिनक्स अनुपालन विसंगति

ईएबीआई विनिर्देश अनुपालन उपसमुच्चय की घोषणा और निर्माण से पहले के हैं।

VSX (SIMD) वैकल्पिक वाले Linux अनुपालन उपसमुच्चय के संबंध में: 2003-4 में, 64-बिट EABI v1.9 ने SIMD को वैकल्पिक बनाया,[4] लेकिन जुलाई 2015 में, IBM POWER9 सिस्टम के प्रदर्शन को बेहतर बनाने के लिए, SIMD को EABI v2.0 में अनिवार्य कर दिया गया था।[5] लिनक्स अनुपालन स्तर में SIMD के वैकल्पिक होने लेकिन EABI v2.0 में अनिवार्य होने के बीच इस विसंगति को काफी प्रयास के बिना ठीक नहीं किया जा सकता है: लिनक्स वितरण के लिए पश्चगामी असंगति एक व्यवहार्य विकल्प नहीं है। वर्तमान में यह नए OpenPOWER कार्यान्वयनकर्ताओं को बड़े पैमाने पर 962 निर्देशों को लागू करने के लिए मानक लिनक्स वितरण चलाने की इच्छा रखता है। इसके विपरीत, आरआईएससी-वी आरवी64जीसी, लिनक्स चलाने के लिए न्यूनतम, केवल 165 की आवश्यकता है।[6]


निर्दिष्टीकरण


पावर आईएसए v.2.03

पावर आईएसए v.2.03 के लिए विशिष्टता[7] पूर्व PowerPC ISA v.2.02 पर आधारित है[8] POWER5+ में और पुस्तक E[9] PowerPC विनिर्देश का विस्तार। पुस्तक I में डिजिटल सिग्नल प्रोसेसर और AltiVec एक्सटेंशन जैसी सहायक प्रसंस्करण इकाइयों के बारे में पाँच नए अध्याय शामिल हैं।

आज्ञाकारी कोर

पावर आईएसए v.2.04

पावर आईएसए v.2.04 के लिए विशिष्टता[10] जून 2007 में अंतिम रूप दिया गया था। यह Power ISA v.2.03 पर आधारित है और इसमें मुख्य रूप से हार्डवेयर-असिस्टेड वर्चुअलाइजेशन, सूत्र फ़ंक्शंस, LPAR और वर्चुअल पेज हैंडलिंग से संबंधित पुस्तक III-S भाग में परिवर्तन शामिल हैं।

आज्ञाकारी कोर

पावर आईएसए v.2.05

पावर आईएसए v.2.05 के लिए विशिष्टता[11] दिसंबर 2007 में जारी किया गया था। यह पावर आईएसए v.2.04 पर आधारित है और इसमें मुख्य रूप से पुस्तक I और पुस्तक III-S में परिवर्तन शामिल हैं, जिसमें दशमलव अंकगणित (श्रेणी: दशमलव फ़्लोटिंग-प्वाइंट इन बुक I) और सर्वर हाइपरवाइज़र सुधार जैसे महत्वपूर्ण संवर्द्धन शामिल हैं। .

आज्ञाकारी कोर

  • सभी कोर जो Power ISA के पिछले संस्करणों का अनुपालन करते हैं
  • शक्ति6
  • पावरपीसी 400 # पावरपीसी 470

पावर आईएसए v.2.06

पावर आईएसए v.2.06 के लिए विशिष्टता[12] फरवरी 2009 में जारी किया गया था, और जुलाई 2010 में संशोधित किया गया था।[13]यह Power ISA v.2.05 पर आधारित है और इसमें POWER7 प्रोसेसर और PowerPC e500#e500mc|e500-mc कोर के एक्सटेंशन शामिल हैं। एक महत्वपूर्ण नई सुविधा वेक्टर-स्केलर फ़्लोटिंग-पॉइंट निर्देश (AltiVec#VSX (वेक्टर स्केलर एक्सटेंशन)) है।[14] पुस्तक III-E में सिंगल और मल्टी कोर कार्यान्वयन पर हाइपरविजर और वर्चुअलाइजेशन के संबंध में एम्बेडेड विनिर्देशन के लिए महत्वपूर्ण वृद्धि भी शामिल है।

विशिष्टता को नवंबर 2010 में Power ISA v.2.06 संशोधन B कल्पना में संशोधित किया गया, जिससे वर्चुअलाइजेशन सुविधाओं में वृद्धि हुई।[13][15] आज्ञाकारी कोर

  • सभी कोर जो Power ISA के पिछले संस्करणों का अनुपालन करते हैं
  • शक्ति7 7
  • आईबीएम ए2#ए2आई
  • पावरपीसी ई500#ई500एमसी|ई500-एमसी
  • पावरपीसी ई5500

पावर आईएसए v.2.07

पावर आईएसए v.2.07 के लिए विशिष्टता[16] मई 2013 में जारी किया गया था। यह पावर आईएसए v.2.06 पर आधारित है और इसमें तार्किक विभाजन (वर्चुअल कंप्यूटिंग प्लेटफॉर्म), लेन-देन स्मृति, विस्तारित प्रदर्शन निगरानी, ​​​​नई भंडारण नियंत्रण सुविधाओं, वीएमएक्स और वीएसएक्स वेक्टर सुविधाओं (वीएसएक्स) में वृद्धि शामिल है। -2), उन्नत एन्क्रिप्शन मानक के साथ[16]: 257 [17] और गाल्वा काउंटर मोड (GCM), SHA-224, SHA-256,[16]: 258  SHA-384 और SHA-512[16]: 258  (SHA-2) क्रिप्टोग्राफ़िक एक्सटेंशन और चक्रीय अतिरेक जाँच (CRC) कलन विधि[18] विशिष्टता को अप्रैल 2015 में Power ISA v.2.07 B कल्पना में संशोधित किया गया था।[19] आज्ञाकारी कोर

पावर आईएसए v.3.0

Power ISA v.3.0 के लिए विनिर्देश[20][21] नवंबर 2015 में जारी किया गया था। यह OpenPOWER फाउंडेशन की स्थापना के बाद बाहर आने वाला पहला है और इसमें वर्कलोड के व्यापक स्पेक्ट्रम के लिए संवर्द्धन शामिल है और सर्वर और एम्बेडेड श्रेणियों को पीछे की ओर संगतता बनाए रखते हुए हटाता है और VSX-3 निर्देशों के लिए समर्थन जोड़ता है। नए कार्यों में 128-बिट क्वाड-प्रिसिजन फ्लोटिंग-पॉइंट ऑपरेशंस, एक रैंडम संख्या जनरेटर, हार्डवेयर-असिस्टेड कचरा संग्रह (कंप्यूटर विज्ञान) और हार्डवेयर-एनफोर्स्ड ट्रस्टेड कंप्यूटिंग शामिल हैं।

विनिर्देश को मार्च 2017 में Power ISA v.3.0 B युक्ति में संशोधित किया गया था।[22] और मई 2020 में फिर से v3.0C में संशोधित किया गया।[23] v3.0B और v3.0C के बीच मुख्य अंतर यह है कि v3.1 में सूचीबद्ध अनुपालन स्तर भी v3.0C में जोड़े गए थे।

आज्ञाकारी कोर

पावर आईएसए v.3.1

Power ISA v.3.1 के लिए विनिर्देश[25] मई 2020 में जारी किया गया था। मुख्य रूप से Power10 में पेश किए गए नए कार्यों के लिए समर्थन दे रहा है, लेकिन इसमें PowerISA विनिर्देशन की वैकल्पिकता की धारणा भी शामिल है। निर्देश अब सामान्य चार बाइट शब्द निर्देशों की तुलना में आठ बाइट लंबे, उपसर्ग निर्देश हो सकते हैं। SIMD और VSX निर्देशों में बहुत सारे नए कार्य भी जोड़े गए हैं।

नए 64-बिट प्रीफ़िक्स्ड निर्देशों का एक प्रमुख लाभ शाखाओं में 34-बिट के तत्कालों का विस्तार है।

आज्ञाकारी कोर

  • सभी कोर जो Power ISA के पिछले संस्करणों का अनुपालन करते हैं
  • पावर 10[26]


यह भी देखें

संदर्भ

  1. ↑ Final draft of Power ISA EULA
  2. ↑ The Open Power ISA: Architecture Compliancy and Future Foundations
  3. ↑ Section 2.2 of OPF Power ISA EULA
  4. ↑ ELF PP64 ABI
  5. ↑ OpenPOWER EABI v2
  6. ↑ Page 18 RISC-V "green card"
  7. ↑ "Power ISA v.2.03". Power.org. 2006-09-29. Archived from the original on 2012-11-24. Retrieved 2010-10-20.
  8. ↑ "PowerPC Architecture Book, Version 2.02". IBM. 2005-02-24. Archived from the original on 2007-10-18. Retrieved 2007-03-16.
  9. ↑ "PowerPC Book E v.1.0" (PDF). IBM. 2002-05-07. Retrieved 2007-03-16.
  10. ↑ "Power ISA Version 2.04" (PDF). Power.org. 2007-06-12. Archived from the original (PDF) on 2007-09-27. Retrieved 2007-06-14.
  11. ↑ "Power ISA Version 2.05". Power.org. 2007-10-23. Archived from the original on 2012-11-24. Retrieved 2007-12-18.
  12. ↑ "Power.org Debuts Specification Advances and New Services At Power Architecture Developer Conference" (Press release). Power.org. 2007-09-24. Archived from the original on 2007-10-12. Retrieved 2007-09-24.
  13. ↑ 13.0 13.1 "Power ISA Version 2.06 Revision B". Power.org. 2010-07-23. Archived from the original on 2012-11-24. Retrieved 2011-02-12.
  14. ↑ "Workload acceleration with the IBM POWER vector-scalar architecture". IBM. 2016-03-01. Retrieved 2017-05-02.
  15. ↑ "Power ISA 2.06 Rev. B enables full hardware virtualization for embedded space". EETimes. 2010-11-03. Retrieved 2011-06-08.
  16. ↑ 16.0 16.1 16.2 16.3 "Power ISA Version 2.07" (PDF). Power.org. 2013-05-15. Retrieved 2015-05-23.
  17. ↑ Barbosa, Leonidas (2014-09-21). "POWER8 in-core cryptography". IBM.
  18. ↑ Performance Optimization and Tuning Techniques for IBM Power Systems Processors Including IBM POWER8. IBM. August 2015. p. 48. ISBN 9780738440927.
  19. ↑ "Power ISA Version 2.07 B". Power.org. 2015-04-09. Retrieved 2017-01-06.
  20. ↑ Announcing a New Era of Openness with Power 3.0
  21. ↑ "Power ISA Version 3.0". openpowerfoundation.org. 2016-11-30. Retrieved 2017-01-06.
  22. ↑ "Power ISA Version 3.0 B". Power.org. 2017-03-27. Retrieved 2019-08-11.
  23. ↑ list of Power ISA specifications
  24. ↑ [PATCH, COMMITTED] Add full Power ISA 3.0 / POWER9 binutils support
  25. ↑ "Power ISA Version 3.1". openpowerfoundation.org. 2020-05-01. Retrieved 2020-05-23.
  26. ↑ Seo, Carlos Eduardo (2020-05-12). "We released the Instruction Set Architecture for POWER10. Power ISA v3.1 is available at the IBM Portal for OpenPOWER". twitter.com. Retrieved 2020-05-23.
Retrieved from ‘https://www.vigyanwiki.in/index.php?title=पावर_आईएसए&oldid=100701’