एक चिप पर प्रणाली

एक चिप पर Apple M1 सिस्टम

एक चिप पर एक प्रणाली या एक चिप (SoC ) पर एक प्रणाली एक एकीकृत सर्किट है जो कंप्यूटर या अन्य इलेक्ट्रॉनिक सिस्टम के अधिकांश या सभी घटकों को एकीकृत करता है। इन घटकों में लगभग हमेशा एक सेंट्रल प्रोसेसिंग यूनिट (CPU ), मेमोरी इंटरफेस, ऑन-चिप इनपुट/आउटपुट डिवाइस, इनपुट/आउटपुट इंटरफेस और सेकेंडरी स्टोरेज इंटरफेस, अक्सर रेडियो मोडेम और अन्य घटक जैसे ग्राफिक्स प्रोसेसिंग यूनिट (GPU ) शामिल होते हैं। एक ही सबस्ट्रेट या माइक्रोचिप पर।[1] इसमें डिजिटल, एनालॉग, मिश्रित-सिग्नल, और अक्सर रेडियो फ्रीक्वेंसी सिग्नल प्रोसेसिंग फ़ंक्शंस शामिल हो सकते हैं (अन्यथा इसे केवल एक एप्लिकेशन प्रोसेसर माना जाता है)। इसमें डिजिटल, एनालॉग, मिश्रित-संकेत और अक्सर रेडियो आवृत्ति संकेत प्रसंस्करण कार्यक्षमता शामिल हो सकते हैं (अन्यथा इसे सिर्फ एक अनुप्रयोग संसाधक माना जाता है)।

उच्च-प्रदर्शन वाले SoCs को अक्सर समर्पित और भौतिक रूप से अलग मेमोरी और सेकेंडरी स्टोरेज (जैसे LPDDR और eUFS या eMMC, क्रमशः) चिप्स के साथ जोड़ा जाता है, जिसे SoC के शीर्ष पर पैकेज ऑन पैकेज (PoP) कहा जाता है। ) विन्यास के रूप में जाना जाता है। या SoC के करीब रखा जा सकता है। साथ ही, SoCs अलग वायरलेस मोडेम का उपयोग कर सकते हैं। SoC आम पारंपरिक मदरबोर्ड-आधारित पीसी वास्तुकला के विपरीत हैं, जो कार्य के आधार पर घटकों को अलग करता है और उन्हें केंद्रीय इंटरफेसिंग सर्किट बोर्ड के माध्यम से जोड़ता है। जबकि एक मदरबोर्ड में अलग करने योग्य या बदलने योग्य घटक होते हैं और उन्हें जोड़ता है, SoC इन सभी घटकों को एक एकीकृत सर्किट में एकीकृत करता है। एक SoC आम तौर पर एक CPU, ग्राफिक्स और मेमोरी इंटरफेस, सेकेंडरी स्टोरेज और USB कनेक्टिविटी, रैंडम-एक्सेस और रीड-ओनली मेमोरी और सेकेंडरी स्टोरेज और/या उनके कंट्रोलर्स को सिंगल सर्किट पर इंटीग्रेट करेगा। मदरबोर्ड इन मॉड्यूल को असतत घटकों या विस्तार कार्ड के रूप में संयोजित करेगा।

एक SoC एक माइक्रोकंट्रोलर, माइक्रोप्रोसेसर या शायद कई प्रोसेसर कोर को परिधीय के साथ एकीकृत करता है जैसे कि GPU, वाई-फाई और सेलुलर नेटवर्क रेडियो मोडेम, और / या एक या अधिक कोप्रोसेसर। जिस तरह एक माइक्रोकंट्रोलर एक माइक्रोप्रोसेसर को परिधीय सर्किट और मेमोरी के साथ एकीकृत करता है, उसी तरह एक SoC को एक माइक्रोकंट्रोलर को और भी अधिक उन्नत बाह्य उपकरणों के साथ एकीकृत करने के रूप में देखा जा सकता है। सिस्टम घटकों को एकीकृत करने के एक सिंहावलोकन के लिए सिस्टम एकीकरण देखें।

एकीकृत कंप्यूटर सिस्टम डिजाइन प्रदर्शन में सुधार करते हैं और बिजली की खपत को कम करते हैं, साथ ही अर्धचालक, समान कार्यक्षमता वाले मल्टी-चिप डिजाइनों की तुलना में डाई क्षेत्र। यह घटकों की कम प्रतिस्थापन क्षमता की कीमत पर आता है। परिभाषा के अनुसार, SoC डिजाइन पूरी तरह से या लगभग पूरी तरह से विभिन्न घटक मॉड्यूल में एकीकृत हैं। इन कारणों से, कंप्यूटर हार्डवेयर उद्योग में घटकों के सख्त एकीकरण की ओर एक सामान्य प्रवृत्ति रही है, आंशिक रूप से एसओसी के प्रभाव और मोबाइल और एम्बेडेड कंप्यूटिंग बाजारों से सीखे गए पाठों के कारण। SoCs को एम्बेडेड कंप्यूटिंग और हार्डवेयर त्वरण की ओर एक बड़े रुझान के हिस्से के रूप में देखा जा सकता है।

SoCs मोबाइल कंप्यूटिंग (जैसे स्मार्टफोन और टैबलेट कंप्यूटर में) और एज कंप्यूटिंग मार्केट में बहुत आम हैं। वे आमतौर पर एम्बेडेड सिस्टम जैसे वाईफाई राउटर और इंटरनेट ऑफ थिंग्स में भी उपयोग किए जाते हैं।

प्रकार

एक चिप पर माइक्रोकंट्रोलर-आधारित प्रणाली

सामान्य तौर पर, SOCs के तीन अलग -अलग प्रकार हैं:

• SoCs एक माइक्रोकंट्रोलर के आसपास बनाए जाते हैं,
• माइक्रोप्रोसेसर के इर्दगिर्द निर्मित एक SoC, जो अक्सर मोबाइल फोन में पाया जाता है;
• विशिष्ट अनुप्रयोग-विशिष्ट एकीकृत परिपथ SoCs विशिष्ट अनुप्रयोगों के लिए संरचित किए गए हैं जो उपरोक्त दो श्रेणियों में उपयुक्त नहीं होते हैं।

अनुप्रयोग

किसी भी कंप्यूटिंग कार्य के लिए SoCs को लागू किया जा सकता है। हालांकि, वे आमतौर पर मोबाइल कंप्यूटिंग जैसे टैबलेट, स्मार्टफोन, स्मार्टवॉच और नेटबुक के साथ-साथ एम्बेडेड सिस्टम और एप्लिकेशन में उपयोग किए जाते हैं जहां माइक्रोकंट्रोलर पहले इस्तेमाल किए गए थे।

अंतः स्थापित प्रणाली (एम्बेडेड सिस्टम)

जहां पहले केवल माइक्रोकंट्रोलर का उपयोग किया जा सकता था, SoC अंतः स्थापित प्रणाली बाजार में प्रमुखता प्राप्त कर रहे हैं। सख्त सिस्टम एकीकरण विफलताओं के बीच बेहतर विश्वसनीयता और औसत समय प्रदान करता है, और SoCs माइक्रोकंट्रोलर की तुलना में अधिक उन्नत कार्यक्षमता और कंप्यूटिंग शक्ति प्रदान करते हैं। अनुप्रयोगों में AI, एम्बेडेड मशीन विजन, डेटा संग्रह, टेलीमेट्री, वेक्टर प्रोसेसिंग और परिवेशी खुफिया शामिल हैं। अक्सर एम्बेडेड एसओसी इंटरनेट ऑफ थिंग्स, औद्योगिक इंटरनेट ऑफ थिंग्स और एज कंप्यूटिंग बाजारों को लक्षित करते हैं।

मोबाइल कंप्यूटिंग

मोबाइल कंप्यूटिंग-आधारित SoCs हमेशा प्रोसेसर, मेमोरी, ऑन-चिप कैश, वायरलेस नेटवर्किंग क्षमताओं और अक्सर डिजिटल कैमरा हार्डवेयर और फ़र्मवेयर को बंडल करते हैं। मेमोरी के बढ़ते आकार के साथ, उच्च अंत SoC में अक्सर कोई मेमोरी और फ्लैश स्टोरेज नहीं होगा और इसके बजाय, मेमोरी और फ्लैश मेमोरी को एसओसी के ठीक बगल में या ऊपर (पैकेज पर पैकेज), SoC पर रखा जाएगा। मोबाइल कंप्यूटिंग SoC के कुछ उदाहरणों में शामिल हैं:

• सैमसंग इलेक्ट्रॉनिक्स: इन्वेंटरी, आमतौर पर ARM पर आधारित
  • Exynos, मुख्य रूप से सैमसंग की गैलेक्सी श्रृंखला के स्मार्टफोन द्वारा उपयोग किया जाता है
• क्वालकॉम (Qualcomm):
  • स्नैपड्रैगन (सूची), कई LG, Xiaomi, Google Pixel, HTC और Samsung Galaxy स्मार्टफ़ोन में उपयोग किया जाता है। 2018 में, स्नैपड्रैगन SOC का उपयोग विंडोज 10 चलाने वाले लैपटॉप कंप्यूटरों की रीढ़ के रूप में किया जा रहा है, जिसे "ऑलवेज कनेक्टेड पीसी" के रूप में विपणन किया जाता है।

पर्सनल कंप्यूटर

1992 में, Acorn Computers ने ARM250 SoC के साथ व्यक्तिगत कंप्यूटरों की A3010, A3020 और A4000 श्रेणी का उत्पादन किया। इसने मूल एकोर्न एआरएम2 प्रोसेसर को एक मेमोरी कंट्रोलर (एमईएमसी), वीडियो कंट्रोलर (वीआईडीसी), और आई/ओ कंट्रोलर (आईओसी) के साथ जोड़ा। पिछले एकोर्न एआरएम संचालित कंप्यूटरों में, ये चार अलग-अलग चिप्स थे। ARM7500 चिप ARM700, VIDC20 और IOMD नियंत्रकों पर आधारित उनकी दूसरी पीढ़ी का SoC था, और व्यापक रूप से एम्बेडेड डिवाइस जैसे सेट-टॉप-बॉक्स, साथ ही बाद में एकोर्न पर्सनल कंप्यूटर में लाइसेंस प्राप्त था।

SoC 2018 से मुख्यधारा के पर्सनल कंप्यूटर पर लागू किया जा रहा है वे खासकर लैपटॉप और टैबलेट पीसी पर लागू होते हैं। टैबलेट और लैपटॉप निर्माताओं ने कम बिजली की खपत, हार्डवेयर और फर्मवेयर मॉड्यूल के सख्त एकीकरण से बेहतर प्रदर्शन और विश्वसनीयता और एकीकृत LTE और अन्य वायरलेस नेटवर्क संचार (यूनिफाइड नेटवर्क इंटरफेस कंट्रोलर) ऑन-चिप के बारे में एम्बेडेड सिस्टम और स्मार्टफोन बाजारों से सबक सीखा है।

एआरएम (ARM) आधारित:

• क्वालकॉम स्नैपड्रैगन
• एप्पल M1

x86-आधारित:

• इंटेल कोर CULV (Intel Core CULV)

संरचना

एक एसओसी में हार्डवेयर कार्यात्मक इकाइयाँ होती हैं, जिनमें माइक्रोप्रोसेसर शामिल हैं जो सॉफ्टवेयर कोड चलाते हैं, साथ ही इन कार्यात्मक मॉड्यूल के बीच कनेक्ट, नियंत्रण, प्रत्यक्ष और इंटरफ़ेस के लिए एक संचार सबसिस्टम भी शामिल हैं।

कार्यात्मक घटक =

प्रोसेसर कोर

एक एसओसी में कम से कम एक प्रोसेसर कोर होना चाहिए, लेकिन आमतौर पर एक एसओसी में एक से अधिक कोर होते हैं।प्रोसेसर कोर एक माइक्रोकंट्रोलर, माइक्रोप्रोसेसर (μP) हो सकता है, डिजिटल सिग्नल प्रोसेसर (डीएसपी) या एप्लिकेशन-विशिष्ट निर्देश सेट प्रोसेसर (एएसआईपी) कोर। ASIPs में निर्देश सेट होते हैं जो एक एप्लिकेशन डोमेन के लिए अनुकूलित होते हैं और एक विशिष्ट प्रकार के कार्यभार के लिए सामान्य-उद्देश्य निर्देशों की तुलना में अधिक कुशल होने के लिए डिज़ाइन किए गए हैं।मल्टी-प्रोसेसर सिस्टम-ऑन-चिप | मल्टीप्रोसेसर एसओसी में परिभाषा के अनुसार एक से अधिक प्रोसेसर कोर हैं।

चाहे सिंगल-कोर, मल्टी-कोर प्रोसेसर | मल्टी-कोर या कईकोर, एसओसी प्रोसेसर कोर आमतौर पर आरआईएससी इंस्ट्रक्शन सेट आर्किटेक्चर का उपयोग करते हैं।RISC आर्किटेक्चर SOCs के लिए CISC प्रोसेसर पर लाभप्रद हैं क्योंकि उन्हें कम डिजिटल तर्क की आवश्यकता होती है, और इसलिए बोर्ड पर कम शक्ति और क्षेत्र, और एम्बेडेड और मोबाइल कंप्यूटिंग बाजारों में, क्षेत्र और शक्ति अक्सर अत्यधिक विवश होते हैं।विशेष रूप से, एसओसी प्रोसेसर कोर अक्सर एआरएम आर्किटेक्चर का उपयोग करते हैं क्योंकि यह एक आईपी कोर के रूप में निर्दिष्ट एक सॉफ्ट प्रोसेसर है और x86 की तुलना में अधिक शक्ति कुशल है।

स्मृति =

Further information: Computer memory

SOCS में अपनी गणना करने के लिए अर्धचालक मेमोरी ब्लॉक होना चाहिए, जैसा कि माइक्रोकंट्रोलर और अन्य एम्बेडेड सिस्टम करते हैं।एप्लिकेशन के आधार पर, SOC मेमोरी एक मेमोरी पदानुक्रम और कैश पदानुक्रम बना सकती है।मोबाइल कंप्यूटिंग बाजार में, यह आम है, लेकिन कई कम-शक्ति वाले इलेक्ट्रॉनिक्स में | कम-शक्ति वाले एम्बेडेड माइक्रोकंट्रोलर, यह आवश्यक नहीं है।SOCs के लिए मेमोरी टेक्नोलॉजीज में केवल-केवल मेमोरी (ROM), रैंडम-एक्सेस मेमोरी (RAM), विद्युत रूप से इरेज़ेबल प्रोग्रामेबल ROM (EEPROM) और फ्लैश मेमोरी शामिल हैं। अन्य कंप्यूटर सिस्टम की तरह, रैम को अपेक्षाकृत तेज लेकिन अधिक महंगी स्थिर यादृच्छिक-एक्सेस मेमोरी में विभाजित किया जा सकता है। स्टेटिक रैम (SRAM) और धीमी लेकिन सस्ती डायनामिक रैंडम-एक्सेस मेमोरी | डायनेमिक रैम (DRAM)।जब एक एसओसी में कैश पदानुक्रम होता है, तो एसआरएएम का उपयोग आमतौर पर प्रोसेसर रजिस्टर और कोर के अंतर्निहित कैश को लागू करने के लिए किया जाएगा, जबकि डीआरएएम का उपयोग मुख्य मेमोरी के लिए किया जाएगा।मुख्य मेमोरी एक एकल प्रोसेसर के लिए विशिष्ट हो सकती है (जो कि मल्टी-कोर प्रोसेसर हो सकता है | मल्टी-कोर) जब एसओसी मल्टी-प्रोसेसर सिस्टम-ऑन-चिप | कई प्रोसेसर हैं, जिस स्थिति में इसे वितरित किया जाता है और इसके माध्यम से भेजा जाना चाहिए। § Intermodule communication एक अलग प्रोसेसर द्वारा एक्सेस करने के लिए ऑन-चिप। मल्टी-प्रोसेसिंग मेमोरी मुद्दों की आगे की चर्चा के लिए, कैश सुसंगतता और स्मृति विलंबता देखें।

इंटरफेस =

SOCs में बाहरी इंटरफेस शामिल हैं, आमतौर पर संचार प्रोटोकॉल के लिए।ये अक्सर USB, फायरवायर, ईथरनेट, यूनिवर्सल सिंक्रोनस और एसिंक्रोनस रिसीवर-ट्रांसमीटर जैसे उद्योग मानकों पर आधारित होते हैं। USART, SPI, HDMI, IAC, आदि ये इंटरफेस इच्छित एप्लिकेशन के अनुसार भिन्न होंगे।वायरलेस नेटवर्किंग प्रोटोकॉल जैसे वाई-फाई, ब्लूटूथ, 6LOWPAN और निकट-फील्ड संचार का भी समर्थन किया जा सकता है।

जब आवश्यक हो, तो एसओसी में एनालॉग-टू-डिजिटल कनवर्टर सहित एनालॉग इंटरफेस शामिल हैं। एनालॉग-टू-डिजिटल और डिजिटल-टू-एनालॉग कन्वर्टर्स, अक्सर सिग्नल प्रोसेसिंग के लिए।ये स्मार्ट ट्रांसड्यूसर सहित विभिन्न प्रकार के सेंसर या एक्ट्यूएटर्स के साथ इंटरफ़ेस करने में सक्षम हो सकते हैं।वे एप्लिकेशन-विशिष्ट मॉड्यूल या ढाल के साथ इंटरफ़ेस कर सकते हैं। या वे एसओसी के लिए आंतरिक हो सकते हैं, जैसे कि यदि एक एनालॉग सेंसर एसओसी में बनाया गया है और इसकी रीडिंग को गणितीय प्रसंस्करण के लिए डिजिटल संकेतों में परिवर्तित किया जाना चाहिए।

डिजिटल सिग्नल प्रोसेसर =

डिजिटल सिग्नल प्रोसेसर (डीएसपी) कोर अक्सर एसओसीएस पर शामिल होते हैं।वे सेंसर, एक्ट्यूएटर्स, डेटा संग्रह, डेटा विश्लेषण और मल्टीमीडिया प्रसंस्करण के लिए एसओसीएस में सिग्नल प्रोसेसिंग ऑपरेशन करते हैं।डीएसपी कोर में आमतौर पर बहुत लंबे निर्देश शब्द (वीएलआईडब्ल्यू) और सिंगल इंस्ट्रक्शन, मल्टीपल डेटा (सिमड) इंस्ट्रक्शन सेट आर्किटेक्चर होते हैं, और इसलिए समानांतर प्रसंस्करण और सुपरस्केलर निष्पादन के माध्यम से निर्देश-स्तरीय समानता का शोषण करने के लिए अत्यधिक उत्तरदायी होते हैं। डीएसपी कोर अक्सर एप्लिकेशन-विशिष्ट निर्देशों की सुविधा देते हैं, और जैसे कि आमतौर पर एप्लिकेशन-विशिष्ट निर्देश-सेट प्रोसेसर (एएसआईपी) होते हैं।इस तरह के अनुप्रयोग-विशिष्ट निर्देश समर्पित हार्डवेयर कार्यात्मक इकाइयों के अनुरूप हैं जो उन निर्देशों की गणना करते हैं।

विशिष्ट डीएसपी निर्देशों में गुणा-एक्यूमुलेट ऑपरेशन शामिल है। मल्टीपली-एक्यूमुलेट, फास्ट फूरियर ट्रांसफॉर्म, फ्यूज्ड मल्टीप्ली-एक्यूमुलेट | फ्यूज्ड मल्टीप्ली-एड, और कन्व्यूशन।

अन्य =

अन्य कंप्यूटर सिस्टम के साथ, SOCs को घड़ी संकेतों को उत्पन्न करने, SOC कार्यों के निष्पादन को नियंत्रित करने और यदि आवश्यक हो तो SOC के सिग्नल प्रोसेसिंग अनुप्रयोगों के लिए समय संदर्भ प्रदान करने के लिए समय स्रोतों की आवश्यकता होती है।लोकप्रिय समय स्रोत क्रिस्टल ऑसिलेटर और चरण-बंद लूप हैं।

काउंटर-टाइमर, रियल-टाइम टाइमर और पावर-ऑन रीसेट जनरेटर सहित एसओसी परिधीय।SOCS में वोल्टेज नियामक और पावर मैनेजमेंट सर्किट भी शामिल हैं।

इंटरमॉड्यूल संचार =

SOCS में कई निष्पादन इकाइयां शामिल हैं।इन इकाइयों को अक्सर डेटा और निर्देशों को आगे और पीछे भेजना होगा।इस वजह से, सभी लेकिन सबसे तुच्छ SOCs को संचार सबसिस्टम की आवश्यकता होती है।मूल रूप से, अन्य माइक्रो कंप्यूटर प्रौद्योगिकियों के साथ, डेटा बस आर्किटेक्चर का उपयोग किया गया था, लेकिन हाल ही में नेटवर्क-ऑन-चिप (एनओसी) के रूप में जाने जाने वाले विरल इंटरकॉमेशन नेटवर्क पर आधारित डिजाइन प्रमुखता के लिए बढ़ गए हैं और निकट भविष्य में एसओसी डिजाइन के लिए बस आर्किटेक्चर से आगे निकलने का पूर्वानुमान हैं।।

बस-आधारित संचार =

ऐतिहासिक रूप से, एक साझा वैश्विक कंप्यूटर बस आमतौर पर विभिन्न घटकों से जुड़ी होती है, जिसे एसओसी के ब्लॉक भी कहा जाता है। एसओसी संचार के लिए एक बहुत ही आम बस एआरएम की रॉयल्टी-फ्री एडवांस्ड माइक्रोकंट्रोलर बस आर्किटेक्चर (एएमबीए) मानक है।

प्रत्यक्ष मेमोरी एक्सेस कंट्रोलर्स सीपीयू या नियंत्रण इकाई को दरकिनार करते हुए बाहरी इंटरफेस और एसओसी मेमोरी के बीच सीधे डेटा रूट करते हैं, जिससे एसओसी के डेटा थ्रूपुट में वृद्धि होती है।यह घटक-आधारित मल्टी-चिप मॉड्यूल पीसी आर्किटेक्चर पर बाह्य उपकरणों के कुछ डिवाइस ड्राइवरों के समान है।

कंप्यूटर बसों को स्केलेबिलिटी में सीमित किया जाता है, जो एक ही चिप पर केवल दसियों कोर (मल्टीकोर) तक का समर्थन करता है। वायर में देरी जारी रखने के कारण स्केलेबल नहीं है, सिस्टम प्रदर्शन संलग्न कोर की संख्या के साथ पैमाने पर नहीं होता है, एसओसी की ऑपरेटिंग आवृत्ति को टिकाऊ होने के लिए शक्ति के लिए संलग्न प्रत्येक अतिरिक्त कोर के साथ कम होना चाहिए, और लंबे तार बड़ी मात्रा में विद्युत शक्ति का उपभोग करते हैं।ये चुनौतियां चिप पर कई सिस्टम सिस्टम का समर्थन करने के लिए निषेधात्मक हैं।

एक चिप पर नेटवर्क

Main article: Network on a chip

2010 के उत्तरार्ध में, बस-आधारित प्रोटोकॉल के बजाय नेटवर्क जैसी टोपोलॉजी के संदर्भ में संचार सबसिस्टम को लागू करने वाले SOCs की प्रवृत्ति उभरी है।मल्टी-प्रोसेसर सिस्टम-ऑन-चिप की ओर एक प्रवृत्ति। इसने राउटर-आधारित पैकेट स्विचिंग के साथ इंटरकनेक्शन नेटवर्क के उद्भव को बढ़ाया है, जिसे बस-आधारित नेटवर्क की अड़चनों को दूर करने के लिए चिप (एनओसीएस) पर नेटवर्क के रूप में जाना जाता है। नेटवर्क-ऑन-चिप में गंतव्य- और अनुप्रयोग-विशिष्ट रूटिंग, अधिक बिजली दक्षता और बस विवाद की संभावना कम होने सहित फायदे हैं।नेटवर्क-ऑन-चिप आर्किटेक्चर ऑन-चिप संचार के लिए टीसीपी और इंटरनेट प्रोटोकॉल सूट जैसे संचार प्रोटोकॉल से प्रेरणा लेते हैं, हालांकि उनके पास आमतौर पर कम नेटवर्क परतें होती हैं।इष्टतम नेटवर्क-ऑन-चिप नेटवर्क आर्किटेक्चर बहुत अधिक अनुसंधान रुचि का एक चल रहा क्षेत्र है।एनओसी आर्किटेक्चर पारंपरिक वितरित कंप्यूटिंग नेटवर्क टोपोलॉजी जैसे टोरस, हाइपरक्यूब, मेष और ट्री नेटवर्क से लेकर आनुवंशिक एल्गोरिथ्म के शेड्यूलिंग से रैंडमाइज्ड एल्गोरिदम जैसे कि रैंडम वॉक विथ ब्रांचिंग और रैंडमाइज्ड टाइम टू लाइव (टीटीएल) से लेकर हैं।

कई एसओसी शोधकर्ता एनओसी आर्किटेक्चर को एसओसी डिजाइन का भविष्य मानते हैं क्योंकि उन्हें एसओसी डिजाइन की शक्ति और थ्रूपुट जरूरतों को कुशलता से पूरा करने के लिए दिखाया गया है।वर्तमान एनओसी आर्किटेक्चर दो-आयामी हैं।2 डी आईसी डिज़ाइन में सीमित फ़्लोरप्लानिंग विकल्प हैं क्योंकि एसओसी में कोर की संख्या बढ़ती है, इसलिए जैसे कि तीन-आयामी एकीकृत सर्किट (3DICS) उभरते हैं, एसओसी डिजाइनर तीन-आयामी ऑन-चिप नेटवर्क के निर्माण की ओर देख रहे हैं जिन्हें 3DNOCS के रूप में जाना जाता है।

डिजाइन प्रवाह

Main articles: Electronics design flow, Physical design (electronics), and Platform-based design

See also: Systems design and Software design process

SOC डिजाइन प्रवाह

एक चिप पर एक प्रणाली में दोनों हार्डवेयर होते हैं, वर्णित § Structure, और माइक्रोकंट्रोलर, माइक्रोप्रोसेसर या डिजिटल सिग्नल प्रोसेसर कोर, परिधीय और इंटरफेस को नियंत्रित करने वाला सॉफ्टवेयर।एक एसओसी के लिए डिजाइन प्रवाह का उद्देश्य एक ही समय में इस हार्डवेयर और सॉफ्टवेयर को विकसित करना है, जिसे वास्तुशिल्प सह-डिजाइन के रूप में भी जाना जाता है।डिजाइन प्रवाह को भी अनुकूलन को ध्यान में रखना चाहिए (§ Optimization goals) और बाधाएं।

अधिकांश एसओसी को हार्डवेयर तत्वों और निष्पादन इकाइयों के लिए पूर्व-योग्य हार्डवेयर घटक आईपी कोर विनिर्देशों से विकसित किया जाता है, सामूहिक रूप से ब्लॉक, ऊपर वर्णित, सॉफ्टवेयर डिवाइस ड्राइवरों के साथ मिलकर जो उनके संचालन को नियंत्रित कर सकते हैं।विशेष महत्व के प्रोटोकॉल स्टैक हैं जो यूएसबी जैसे उद्योग-मानक इंटरफेस को चलाते हैं।हार्डवेयर ब्लॉक को कंप्यूटर-एडेड डिज़ाइन टूल, विशेष रूप से इलेक्ट्रॉनिक डिज़ाइन ऑटोमेशन टूल का उपयोग करके एक साथ रखा जाता है;सॉफ्टवेयर मॉड्यूल एक सॉफ्टवेयर एकीकृत विकास वातावरण का उपयोग करके एकीकृत हैं।

SOCS घटकों को अक्सर उच्च-स्तरीय प्रोग्रामिंग भाषाओं जैसे C ++, Matlab या Systemc में डिज़ाइन किया जाता है और रजिस्टर-ट्रांसफर स्तर में परिवर्तित किया जाता है। उच्च-स्तरीय संश्लेषण (HLS) उपकरण जैसे कि H से HDL या HDL से प्रवाह के माध्यम से RTL डिजाइन। एल्गोरिथम सिंथेसिस नामक एचएलएस उत्पाद डिजाइनरों को सिस्टम, सर्किट, सॉफ्टवेयर और सत्यापन के स्तर को मॉडल और संश्लेषित करने के लिए सी ++ का उपयोग करने की अनुमति देते हैं, जो कि एक उच्च स्तर की भाषा में सभी को समय के तराजू से स्वतंत्र तरीके से कंप्यूटर इंजीनियरों के लिए जाना जाता है, जो आमतौर पर एचडीएल में निर्दिष्ट होते हैं। अन्य घटकों को सॉफ्टवेयर बने रह सकते हैं और एसओसी में शामिल सॉफ्ट-कोर प्रोसेसर पर संकलित और एम्बेडेड किया जा सकता है, जो कि आईपी कोर के रूप में एचडीएल में मॉड्यूल के रूप में शामिल है।

एक बार एसओसी की वास्तुकला को परिभाषित कर दिया गया है, किसी भी नए हार्डवेयर तत्वों को एक अमूर्त हार्डवेयर विवरण में लिखा जाता है भाषा को रजिस्टर-ट्रांसफर स्तर (आरटीएल) को रजिस्टर ट्रांसफर स्तर (आरटीएल) जो सर्किट व्यवहार को परिभाषित करता है, या उच्च स्तर की भाषा से आरटीएल में संश्लेषित करता है।उच्च-स्तरीय संश्लेषण।ये तत्व पूर्ण SOC डिजाइन बनाने के लिए एक हार्डवेयर विवरण भाषा में एक साथ जुड़े हुए हैं।इन घटकों को जोड़ने और विभिन्न विक्रेताओं द्वारा प्रदान किए गए संभवतः अलग -अलग इंटरफेस के बीच परिवर्तित करने के लिए निर्दिष्ट तर्क को गोंद तर्क कहा जाता है।

डिजाइन सत्यापन

Further information: Functional verification and Signoff (electronic design automation)

सेमीकंडक्टर फाउंड्री में भेजे जाने से पहले चिप्स को सत्यापन शुद्धता के लिए सत्यापित किया जाता है।इस प्रक्रिया को कार्यात्मक सत्यापन कहा जाता है और यह चिप डिजाइन जीवन चक्र में खर्च किए गए समय और ऊर्जा के एक महत्वपूर्ण हिस्से के लिए होता है, जिसे अक्सर 70%के रूप में उद्धृत किया जाता है। चिप्स की बढ़ती जटिलता के साथ, SystemVerilog, Systemc, E, और OpenVera जैसी हार्डवेयर सत्यापन भाषाओं का उपयोग किया जा रहा है।सत्यापन चरण में पाए जाने वाले बग डिजाइनर को सूचित किए जाते हैं।

परंपरागत रूप से, इंजीनियरों ने टेप-आउट के रूप में जाना जाता है, जिसे डिजाइन के अंतिमीकरण से पहले SOC डिजाइन के लिए हार्डवेयर और सॉफ्टवेयर को सत्यापित करने और डीबग करने के लिए रिप्रोग्रामेबल हार्डवेयर पर सिमुलेशन त्वरण, अनुकरण या प्रोटोटाइपिंग को नियोजित किया है।फील्ड-प्रोग्रामेबल गेट एरेज़ (FPGAs) प्रोटोटाइपिंग SOCs के लिए इष्ट हैं क्योंकि FPGA प्रोटोटाइप रिप्रोग्रामेबल हैं, डिबगिंग की अनुमति देते हैं और एप्लिकेशन-विशिष्ट एकीकृत सर्किट (ASICs) की तुलना में अधिक लचीले होते हैं। उच्च क्षमता और तेजी से संकलन समय के साथ, सिमुलेशन त्वरण और अनुकरण शक्तिशाली प्रौद्योगिकियां हैं जो सिस्टम में व्यापक दृश्यता प्रदान करती हैं।दोनों प्रौद्योगिकियां, हालांकि, MHZ के आदेश पर धीरे -धीरे काम करती हैं, जो कि SOC के ऑपरेटिंग आवृत्ति की तुलना में काफी धीमी हो सकती है - 100 गुना धीमी गति से।त्वरण और एमुलेशन बॉक्स भी बहुत बड़े और महंगे हैं, जो यूएस $ 1 & nbsp; मिलियन से अधिक है। FPGA प्रोटोटाइप, इसके विपरीत, FPGAs का उपयोग सीधे इंजीनियरों को वास्तविक दुनिया के उत्तेजनाओं के साथ एक सिस्टम की पूर्ण ऑपरेटिंग आवृत्ति को मान्य और परीक्षण करने या उसके करीब करने में सक्षम बनाने के लिए करते हैं।टूल जैसे कि सर्टिफिकेट FPGA RTL में जांच डालने के लिए उपयोग किया जाता है जो अवलोकन के लिए संकेत उपलब्ध कराते हैं।इसका उपयोग एक तर्क विश्लेषक के समान क्षमताओं के साथ कई FPGA में हार्डवेयर, फर्मवेयर और सॉफ़्टवेयर इंटरैक्शन को डिबग करने के लिए किया जाता है।

समानांतर में, हार्डवेयर तत्वों को समूहीकृत किया जाता है और तर्क संश्लेषण की एक प्रक्रिया के माध्यम से पारित किया जाता है, जिसके दौरान प्रदर्शन की कमी, जैसे कि परिचालन आवृत्ति और अपेक्षित संकेत देरी, लागू की जाती है।यह एक भौतिक सर्किट और इसके अंतर्संबंधों के रूप में डिजाइन का वर्णन करने वाली नेटलिस्ट के रूप में जाना जाने वाला एक आउटपुट उत्पन्न करता है।इन नेटलिस्ट को एसओसी के योजनाबद्ध विवरण को एक सर्किट के रूप में उत्पन्न करने के लिए घटकों को जोड़ने वाले गोंद तर्क के साथ जोड़ा जाता है जिसे एक चिप पर मुद्रित किया जा सकता है।इस प्रक्रिया को स्थान और मार्ग के रूप में जाना जाता है और इस घटना में टेप-आउट से पहले कि एसओसी को एप्लिकेशन-विशिष्ट एकीकृत सर्किट (एएसआईसी) के रूप में उत्पादित किया जाता है।

अनुकूलन लक्ष्य

SOCs को पावर उपयोग, मरने पर क्षेत्र, संचार, मॉड्यूलर इकाइयों और अन्य कारकों के बीच इलाके के लिए स्थिति का अनुकूलन करना चाहिए। अनुकूलन आवश्यक रूप से SOCs का एक डिजाइन लक्ष्य है। यदि अनुकूलन आवश्यक नहीं था, तो इंजीनियर उसी सीमा तक क्षेत्र के उपयोग, बिजली की खपत या सिस्टम के प्रदर्शन के लिए लेखांकन के बिना एक मल्टी-चिप मॉड्यूल वास्तुकला का उपयोग करेंगे।

एसओसी डिजाइनों के लिए सामान्य अनुकूलन लक्ष्य प्रत्येक के स्पष्टीकरण के साथ पालन करते हैं। सामान्य तौर पर, इनमें से किसी भी मात्रा को अनुकूलित करना एक हार्ड कॉम्बीनेटरियल ऑप्टिमाइज़ेशन समस्या हो सकती है, और वास्तव में एनपी-हार्डनेस हो सकती है। एनपी-हार्ड काफी आसानी से। इसलिए, परिष्कृत अनुकूलन एल्गोरिदम की अक्सर आवश्यकता होती है और कुछ मामलों में सन्निकटन एल्गोरिदम या ह्यूरिस्टिक्स का उपयोग करना व्यावहारिक हो सकता है। इसके अतिरिक्त, अधिकांश SOC डिजाइनों में एक साथ अनुकूलन करने के लिए कई चर होते हैं, इसलिए Pareto कुशल समाधान SOC डिजाइन के बाद मांगे जाते हैं। अक्सर इन मात्राओं में से कुछ को अनुकूलित करने के लक्ष्य सीधे बाधाओं पर होते हैं, आगे SOCs के अनुकूलन को डिजाइन करने और ट्रेड-ऑफ#इंजीनियरिंग शुरू करने के लिए जटिलता को जोड़ते हैं। सिस्टम डिजाइन में व्यापार-बंद।

ट्रेड-ऑफ और आवश्यकताओं के विश्लेषण के व्यापक कवरेज के लिए, आवश्यकताएँ इंजीनियरिंग देखें।

लक्ष्य

बिजली की खपत

SOCs को SOC के कार्यों को करने के लिए उपयोग की जाने वाली विद्युत शक्ति को कम करने के लिए अनुकूलित किया जाता है।अधिकांश SOC को कम शक्ति का उपयोग करना चाहिए।SOC सिस्टम को अक्सर लंबी बैटरी जीवन (जैसे स्मार्टफोन) की आवश्यकता होती है, संभवतः स्वायत्त कार्य को बनाए रखने की आवश्यकता के दौरान एक बिजली स्रोत के बिना महीनों या वर्षों को खर्च कर सकते हैं, और अक्सर एक क्षेत्र में एक साथ नेटवर्क किए जा रहे उच्च संख्या में एम्बेडेड एसओसी द्वारा बिजली के उपयोग में सीमित होते हैं।।इसके अतिरिक्त, ऊर्जा की लागत अधिक हो सकती है और ऊर्जा का संरक्षण एसओसी के स्वामित्व की कुल लागत को कम कर देगा।अंत में, उच्च ऊर्जा की खपत से अपशिष्ट गर्मी अन्य सर्किट घटकों को नुकसान पहुंचा सकती है यदि बहुत अधिक गर्मी भंग हो जाती है, तो ऊर्जा के संरक्षण के लिए एक और व्यावहारिक कारण देता है।एक सर्किट में उपयोग की जाने वाली ऊर्जा की मात्रा समय के संबंध में खपत बिजली का अभिन्न अंग है, और बिजली की खपत की औसत दर वोल्टेज द्वारा वर्तमान का उत्पाद है।ओम के कानून के बराबर, शक्ति वर्तमान वर्ग के समय प्रतिरोध या वोल्टेज को प्रतिरोध द्वारा विभाजित किया गया है:

$$P=IV={\frac {V^{2}}{R}}={I^{2}}{R}$$

SOCs अक्सर स्मार्टफोन, GPS नेविगेशन डिवाइस, डिजिटल घड़ियों (स्मार्टवॉच सहित) और नेटबुक जैसे पोर्टेबल उपकरणों में एम्बेडेड होते हैं।ग्राहक मोबाइल कंप्यूटिंग उपकरणों के लिए लंबी बैटरी जीवन चाहते हैं, एक और कारण है कि बिजली की खपत को SOCs में कम से कम किया जाना चाहिए।मल्टीमीडिया अनुप्रयोगों को अक्सर इन उपकरणों पर निष्पादित किया जाता है, जिसमें वीडियो गेम, वीडियो स्ट्रीमिंग, इमेज प्रोसेसिंग शामिल हैं;जिनमें से सभी हाल के वर्षों में उपयोगकर्ता की मांगों और उच्च गुणवत्ता वाले मल्टीमीडिया के लिए अपेक्षाओं के साथ कम्प्यूटेशनल जटिलता में विकसित हुए हैं।कम्प्यूटेशन अधिक मांग कर रहा है क्योंकि उम्मीदें कई मानकों के साथ उच्च रिज़ॉल्यूशन पर 3 डी वीडियो की ओर बढ़ती हैं, इसलिए मानक मोबाइल बैटरी को चलाने के लिए कम बिजली होने के दौरान मल्टीमीडिया कार्यों का प्रदर्शन करने वाले एसओसी को कम्प्यूटेशनल रूप से सक्षम प्लेटफॉर्म होना चाहिए।

प्रदर्शन प्रति वाट

See also: Green computing

एसओसी को प्रति वाट के प्रदर्शन में बिजली दक्षता को अधिकतम करने के लिए अनुकूलित किया जाता है: बिजली के उपयोग के बजट को दिए गए एसओसी के प्रदर्शन को अधिकतम करें।एज कम्प्यूटिंग, डिस्ट्रीब्यूटेड प्रोसेसिंग और एंबिएंट इंटेलिजेंस जैसे कई अनुप्रयोगों के लिए कम्प्यूटेशनल प्रदर्शन के एक निश्चित स्तर की आवश्यकता होती है, लेकिन अधिकांश SOC वातावरणों में बिजली सीमित होती है।एआरएम आर्किटेक्चर में एम्बेडेड सिस्टम में x86 की तुलना में प्रति वाट अधिक प्रदर्शन होता है, इसलिए इसे एम्बेडेड प्रोसेसर की आवश्यकता वाले अधिकांश एसओसी अनुप्रयोगों के लिए x86 से अधिक पसंद किया जाता है।

अपशिष्ट गर्मी

Main article: Heat generation in integrated circuits

See also: Thermal management in electronics and Thermal design power

SOC डिजाइन चिप पर अपशिष्ट गर्मी उत्पादन को कम करने के लिए अनुकूलित हैं।अन्य एकीकृत सर्किटों के साथ, उच्च शक्ति घनत्व के कारण उत्पन्न गर्मी घटकों के आगे लघुकरण के लिए अड़चन है। उच्च गति एकीकृत सर्किट, विशेष रूप से माइक्रोप्रोसेसरों और एसओसी सहित पावर घनत्व अत्यधिक असमान हो गए हैं।बहुत अधिक अपशिष्ट गर्मी समय के साथ सर्किट की सर्किट की विश्वसनीयता को नुकसान पहुंचा सकती है।उच्च तापमान और थर्मल तनाव नकारात्मक रूप से विश्वसनीयता, तनाव प्रवास को प्रभावित करते हैं, समय के साथ एसओसी के विफलताओं, विद्युत / वायर बॉन्डिंग, मेटास्टेबिलिटी और अन्य प्रदर्शन गिरावट के बीच का औसत समय कम हो जाता है। विशेष रूप से, अधिकांश एसओसी एक छोटे भौतिक क्षेत्र या मात्रा में होते हैं और इसलिए अपशिष्ट गर्मी के प्रभाव को जटिल किया जाता है क्योंकि सिस्टम से बाहर फैलने के लिए इसके लिए बहुत कम जगह होती है।आधुनिक उपकरणों पर उच्च ट्रांजिस्टर की गिनती के कारण, अक्सर पर्याप्त थ्रूपुट और उच्च ट्रांजिस्टर घनत्व का एक लेआउट निर्माण प्रक्रियाओं से शारीरिक रूप से वास्तविक होता है, लेकिन सर्किट की मात्रा में अस्वीकार्य रूप से उच्च मात्रा में गर्मी होगी। ये थर्मल इफेक्ट्स एसओसी और अन्य चिप डिजाइनरों को रूढ़िवादी डिजाइन मार्जिन को लागू करने के लिए मजबूर करते हैं, जिससे भयावह विफलता के जोखिम को कम करने के लिए कम प्रदर्शनकारी उपकरण बनाते हैं।लंबाई के तराजू के छोटे होने के कारण ट्रांजिस्टर घनत्व में वृद्धि के कारण, प्रत्येक प्रक्रिया पीढ़ी अंतिम की तुलना में अधिक गर्मी उत्पादन का उत्पादन करती है।इस समस्या को कम करते हुए, SOC आर्किटेक्चर आमतौर पर विषम होते हैं, जो स्थानिक रूप से अमानवीय गर्मी के प्रवाह का निर्माण करते हैं, जो कि समान रूप से निष्क्रिय शीतलन द्वारा प्रभावी रूप से कम नहीं किया जा सकता है।

थ्रूपुट

SOCs कम्प्यूटेशनल और संचार थ्रूपुट को अधिकतम करने के लिए अनुकूलित हैं।

विलंबता =

SOCs को उनके कुछ या सभी कार्यों के लिए विलंबता को कम करने के लिए अनुकूलित किया जाता है।यह इंटरकनेक्शन में देरी को कम करने और उस गति को अधिकतम करने के लिए प्रत्येक-अन्य को उचित निकटता और इलाके के साथ तत्वों को बिछाने के द्वारा पूरा किया जा सकता है जिस पर मॉड्यूल, कार्यात्मक इकाइयों और यादों के बीच डेटा का संचार किया जाता है।सामान्य तौर पर, विलंबता को कम करने के लिए अनुकूलन एक एनपी-पूर्णता है। एनपी-पूर्ण समस्या बूलियन संतोषजनक समस्या के बराबर है।

प्रोसेसर कोर पर चलने वाले कार्यों के लिए, विलंबता और थ्रूपुट को कार्य शेड्यूलिंग के साथ सुधार किया जा सकता है।कुछ कार्य एप्लिकेशन-विशिष्ट हार्डवेयर इकाइयों में चलते हैं, हालांकि, और यहां तक कि कार्य शेड्यूलिंग समय और थ्रूपुट बाधाओं को पूरा करने के लिए सभी सॉफ़्टवेयर-आधारित कार्यों को अनुकूलित करने के लिए पर्याप्त नहीं हो सकता है।

कार्यप्रणाली =

Further information: Multi-objective optimization, Multiple-criteria decision analysis, and Architecture tradeoff analysis

चिप पर सिस्टम को मानक हार्डवेयर सत्यापन और सत्यापन तकनीकों के साथ मॉडलिंग की जाती है, लेकिन अतिरिक्त तकनीकों का उपयोग एसओसी डिज़ाइन विकल्पों को मॉडल और अनुकूलित करने के लिए किया जाता है ताकि सिस्टम को उपरोक्त अनुकूलन लक्ष्यों पर कई-मापदंड निर्णय विश्लेषण के संबंध में इष्टतम बनाया जा सके।

कार्य शेड्यूलिंग

टास्क शेड्यूलिंग किसी भी कंप्यूटर सिस्टम में एक महत्वपूर्ण गतिविधि है जिसमें कई प्रक्रियाओं या थ्रेड्स एक एकल प्रोसेसर कोर साझा करते हैं।इसे कम करना महत्वपूर्ण है § Latency और वृद्धि § Throughput एसओसी पर चलने वाले एम्बेडेड सॉफ्टवेयर के लिए § Processor cores।एसओसी में प्रत्येक महत्वपूर्ण कंप्यूटिंग गतिविधि को ऑन-चिप प्रोसेसर पर चलने वाले सॉफ़्टवेयर में नहीं किया जाता है, लेकिन शेड्यूलिंग सॉफ्टवेयर-आधारित कार्यों और साझा संसाधनों से जुड़े अन्य कार्यों के प्रदर्शन में काफी सुधार कर सकता है।

एसओसीएस अक्सर नेटवर्क शेड्यूलिंग और यादृच्छिक शेड्यूलिंग एल्गोरिदम के अनुसार कार्यों को शेड्यूल करता है।

पाइपलाइनिंग

For broader coverage of this topic, see Pipeline (computing).

हार्डवेयर और सॉफ्टवेयर कार्यों को अक्सर प्रोसेसर डिजाइन में पाइप किया जाता है।कंप्यूटर आर्किटेक्चर में स्पीडअप के लिए पाइपलाइनिंग एक महत्वपूर्ण सिद्धांत है।वे अक्सर GPU (ग्राफिक्स पाइपलाइन) और RISC प्रोसेसर (क्लासिक RISC पाइपलाइन के विकास) में उपयोग किए जाते हैं, लेकिन SOC के संदर्भ में डिजिटल सिग्नल प्रोसेसिंग और मल्टीमीडिया जोड़तोड़ जैसे एप्लिकेशन-विशिष्ट कार्यों पर भी लागू होते हैं।

संभाव्य मॉडलिंग

SOCs का अक्सर विश्लेषण किया जाता है, हालांकि संभाव्य मॉडल, Queueing theory § Queueing networks और मार्कोव चेन।उदाहरण के लिए, लिटिल लॉ एसओसी स्टेट्स और एनओसी बफ़र्स को आगमन प्रक्रियाओं के रूप में मॉडलिंग करने की अनुमति देता है और पॉइसन रैंडम वैरिएबल और पॉइसन प्रक्रियाओं के माध्यम से विश्लेषण किया जाता है।

मार्कोव चेन =

SOCs को अक्सर मार्कोव चेन के साथ मॉडल किया जाता है, दोनों मार्कोव श्रृंखला#असतत-समय मार्कोव श्रृंखला | असतत समय और मार्कोव श्रृंखला#निरंतर-समय मार्कोव श्रृंखला | निरंतर समय वेरिएंट।मार्कोव चेन मॉडलिंग एसओसी की मार्कोव श्रृंखला#स्थिर-राज्य विश्लेषण और सीमित वितरण के स्पर्शोन्मुख विश्लेषण की अनुमति देता है। सामान्य मामले के लिए डिजाइन निर्णय लेने की अनुमति देने के लिए शक्ति, गर्मी, विलंबता और अन्य कारकों के स्थिर राज्य वितरण।

निर्माण

Further information: Semiconductor device fabrication

SOC चिप्स आमतौर पर धातु -ऑक्साइड -सेमिकंडक्टर (MOS) तकनीक का उपयोग करके गढ़े जाते हैं। ऊपर वर्णित नेटलिस्ट का उपयोग भौतिक डिजाइन (स्थान और मार्ग) प्रवाह के आधार के रूप में किया जाता है ताकि डिजाइनरों के इरादे को एसओसी के डिजाइन में परिवर्तित किया जा सके। इस रूपांतरण प्रक्रिया के दौरान, डिजाइन का विश्लेषण स्थैतिक समय मॉडलिंग, सिमुलेशन और अन्य उपकरणों के साथ किया जाता है ताकि यह सुनिश्चित हो सके कि यह निर्दिष्ट परिचालन मापदंडों जैसे कि आवृत्ति, बिजली की खपत और अपव्यय, कार्यात्मक अखंडता (जैसा कि रजिस्टर ट्रांसफर स्तर कोड में वर्णित है) और इलेक्ट्रिकल से मिलता है अखंडता।

जब सभी ज्ञात बगों को ठीक कर दिया गया है और इन्हें फिर से सत्यापित किया गया है और सभी भौतिक डिजाइन चेक किए गए हैं, तो चिप की प्रत्येक परत का वर्णन करने वाली भौतिक डिजाइन फाइलें फाउंड्री की मास्क शॉप में भेजी जाती हैं, जहां ग्लास लिथोग्राफिक मास्क का एक पूरा सेट खोद दिया जाएगा । इन्हें पैकेजिंग और परीक्षण से पहले SOC पासा बनाने के लिए एक वेफर फैब्रिकेशन प्लांट में भेजा जाता है।

SOCs को कई प्रौद्योगिकियों द्वारा गढ़ा जा सकता है, जिनमें शामिल हैं:

• पूर्ण कस्टम ASIC
• मानक सेल ASIC
• फील्ड-प्रोग्रामेबल गेट एरे (FPGA)

ASICs कम शक्ति का उपभोग करते हैं और FPGAs की तुलना में तेज होते हैं, लेकिन इसे फिर से नहीं किया जा सकता है और निर्माण के लिए महंगे हैं। FPGA डिजाइन कम मात्रा के डिजाइनों के लिए अधिक उपयुक्त हैं, लेकिन उत्पादन की पर्याप्त इकाइयों के बाद ASICS स्वामित्व की कुल लागत को कम करता है। एसओसी डिजाइन कम बिजली का उपभोग करते हैं और मल्टी-चिप सिस्टम की तुलना में कम लागत और उच्च विश्वसनीयता होती है जिसे वे बदलते हैं।सिस्टम में कम पैकेज के साथ, असेंबली की लागत कम हो जाती है।

हालांकि, अधिकांश बहुत-बड़े-पैमाने के एकीकरण (VLSI) डिजाइनों की तरह, कुल लागत कम पैदावार के कारण कई छोटे चिप्स पर वितरित की गई एक ही कार्यक्षमता की तुलना में एक बड़ी चिप के लिए अधिक है और उच्च गैर-आवर्ती इंजीनियरिंग लागत।

जब किसी विशेष एप्लिकेशन के लिए एसओसी का निर्माण करना संभव नहीं है, तो एक विकल्प पैकेज (एसआईपी) में एक सिस्टम है जिसमें एक ही पैकेज में कई चिप्स शामिल हैं।जब बड़े संस्करणों में उत्पादित किया जाता है, तो SOC SIP की तुलना में अधिक लागत प्रभावी होता है क्योंकि इसकी पैकेजिंग सरल होती है। एक और कारण SIP को प्राथमिकता दी जा सकती है, किसी दिए गए उद्देश्य के लिए SOC में अपशिष्ट गर्मी बहुत अधिक हो सकती है क्योंकि कार्यात्मक घटक एक साथ बहुत करीब होते हैं, और SIP गर्मी में विभिन्न कार्यात्मक मॉड्यूल से बेहतर फैल जाएगा क्योंकि वे शारीरिक रूप से आगे हैं।

बेंचमार्क

एसओसी अनुसंधान और विकास अक्सर कई विकल्पों की तुलना करता है।बेंचमार्क, जैसे कि कॉस्मिक, इस तरह के मूल्यांकन में मदद करने के लिए विकसित किए जाते हैं।

यह भी देखें

• सिस्टम-ऑन-ए-चिप आपूर्तिकर्ताओं की सूची
• पोस्ट-सिलिकॉन सत्यापन
• आर्म आर्किटेक्चर
• सिंगल-बोर्ड कंप्यूटर
• पैकेज में सिस्टम
• एक चिप पर नेटवर्क
• प्रोग्रामेबल सिस्टम-ऑन-चिप | प्रोग्रामेबल एसओसी
• आवेदन-विशिष्ट अनुदेश सेट प्रोसेसर (ASIP)
• प्लेटफ़ॉर्म-आधारित डिजाइन
• एक चिप पर लैब
• बायोमेडिकल तकनीक में एक चिप पर अंग
• बहु-चिप मॉड्यूल

अग्रिम पठन

• Badawy, Wael; Jullien, Graham A., eds. (2003). System-on-Chip for Real-Time Applications. Kluwer international series in engineering and computer science, SECS 711. Boston: Kluwer Academic Publishers. ISBN 9781402072543. OCLC 50478525. 465 pages.
• Furber, Stephen B. (2000). ARM system-on-chip architecture. Boston: Addison-Wesley. ISBN 0-201-67519-6.
• Kundu, Santanu; Chattopadhyay, Santanu (2014). Network-on-chip: the Next Generation of System-on-Chip Integration (1st ed.). Boca Raton, FL: CRC Press. ISBN 9781466565272. OCLC 895661009.

बाहरी संबंध

• SOCC Annual IEEE International SoC Conference
• Baya free SoC platform assembly and IP integration tool
• Systems on Chip for Embedded Applications, Auburn University seminar in VLSI
• Instant SoC SoC for FPGAs defined by C++

]]