क्लॉक गेटिंग: Difference between revisions
(Created page with "{{short description|Removing the clock signal from an inactive synchronous circuit}} {{other uses|Clock incident (disambiguation)}} {{Refimprove|date=December 2009}} कं...") |
No edit summary |
||
| (5 intermediate revisions by 3 users not shown) | |||
| Line 1: | Line 1: | ||
{{short description|Removing the clock signal from an inactive synchronous circuit}} | {{short description|Removing the clock signal from an inactive synchronous circuit}} | ||
{{other uses| | {{other uses|घड़ी घटना (बहुविकल्पी)}}[[कंप्यूटर आर्किटेक्चर]] में, क्लॉक गेटिंग लोकप्रिय [[ ऊर्जा प्रबंधन |ऊर्जा प्रबंधन]] तकनीक है, जिसका उपयोग कई [[ तुल्यकालिक सर्किट |तुल्यकालिक परिपथ]] में डायनेमिक विद्युत् अपव्यय को कम करने के लिए किया जाता है, [[ घड़ी का संकेत |घड़ी सिग्नल]] को हटाकर जब परिपथ उपयोग में नहीं होता है या क्लॉक सिग्नल को अनदेखा करता है। क्लॉक गेटिंग परिपथ में अधिक तर्क जोड़ने के मूल्य पर क्लॉक ट्री की छंटाई करके विद्युत् की बचत करता है। घड़ी की छँटाई करने से परिपथ के कुछ हिस्से निष्क्रिय हो जाते हैं, जिससे कि [[फ्लिप-फ्लॉप (इलेक्ट्रॉनिक्स)]] की स्थितियाँ परिवर्तित करने की आवश्यकता नहीं पड़ती है। स्विचिंग स्टेट्स विद्युत् का उपभोग करते हैं। जब स्विच नहीं किया जा रहा है, स्विचिंग विद्युत् का उपभोग शून्य हो जाता है, और केवल [[रिसाव (अर्धचालक)|लीकेज (अर्धचालक)]] धाराएं व्यय होती हैं।<ref name="Power_2010"/> | ||
चूँकि परिभाषा के अनुसार [[ अतुल्यकालिक सर्किट |अतुल्यकालिक परिपथ]] में वैश्विक घड़ी नहीं होती है, स्पष्ट क्लॉक गेटिंग शब्द का उपयोग यह बताने के लिए किया जाता है कि कैसे विभिन्न क्लॉक गेटिंग विधियाँ एसिंक्रोनस परिपथ द्वारा प्रदर्शित डेटा-निर्भर व्यवहार के अनुमान हैं। जैसा कि [[ग्रैन्युलैरिटी (समानांतर कंप्यूटिंग)]] जिस पर सिंक्रोनस परिपथ की घड़ी शून्य तक पहुंचती है, उस परिपथ की विद्युत् उपभोग एसिंक्रोनस परिपथ के पास पहुंचती है: परिपथ सक्रिय रूप से कंप्यूटिंग करते समय केवल लॉजिक ट्रांज़िशन उत्पन्न करता है।<ref name="Multiprocessor_2010"/> | |||
== विवरण == | == विवरण == | ||
क्लॉक गेटिंग का | क्लॉक गेटिंग का वैकल्पिक समाधान इनपुट [[ बहुसंकेतक |बहुसंकेतक]] को नियोजित करने वाले सिंक्रोनस डेटा पथ पर क्लॉक इनेबल (सीई) लॉजिक का उपयोग करना है, उदाहरण के लिए, D टाइप फ्लिप-फ्लॉप के लिए: सी / वेरिलॉग भाषा नोटेशन का उपयोग करना: Dff= CE? D: Q; जहां: Dff D-टाइप फ्लिप-फ्लॉप का D-इनपुट है, D मॉड्यूल सूचना इनपुट है (सीई इनपुट के बिना), Q D-टाइप फ्लिप-फ्लॉप आउटपुट है। इस प्रकार की क्लॉक गेटिंग रनिंग की स्थिति से मुक्त होती है और इसे एफपीजीए डिज़ाइन और छोटे परिपथ के क्लॉक गेटिंग के लिए पसंद किया जाता है। एफपीजीए के लिए प्रत्येक D-टाइप फ्लिप-फ्लॉप में अतिरिक्त CE इनपुट सिग्नल होता है। | ||
जहां: | |||
क्लॉक गेटिंग रजिस्टरों से जुड़ी सक्षम | क्लॉक गेटिंग रजिस्टरों से जुड़ी सक्षम नियमों को लेकर कार्य करता है, और घड़ियों को गेट करने के लिए उनका उपयोग करता है। क्लॉक गेटिंग का उपयोग करने और उससे लाभ उठाने के लिए डिज़ाइन में ये सक्षम स्थितियाँ होनी चाहिए। यह क्लॉक गेटिंग प्रक्रिया महत्वपूर्ण डाई एरिया के साथ-साथ विद्युत् भी बचा सकती है, क्योंकि यह बड़ी संख्या में मल्टीप्लेक्स को हटाती है और उन्हें क्लॉक गेटिंग लॉजिक से परिवर्तित कर देती है। यह क्लॉक गेटिंग लॉजिक सामान्यतः इंटीग्रेटेड क्लॉक गेटिंग (आईसीजी) सेल के रूप में होता है। चूँकि, क्लॉक गेटिंग लॉजिक क्लॉक ट्री संरचना को परिवर्तित कर देगा, क्योंकि क्लॉक गेटिंग लॉजिक क्लॉक ट्री में बैठ जाएगा। | ||
[[Image:Gated clk1.png|thumb|center|700px|क्लॉक गेटिंग उदाहरण]]क्लॉक गेटिंग लॉजिक को विभिन्न | [[Image:Gated clk1.png|thumb|center|700px|क्लॉक गेटिंग उदाहरण]]क्लॉक गेटिंग लॉजिक को विभिन्न विधियों से डिज़ाइन में जोड़ा जा सकता है: | ||
# [[ स्थानांतरण स्तर दर्ज करें ]] ( | # [[ स्थानांतरण स्तर दर्ज करें | स्थानांतरण स्तर दर्ज करें]] (आरटीएल) कोड में कोडित स्थिति को सक्षम करने के लिए कोडित किया जाता है, जिसे सिंथेसिस उपकरण (फाइन ग्रेन क्लॉक गेटिंग) द्वारा क्लॉक गेटिंग लॉजिक में स्वचालित रूप से अनुवादित किया जा सकता है। | ||
# विशिष्ट मॉड्यूल या रजिस्टरों की घड़ियों को गेट करने के लिए पुस्तकालय विशिष्ट एकीकृत क्लॉक गेटिंग ( | # विशिष्ट मॉड्यूल या रजिस्टरों की घड़ियों को गेट करने के लिए पुस्तकालय विशिष्ट एकीकृत क्लॉक गेटिंग (आईसीजी) सेलों को तत्काल बनाकर आरटीएल डिजाइनरों (सामान्यतः मॉड्यूल लेवल क्लॉक गेटिंग के रूप में) द्वारा डिजाइन में डाला गया था। | ||
# स्वचालित क्लॉक गेटिंग | # स्वचालित क्लॉक गेटिंग उपकरण द्वारा अर्ध-स्वचालित रूप से आरटीएल में डाला गया था। ये उपकरण या तो आरटीएल में आईसीजी सेल सम्मिलित करते हैं, या आरटीएल कोड में सक्षम स्थितियाँ जोड़ते हैं। ये सामान्यतः अनुक्रमिक क्लॉक गेटिंग ऑप्टिमाइज़ेशन भी प्रदान करते हैं। | ||
क्लॉक गेटिंग को | क्लॉक गेटिंग को उत्तम बनाने के लिए किसी भी आरटीएल संशोधन के परिणामस्वरूप डिज़ाइन में कार्यात्मक परिवर्तन होंगे (चूंकि रजिस्टरों में अब अलग-अलग मान होंगे) जिन्हें सत्यापित करने की आवश्यकता है। | ||
अनुक्रमिक क्लॉक गेटिंग सक्षम स्थितियों को अपस्ट्रीम/डाउनस्ट्रीम अनुक्रमिक तत्वों में निकालने/प्रसारित करने की प्रक्रिया है, | अनुक्रमिक क्लॉक गेटिंग सक्षम स्थितियों को अपस्ट्रीम/डाउनस्ट्रीम अनुक्रमिक तत्वों में निकालने/प्रसारित करने की प्रक्रिया है, जिससे अतिरिक्त रजिस्टरों को क्लॉक गेट किया जा सकता है। | ||
बैटरी पर या बहुत कम शक्ति के साथ चलने वाले चिप्स जैसे कि मोबाइल फोन, पहनने योग्य उपकरणों आदि में उपयोग किए जाने वाले क्लॉक गेटिंग के कई रूपों को एक साथ | बैटरी पर या बहुत कम शक्ति के साथ चलने वाले चिप्स जैसे कि मोबाइल फोन, पहनने योग्य उपकरणों आदि में उपयोग किए जाने वाले क्लॉक गेटिंग के कई रूपों को एक साथ प्रयुक्त करेंगे। एक छोर पर सॉफ्टवेयर द्वारा घड़ियों का मैनुअल गेटिंग है, जहां ड्राइवर किसी दिए गए निष्क्रिय नियंत्रक द्वारा उपयोग की जाने वाली विभिन्न घड़ियों को सक्षम या अक्षम करता है। दूसरे छोर पर स्वचालित क्लॉक गेटिंग है, जहां हार्डवेयर को यह पता लगाने के लिए कहा जा सकता है कि क्या करने के लिए कोई कार्य है, और यदि आवश्यक न हो तो दी गई घड़ी को बंद कर दें। ये फॉर्म एक दूसरे के साथ इंटरैक्ट करते हैं और एक ही इनेबल्ड ट्री का हिस्सा हो सकते हैं। उदाहरण के लिए, आंतरिक पुल या बस स्वचालित गेटिंग का उपयोग कर सकती है, जिससे [[ CPU |सीपीयू]] या [[ प्रत्यक्ष मेमोरी एक्सेस |प्रत्यक्ष मेमोरी एक्सेस]] इंजन को इसका उपयोग करने की आवश्यकता होने तक इसे बंद कर दिया जाए, जबकि उस बस के कई बाह्य उपकरणों को स्थायी रूप से बंद किया जा सकता है यदि वे उस बोर्ड पर अप्रयुक्त हैं। | ||
== यह भी देखें == | == यह भी देखें == | ||
* [[पावर गेटिंग]] | * [[पावर गेटिंग|विद्युत् गेटिंग]] | ||
* [[गड़बड़ी दूर करना]] | * [[गड़बड़ी दूर करना]] | ||
* [[गतिशील आवृत्ति स्केलिंग]] | * [[गतिशील आवृत्ति स्केलिंग]] | ||
| Line 46: | Line 42: | ||
{{CPU technologies}} | {{CPU technologies}} | ||
{{DEFAULTSORT:Clock Gating}} | {{DEFAULTSORT:Clock Gating}} | ||
[[Category: | [[Category:Articles with hatnote templates targeting a nonexistent page|Clock Gating]] | ||
[[Category:Created On 01/06/2023]] | [[Category:CS1 errors|Clock Gating]] | ||
[[Category:Collapse templates|Clock Gating]] | |||
[[Category:Created On 01/06/2023|Clock Gating]] | |||
[[Category:Lua-based templates|Clock Gating]] | |||
[[Category:Machine Translated Page|Clock Gating]] | |||
[[Category:Navigational boxes| ]] | |||
[[Category:Navigational boxes without horizontal lists|Clock Gating]] | |||
[[Category:Pages with script errors|Clock Gating]] | |||
[[Category:Sidebars with styles needing conversion|Clock Gating]] | |||
[[Category:Template documentation pages|Documentation/doc]] | |||
[[Category:Templates Vigyan Ready|Clock Gating]] | |||
[[Category:Templates generating microformats|Clock Gating]] | |||
[[Category:Templates that add a tracking category|Clock Gating]] | |||
[[Category:Templates that are not mobile friendly|Clock Gating]] | |||
[[Category:Templates that generate short descriptions|Clock Gating]] | |||
[[Category:Templates using TemplateData|Clock Gating]] | |||
[[Category:Wikipedia metatemplates|Clock Gating]] | |||
[[Category:इलेक्ट्रॉनिक डिजाइन स्वचालन|Clock Gating]] | |||
[[Category:घड़ी का संकेत|Clock Gating]] | |||
Latest revision as of 10:03, 12 June 2023
कंप्यूटर आर्किटेक्चर में, क्लॉक गेटिंग लोकप्रिय ऊर्जा प्रबंधन तकनीक है, जिसका उपयोग कई तुल्यकालिक परिपथ में डायनेमिक विद्युत् अपव्यय को कम करने के लिए किया जाता है, घड़ी सिग्नल को हटाकर जब परिपथ उपयोग में नहीं होता है या क्लॉक सिग्नल को अनदेखा करता है। क्लॉक गेटिंग परिपथ में अधिक तर्क जोड़ने के मूल्य पर क्लॉक ट्री की छंटाई करके विद्युत् की बचत करता है। घड़ी की छँटाई करने से परिपथ के कुछ हिस्से निष्क्रिय हो जाते हैं, जिससे कि फ्लिप-फ्लॉप (इलेक्ट्रॉनिक्स) की स्थितियाँ परिवर्तित करने की आवश्यकता नहीं पड़ती है। स्विचिंग स्टेट्स विद्युत् का उपभोग करते हैं। जब स्विच नहीं किया जा रहा है, स्विचिंग विद्युत् का उपभोग शून्य हो जाता है, और केवल लीकेज (अर्धचालक) धाराएं व्यय होती हैं।[1]
चूँकि परिभाषा के अनुसार अतुल्यकालिक परिपथ में वैश्विक घड़ी नहीं होती है, स्पष्ट क्लॉक गेटिंग शब्द का उपयोग यह बताने के लिए किया जाता है कि कैसे विभिन्न क्लॉक गेटिंग विधियाँ एसिंक्रोनस परिपथ द्वारा प्रदर्शित डेटा-निर्भर व्यवहार के अनुमान हैं। जैसा कि ग्रैन्युलैरिटी (समानांतर कंप्यूटिंग) जिस पर सिंक्रोनस परिपथ की घड़ी शून्य तक पहुंचती है, उस परिपथ की विद्युत् उपभोग एसिंक्रोनस परिपथ के पास पहुंचती है: परिपथ सक्रिय रूप से कंप्यूटिंग करते समय केवल लॉजिक ट्रांज़िशन उत्पन्न करता है।[2]
विवरण
क्लॉक गेटिंग का वैकल्पिक समाधान इनपुट बहुसंकेतक को नियोजित करने वाले सिंक्रोनस डेटा पथ पर क्लॉक इनेबल (सीई) लॉजिक का उपयोग करना है, उदाहरण के लिए, D टाइप फ्लिप-फ्लॉप के लिए: सी / वेरिलॉग भाषा नोटेशन का उपयोग करना: Dff= CE? D: Q; जहां: Dff D-टाइप फ्लिप-फ्लॉप का D-इनपुट है, D मॉड्यूल सूचना इनपुट है (सीई इनपुट के बिना), Q D-टाइप फ्लिप-फ्लॉप आउटपुट है। इस प्रकार की क्लॉक गेटिंग रनिंग की स्थिति से मुक्त होती है और इसे एफपीजीए डिज़ाइन और छोटे परिपथ के क्लॉक गेटिंग के लिए पसंद किया जाता है। एफपीजीए के लिए प्रत्येक D-टाइप फ्लिप-फ्लॉप में अतिरिक्त CE इनपुट सिग्नल होता है।
क्लॉक गेटिंग रजिस्टरों से जुड़ी सक्षम नियमों को लेकर कार्य करता है, और घड़ियों को गेट करने के लिए उनका उपयोग करता है। क्लॉक गेटिंग का उपयोग करने और उससे लाभ उठाने के लिए डिज़ाइन में ये सक्षम स्थितियाँ होनी चाहिए। यह क्लॉक गेटिंग प्रक्रिया महत्वपूर्ण डाई एरिया के साथ-साथ विद्युत् भी बचा सकती है, क्योंकि यह बड़ी संख्या में मल्टीप्लेक्स को हटाती है और उन्हें क्लॉक गेटिंग लॉजिक से परिवर्तित कर देती है। यह क्लॉक गेटिंग लॉजिक सामान्यतः इंटीग्रेटेड क्लॉक गेटिंग (आईसीजी) सेल के रूप में होता है। चूँकि, क्लॉक गेटिंग लॉजिक क्लॉक ट्री संरचना को परिवर्तित कर देगा, क्योंकि क्लॉक गेटिंग लॉजिक क्लॉक ट्री में बैठ जाएगा।
क्लॉक गेटिंग लॉजिक को विभिन्न विधियों से डिज़ाइन में जोड़ा जा सकता है:
- स्थानांतरण स्तर दर्ज करें (आरटीएल) कोड में कोडित स्थिति को सक्षम करने के लिए कोडित किया जाता है, जिसे सिंथेसिस उपकरण (फाइन ग्रेन क्लॉक गेटिंग) द्वारा क्लॉक गेटिंग लॉजिक में स्वचालित रूप से अनुवादित किया जा सकता है।
- विशिष्ट मॉड्यूल या रजिस्टरों की घड़ियों को गेट करने के लिए पुस्तकालय विशिष्ट एकीकृत क्लॉक गेटिंग (आईसीजी) सेलों को तत्काल बनाकर आरटीएल डिजाइनरों (सामान्यतः मॉड्यूल लेवल क्लॉक गेटिंग के रूप में) द्वारा डिजाइन में डाला गया था।
- स्वचालित क्लॉक गेटिंग उपकरण द्वारा अर्ध-स्वचालित रूप से आरटीएल में डाला गया था। ये उपकरण या तो आरटीएल में आईसीजी सेल सम्मिलित करते हैं, या आरटीएल कोड में सक्षम स्थितियाँ जोड़ते हैं। ये सामान्यतः अनुक्रमिक क्लॉक गेटिंग ऑप्टिमाइज़ेशन भी प्रदान करते हैं।
क्लॉक गेटिंग को उत्तम बनाने के लिए किसी भी आरटीएल संशोधन के परिणामस्वरूप डिज़ाइन में कार्यात्मक परिवर्तन होंगे (चूंकि रजिस्टरों में अब अलग-अलग मान होंगे) जिन्हें सत्यापित करने की आवश्यकता है।
अनुक्रमिक क्लॉक गेटिंग सक्षम स्थितियों को अपस्ट्रीम/डाउनस्ट्रीम अनुक्रमिक तत्वों में निकालने/प्रसारित करने की प्रक्रिया है, जिससे अतिरिक्त रजिस्टरों को क्लॉक गेट किया जा सकता है।
बैटरी पर या बहुत कम शक्ति के साथ चलने वाले चिप्स जैसे कि मोबाइल फोन, पहनने योग्य उपकरणों आदि में उपयोग किए जाने वाले क्लॉक गेटिंग के कई रूपों को एक साथ प्रयुक्त करेंगे। एक छोर पर सॉफ्टवेयर द्वारा घड़ियों का मैनुअल गेटिंग है, जहां ड्राइवर किसी दिए गए निष्क्रिय नियंत्रक द्वारा उपयोग की जाने वाली विभिन्न घड़ियों को सक्षम या अक्षम करता है। दूसरे छोर पर स्वचालित क्लॉक गेटिंग है, जहां हार्डवेयर को यह पता लगाने के लिए कहा जा सकता है कि क्या करने के लिए कोई कार्य है, और यदि आवश्यक न हो तो दी गई घड़ी को बंद कर दें। ये फॉर्म एक दूसरे के साथ इंटरैक्ट करते हैं और एक ही इनेबल्ड ट्री का हिस्सा हो सकते हैं। उदाहरण के लिए, आंतरिक पुल या बस स्वचालित गेटिंग का उपयोग कर सकती है, जिससे सीपीयू या प्रत्यक्ष मेमोरी एक्सेस इंजन को इसका उपयोग करने की आवश्यकता होने तक इसे बंद कर दिया जाए, जबकि उस बस के कई बाह्य उपकरणों को स्थायी रूप से बंद किया जा सकता है यदि वे उस बोर्ड पर अप्रयुक्त हैं।
यह भी देखें
संदर्भ
- ↑ Panda, Preeti Ranjan; Shrivastava, Aviral; v. n. Silpa, B.; Gummidipudi, Krishnaiah (2010-09-17). Power-efficient System Design (1 ed.). Springer. pp. 25, 73. ISBN 978-1-4419-6387-1.
- ↑ Hübner, Michael; Becker, Jürgen (2010-12-03). Multiprocessor System-on-Chip: Hardware Design and Tool Integration (1 ed.). Springer. p. 176. ISBN 978-1-4419-6459-5.
अग्रिम पठन
- Li, Hai; Bhunia, S. (2003-02-28) [2003-02-12]. "Deterministic clock gating for microprocessor power reduction". pp. 113–122. CiteSeerX 10.1.1.79.6234. doi:10.1109/HPCA.2003.1183529. ISBN 978-0-7695-1871-8. ISSN 1530-0897. S2CID 6304290.
{{cite book}}:|journal=ignored (help); Missing or empty|title=(help)
