नो इंस्ट्रक्शन सेट कंप्यूटिंग: Difference between revisions
No edit summary |
m (Abhishekkshukla moved page कोई अनुदेश सेट कंप्यूटिंग नहीं to नो इंस्ट्रक्शन सेट कंप्यूटिंग without leaving a redirect) |
||
| (7 intermediate revisions by 4 users not shown) | |||
| Line 1: | Line 1: | ||
''' | '''नो इंस्ट्रक्शन सेट कंप्यूटिंग (एनआईएससी)''' एक कंप्यूटिंग आर्किटेक्चर और कंपाइलर की एक ऐसी तकनीक है जो कंपाइलर को हार्डवेयर संसाधनों के निम्न-स्तरीय नियंत्रण की अनुमति देकर अत्यधिक कुशल कस्टम प्रोसेसर और हार्डवेयर एक्सेलेरेटर को पूर्ण रूप से डिजाइन करने के लिए है। | ||
== संक्षिप्त विवरण == | == संक्षिप्त विवरण == | ||
एनआईएससी | एनआईएससी स्थिर रूप से अनुसूचित क्षैतिज नैनोकोडेड आर्किटेक्चर (एसएसएचएनए) है। इस प्रकार से स्टेटिकली शेड्यूल्ड शब्द का अर्थ है कि [[शेड्यूलिंग (कंप्यूटिंग)]] और हैज़र्ड (कंप्यूटर आर्किटेक्चर) हैंडलिंग [[ संकलक |कंपाइलर]] द्वारा की जाती है। अतः क्षैतिज नैनोकोडेड शब्द का अर्थ है कि एनआईएससी के निकट कोई पूर्वनिर्धारित इंस्ट्रक्शन सेट या [[माइक्रोकोड]] नहीं है। कंपाइलर एक ऐसा नैनोकोड उत्पन्न करता है जो किसी दिए गए डेटापाथ की कार्यात्मक इकाइयों, [[प्रोसेसर रजिस्टर|प्रोसेसर रजिस्टरों]] और [[ बहुसंकेतक |बहुसंकेतक]] को प्रत्यक्षतः पूर्ण रूप से नियंत्रित करता है। कंपाइलर को निम्न-स्तरीय नियंत्रण देने से डेटापाथ संसाधनों का स्पष्ट उपयोग संभव हो पाता है, जिसके परिणामस्वरूप अंततः स्पष्ट निष्पादन होता है। इस प्रकार से एनआईएससी तकनीक के लाभ हैं: | ||
* सरल नियंत्रक: कोई हार्डवेयर शेड्यूलर नहीं, कोई | * सरल नियंत्रक: कोई हार्डवेयर शेड्यूलर नहीं, कोई इंस्ट्रक्शन डिकोडर नहीं है। | ||
* | * स्पष्ट निष्पादन: अधिक नम्य आर्किटेक्चर, स्पष्ट संसाधन उपयोग है। | ||
* डिज़ाइन करना | * डिज़ाइन करना सरल: इंस्ट्रक्शन-सेट डिज़ाइन करने की कोई आवश्यकता नहीं है। | ||
केंद्रीय प्रसंस्करण इकाइयों के | केंद्रीय प्रसंस्करण इकाइयों के इंस्ट्रक्शन सेट और नियंत्रक डिजाइन करने के लिए सबसे जटिल और समय लेने वाले भाग हैं। अतः इन दोनों को समाप्त करने से, कस्टम प्रोसेसिंग अवयवों का डिज़ाइन अत्याधिक सरल हो जाता है। | ||
इसके | इसके अतिरिक्त, किसी दिए गए एप्लिकेशन के लिए एनआईएससी प्रोसेसर का डेटापाथ स्वचालित रूप से भी उत्पन्न किया जा सकता है। इसलिए, डिजाइनर की उत्पादकता में अत्याधिक सुधार हुआ है। | ||
चूंकि एनआईएससी | चूंकि एनआईएससी डेटापाथ बहुत कुशल हैं और स्वचालित रूप से उत्पन्न किए जा सकते हैं, एनआईएससी तकनीक उच्च-स्तरीय संश्लेषण (एचएलएस) या [[सी से एचडीएल]] संश्लेषण दृष्टिकोण के बराबर है। वस्तुतः [[खतरा (कंप्यूटर वास्तुकला)|कंप्यूटर आर्किटेक्चर]] का लाभ इन दो तकनीकों (कस्टम प्रोसेसर डिजाइन और एचएलएस) को जोड़ने की इसकी क्षमता है। | ||
==शून्य | ==शून्य इंस्ट्रक्शन सेट कंप्यूटर== | ||
[[कंप्यूटर विज्ञान]] में, | [[कंप्यूटर विज्ञान]] में, शून्य इंस्ट्रक्शन सेट कंप्यूटर (जेडआईएससी) [[कंप्यूटर आर्किटेक्चर]] को संदर्भित करता है जो पूर्ण रूप से [[पैटर्न मिलान]] और शास्त्रीय में [[निर्देश (कंप्यूटर विज्ञान)|इंस्ट्रक्शन (कंप्यूटर विज्ञान)]] की अनुपस्थिति पर आधारित है। इस प्रकार से इन चिप को [[तंत्रिका नेटवर्क]] के तुलनीय माना जाता है, जिन्हें सिनैप्स और न्यूरॉन्स की संख्या के लिए विपणन किया जाता है।<ref name="BrainChip"/> अतः संक्षिप्त नाम और प्रारंभिक शब्द जेडआईएससी [[ अल्प निर्देश सेट कंप्यूटर |रिड्यूस्ड इंस्ट्रक्शन सेट कंप्यूटर]] (आरआईएससी) की ओर पूर्ण रूप से संकेत करता है। | ||
इस प्रकार से जेडआईएससी [[कोहोनेन नेटवर्क]] (कृत्रिम तंत्रिका नेटवर्क) का हार्डवेयर कार्यान्वयन है जो बहुत ही सरल डेटा (0 या 1) के बड़े पैमाने पर समानांतर प्रसंस्करण की अनुमति देता है। अतः इस हार्डवेयर कार्यान्वयन का आविष्कार गाइ पेलेट<ref name="Neuron circuit">{{Cite web|url=https://patents.google.com/patent/US5621863|title = Neuron circuit}}</ref> और पास्कल टैनहोफ़ (आईबीएम) द्वारा किया गया था,<ref>{{cite web |url=https://www.researchgate.net/profile/Pascal-Tannhof |title=Profile: Pascal Tannhof |website=[[ResearchGate]]}}</ref><ref name="Neuron circuit"/> जिसे फ्रांस में [[Essonnes|एस्सोन्स]] की आईबीएम चिप फैक्ट्री के सहयोग से विकसित किया गया था, और आईबीएम द्वारा इसका व्यावसायीकरण किया गया था। | |||
इस प्रकार से जेडआईएससी आर्किटेक्चर पैटर्न मेमोरी को पैटर्न लर्निंग और रिकग्निशन लॉजिक के साथ मिश्रित करके मेमोरी की बाधा को कम करता है। अतः उनकी व्यापक समानांतर कंप्यूटिंग प्रत्येक "न्यूरॉन" को अपनी मेमोरी आवंटित करके और एक साथ समस्या-हल की अनुमति देकर "विनर टेक्स आल प्रॉब्लम इन एक्शन सिलेक्शन" को हल करती है, जिसके परिणाम एक-दूसरे के साथ विवाद में निर्धारित होते हैं।<ref name="Gigaom"/> | |||
===अनुप्रयोग और विवाद=== | |||
[[टेकक्रंच]] के अनुसार, इस प्रकार के चिप के सॉफ़्टवेयर इम्यूलेशन का उपयोग वर्तमान में [[फेसबुक]] और [[Google|गूगल]] जैसी कई बड़ी तकनीकी कंपनियों द्वारा प्रतिरूप अभिज्ञान के लिए किया जाता है। इस प्रकार से जब इसे टेक्स्ट जैसे अन्य विविध पैटर्न अभिज्ञान कार्यों पर लागू किया जाता है, तो परिणाम माइक्रोसेकंड में उत्पन्न होते हैं, यहां तक कि 2007 में जारी चिप के साथ भी।<ref name="BrainChip"/> | |||
अतः [[ईई टाइम्स]] के जंको योशिदा ने न्यूरोमेम चिप की तुलना द मशीन से की, जो ऐसी मशीन है जो लोगों के मुखों को स्कैन करके अपराधों की भविष्यवाणी करने में सक्षम है, पर्सन ऑफ इंटरेस्ट (टीवी श्रृंखला) ने इसे बड़े डेटा का ह्रदय बताया और बड़े पैमाने पर डेटा संग्रह के युग में वास्तविक जीवन में वृद्धि का पूर्वाभास दिया।<ref name="NeuroMem"/> | |||
== इतिहास == | == इतिहास == | ||
इस प्रकार से प्राचीन में, माइक्रोप्रोसेसर डिज़ाइन तकनीक [[ जटिल अनुदेश सेट कंप्यूटर |कॉम्पेक्स इंस्ट्रक्शन सेट कंप्यूटर]] (सीआईएससी) से रिड्यूस्ड इंस्ट्रक्शन सेट कंप्यूटर (आरआईएससी) तक पूर्ण रूप से विकसित हुई। अतः कंप्यूटर उद्योग के प्रारंभिक दिनों में, कंपाइलर तकनीक स्थित नहीं थी और प्रोग्रामिंग असेंबली लैंग्वेज में की जाती थी। प्रोग्रामिंग को सरल बनाने के लिए, कंप्यूटर आर्किटेक्ट ने कॉम्पेक्स इंस्ट्रक्शन बनाए जो उच्च स्तरीय प्रोग्रामिंग लैंग्वेज के उच्च स्तरीय कार्यों का प्रत्यक्ष प्रतिनिधित्व थे। एक और बल जिसने इंस्ट्रक्शन कॉम्पेक्सिटी को प्रोत्साहित किया वह थी बड़े मेमोरी ब्लॉक की कमी। | |||
जैसे-जैसे कंपाइलर और मेमोरी | जैसे-जैसे कंपाइलर और मेमोरी तकनीकें उन्नत हुईं, आरआईएससी आर्किटेक्चर प्रस्तुत किए गए। इस प्रकार से आरआईएससी आर्किटेक्चर को अधिक इंस्ट्रक्शन मेमोरी की आवश्यकता होती है और उच्च स्तरीय लैंग्वेज को आरआईएससी असेंबली कोड में अनुवाद करने के लिए कंपाइलर की आवश्यकता होती है। अतः कंपाइलर और मेमोरी तकनीकों की और प्रगति से [[ बहुत लंबा निर्देश शब्द |वेरी लॉन्ग इंस्ट्रक्शन शब्द]] (वीएलआईडब्ल्यू) प्रोसेसर उभर रहे हैं, जहां कंपाइलर इंस्ट्रक्शनों के शेड्यूल को नियंत्रित करता है और डेटा संकटों को पूर्ण रूप से संभालता है। | ||
इस प्रकार से एनआईएससी वीएलआईडब्ल्यू प्रोसेसर का परवर्ती है। अतः एनआईएससी में, कंपाइलर के निकट डेटापाथ में ऑपरेशन का क्षैतिज और ऊर्ध्वाधर दोनों नियंत्रण होता है। इसलिए, हार्डवेयर बहुत सरल है। यद्यपि नियंत्रण मेमोरी का आकार पूर्व पीढ़ियों की तुलना में बड़ा है। इस समस्या के हल के लिए, कम-ओवरहेड संपीड़न तकनीकों का उपयोग पूर्ण रूप से किया जा सकता है। | |||
== यह भी देखें == | == यह भी देखें == | ||
* सी से एचडीएल | * सी से एचडीएल | ||
* [[सामग्री-पता योग्य स्मृति]] | * विवरण[[सामग्री-पता योग्य स्मृति|-एड्रेसेबल मेमोरी]] | ||
* | * रिड्यूस्ड इंस्ट्रक्शन सेट कंप्यूटर | ||
* | * कॉम्पेक्स इंस्ट्रक्शन सेट कंप्यूटर | ||
* एक- | * एक-इंस्ट्रक्शन सेट कंप्यूटर | ||
* [[ट्रू नॉर्थ]] | * [[ट्रू नॉर्थ]] | ||
| Line 49: | Line 44: | ||
<ref name="NeuroMem">{{cite web |title=NeuroMem IC Matches Patterns, Sees All, Knows All |author-first=Junko |author-last=Yoshida |publisher=[[EE Times]] |url=https://www.eetimes.com/document.asp?doc_id=1325690}}</ref> | <ref name="NeuroMem">{{cite web |title=NeuroMem IC Matches Patterns, Sees All, Knows All |author-first=Junko |author-last=Yoshida |publisher=[[EE Times]] |url=https://www.eetimes.com/document.asp?doc_id=1325690}}</ref> | ||
}} | }} | ||
== अग्रिम पठन == | == अग्रिम पठन == | ||
*Chapter 2. {{Cite book|isbn=978-1402058684 |title=Designing Embedded Processors: A Low Power Perspective: By: Jörg Henkel, Sri Parameswaran |last1=Henkel |first1=Jörg |last2=Parameswaran |first2=Sri |date=11 July 2007 }} | *Chapter 2. {{Cite book|isbn=978-1402058684 |title=Designing Embedded Processors: A Low Power Perspective: By: Jörg Henkel, Sri Parameswaran |last1=Henkel |first1=Jörg |last2=Parameswaran |first2=Sri |date=11 July 2007 }} | ||
==बाहरी संबंध== | ==बाहरी संबंध== | ||
* [http://www.google.com/patents/US5621863 US Patent for | * [http://www.google.com/patents/US5621863 US Patent for जेडआईएससी hardware], issued to आईबीएम/G.Paillet on April 15, 1997 | ||
* [https://doi.org/10.1023%2FA%3A1021990410058 Image Processing Using RBF like Neural Networks: A | * [https://doi.org/10.1023%2FA%3A1021990410058 Image Processing Using RBF like Neural Networks: A जेडआईएससी-036 Based Fully Parallel Implementation Solving Real World and Real Complexity Industrial Problems] by K. Madani, G. de Trémiolles, and P. Tannhof | ||
* [http://www.lsmarketing.com/LSMFiles/9809-ai1.htm From | * [http://www.lsmarketing.com/LSMFiles/9809-ai1.htm From सीआईएससी to आरआईएससी to जेडआईएससी] by S. Liebman on lsmarketing.com | ||
* [https://web.archive.org/web/20060527023259/http://www.aboutai.net/DesktopDefault.aspx?article=aa071800a.htm&tabid=2 Neural Networks on Silicon] at aboutAI.net | * [https://web.archive.org/web/20060527023259/http://www.aboutai.net/DesktopDefault.aspx?article=aa071800a.htm&tabid=2 Neural Networks on Silicon] at aboutAI.net | ||
* {{curlie|Computers/Hardware/Components/Processors/ZISC}} | * {{curlie|Computers/Hardware/Components/Processors/ZISC}} | ||
* [https://patentscope.wipo.int/search/zh/detail.jsf;jsessionid=2EEDB543070890EAD531331F04F3C2DB.wapp2nB?docId=FR290835374&_cid=P21-K8UX94-10474-3 French Patent Request] | * [https://patentscope.wipo.int/search/zh/detail.jsf;jsessionid=2EEDB543070890EAD531331F04F3C2DB.wapp2nB?docId=FR290835374&_cid=P21-K8UX94-10474-3 French Patent Request] एनआईएससी for purely applicative engine - the sole operation of application (no lambda-calculus that is a particular case of quasi-applicative systems with two operations : application and abstraction - Curry 1958 p. 31) | ||
{{CPU technologies}} | {{CPU technologies}} | ||
{{DEFAULTSORT:No Instruction Set Computing}} | {{DEFAULTSORT:No Instruction Set Computing}} | ||
[[Category: | [[Category:Articles with Curlie links|No Instruction Set Computing]] | ||
[[Category:Created On 25/07/2023]] | [[Category:Collapse templates|No Instruction Set Computing]] | ||
[[Category:Created On 25/07/2023|No Instruction Set Computing]] | |||
[[Category:Machine Translated Page|No Instruction Set Computing]] | |||
[[Category:Navigational boxes| ]] | |||
[[Category:Navigational boxes without horizontal lists|No Instruction Set Computing]] | |||
[[Category:Pages with script errors|No Instruction Set Computing]] | |||
[[Category:Sidebars with styles needing conversion|No Instruction Set Computing]] | |||
[[Category:Template documentation pages|Documentation/doc]] | |||
[[Category:Templates Vigyan Ready|No Instruction Set Computing]] | |||
[[Category:Templates generating microformats|No Instruction Set Computing]] | |||
[[Category:Templates that are not mobile friendly|No Instruction Set Computing]] | |||
[[Category:Templates using TemplateData|No Instruction Set Computing]] | |||
[[Category:Wikipedia metatemplates|No Instruction Set Computing]] | |||
[[Category:अनुदेश प्रसंस्करण|No Instruction Set Computing]] | |||
[[Category:इलेक्ट्रॉनिक डिज़ाइन|No Instruction Set Computing]] | |||
[[Category:सेंट्रल प्रोसेसिंग यूनिट|No Instruction Set Computing]] | |||
Latest revision as of 15:59, 4 September 2023
नो इंस्ट्रक्शन सेट कंप्यूटिंग (एनआईएससी) एक कंप्यूटिंग आर्किटेक्चर और कंपाइलर की एक ऐसी तकनीक है जो कंपाइलर को हार्डवेयर संसाधनों के निम्न-स्तरीय नियंत्रण की अनुमति देकर अत्यधिक कुशल कस्टम प्रोसेसर और हार्डवेयर एक्सेलेरेटर को पूर्ण रूप से डिजाइन करने के लिए है।
संक्षिप्त विवरण
एनआईएससी स्थिर रूप से अनुसूचित क्षैतिज नैनोकोडेड आर्किटेक्चर (एसएसएचएनए) है। इस प्रकार से स्टेटिकली शेड्यूल्ड शब्द का अर्थ है कि शेड्यूलिंग (कंप्यूटिंग) और हैज़र्ड (कंप्यूटर आर्किटेक्चर) हैंडलिंग कंपाइलर द्वारा की जाती है। अतः क्षैतिज नैनोकोडेड शब्द का अर्थ है कि एनआईएससी के निकट कोई पूर्वनिर्धारित इंस्ट्रक्शन सेट या माइक्रोकोड नहीं है। कंपाइलर एक ऐसा नैनोकोड उत्पन्न करता है जो किसी दिए गए डेटापाथ की कार्यात्मक इकाइयों, प्रोसेसर रजिस्टरों और बहुसंकेतक को प्रत्यक्षतः पूर्ण रूप से नियंत्रित करता है। कंपाइलर को निम्न-स्तरीय नियंत्रण देने से डेटापाथ संसाधनों का स्पष्ट उपयोग संभव हो पाता है, जिसके परिणामस्वरूप अंततः स्पष्ट निष्पादन होता है। इस प्रकार से एनआईएससी तकनीक के लाभ हैं:
- सरल नियंत्रक: कोई हार्डवेयर शेड्यूलर नहीं, कोई इंस्ट्रक्शन डिकोडर नहीं है।
- स्पष्ट निष्पादन: अधिक नम्य आर्किटेक्चर, स्पष्ट संसाधन उपयोग है।
- डिज़ाइन करना सरल: इंस्ट्रक्शन-सेट डिज़ाइन करने की कोई आवश्यकता नहीं है।
केंद्रीय प्रसंस्करण इकाइयों के इंस्ट्रक्शन सेट और नियंत्रक डिजाइन करने के लिए सबसे जटिल और समय लेने वाले भाग हैं। अतः इन दोनों को समाप्त करने से, कस्टम प्रोसेसिंग अवयवों का डिज़ाइन अत्याधिक सरल हो जाता है।
इसके अतिरिक्त, किसी दिए गए एप्लिकेशन के लिए एनआईएससी प्रोसेसर का डेटापाथ स्वचालित रूप से भी उत्पन्न किया जा सकता है। इसलिए, डिजाइनर की उत्पादकता में अत्याधिक सुधार हुआ है।
चूंकि एनआईएससी डेटापाथ बहुत कुशल हैं और स्वचालित रूप से उत्पन्न किए जा सकते हैं, एनआईएससी तकनीक उच्च-स्तरीय संश्लेषण (एचएलएस) या सी से एचडीएल संश्लेषण दृष्टिकोण के बराबर है। वस्तुतः कंप्यूटर आर्किटेक्चर का लाभ इन दो तकनीकों (कस्टम प्रोसेसर डिजाइन और एचएलएस) को जोड़ने की इसकी क्षमता है।
शून्य इंस्ट्रक्शन सेट कंप्यूटर
कंप्यूटर विज्ञान में, शून्य इंस्ट्रक्शन सेट कंप्यूटर (जेडआईएससी) कंप्यूटर आर्किटेक्चर को संदर्भित करता है जो पूर्ण रूप से पैटर्न मिलान और शास्त्रीय में इंस्ट्रक्शन (कंप्यूटर विज्ञान) की अनुपस्थिति पर आधारित है। इस प्रकार से इन चिप को तंत्रिका नेटवर्क के तुलनीय माना जाता है, जिन्हें सिनैप्स और न्यूरॉन्स की संख्या के लिए विपणन किया जाता है।[1] अतः संक्षिप्त नाम और प्रारंभिक शब्द जेडआईएससी रिड्यूस्ड इंस्ट्रक्शन सेट कंप्यूटर (आरआईएससी) की ओर पूर्ण रूप से संकेत करता है।
इस प्रकार से जेडआईएससी कोहोनेन नेटवर्क (कृत्रिम तंत्रिका नेटवर्क) का हार्डवेयर कार्यान्वयन है जो बहुत ही सरल डेटा (0 या 1) के बड़े पैमाने पर समानांतर प्रसंस्करण की अनुमति देता है। अतः इस हार्डवेयर कार्यान्वयन का आविष्कार गाइ पेलेट[2] और पास्कल टैनहोफ़ (आईबीएम) द्वारा किया गया था,[3][2] जिसे फ्रांस में एस्सोन्स की आईबीएम चिप फैक्ट्री के सहयोग से विकसित किया गया था, और आईबीएम द्वारा इसका व्यावसायीकरण किया गया था।
इस प्रकार से जेडआईएससी आर्किटेक्चर पैटर्न मेमोरी को पैटर्न लर्निंग और रिकग्निशन लॉजिक के साथ मिश्रित करके मेमोरी की बाधा को कम करता है। अतः उनकी व्यापक समानांतर कंप्यूटिंग प्रत्येक "न्यूरॉन" को अपनी मेमोरी आवंटित करके और एक साथ समस्या-हल की अनुमति देकर "विनर टेक्स आल प्रॉब्लम इन एक्शन सिलेक्शन" को हल करती है, जिसके परिणाम एक-दूसरे के साथ विवाद में निर्धारित होते हैं।[4]
अनुप्रयोग और विवाद
टेकक्रंच के अनुसार, इस प्रकार के चिप के सॉफ़्टवेयर इम्यूलेशन का उपयोग वर्तमान में फेसबुक और गूगल जैसी कई बड़ी तकनीकी कंपनियों द्वारा प्रतिरूप अभिज्ञान के लिए किया जाता है। इस प्रकार से जब इसे टेक्स्ट जैसे अन्य विविध पैटर्न अभिज्ञान कार्यों पर लागू किया जाता है, तो परिणाम माइक्रोसेकंड में उत्पन्न होते हैं, यहां तक कि 2007 में जारी चिप के साथ भी।[1]
अतः ईई टाइम्स के जंको योशिदा ने न्यूरोमेम चिप की तुलना द मशीन से की, जो ऐसी मशीन है जो लोगों के मुखों को स्कैन करके अपराधों की भविष्यवाणी करने में सक्षम है, पर्सन ऑफ इंटरेस्ट (टीवी श्रृंखला) ने इसे बड़े डेटा का ह्रदय बताया और बड़े पैमाने पर डेटा संग्रह के युग में वास्तविक जीवन में वृद्धि का पूर्वाभास दिया।[5]
इतिहास
इस प्रकार से प्राचीन में, माइक्रोप्रोसेसर डिज़ाइन तकनीक कॉम्पेक्स इंस्ट्रक्शन सेट कंप्यूटर (सीआईएससी) से रिड्यूस्ड इंस्ट्रक्शन सेट कंप्यूटर (आरआईएससी) तक पूर्ण रूप से विकसित हुई। अतः कंप्यूटर उद्योग के प्रारंभिक दिनों में, कंपाइलर तकनीक स्थित नहीं थी और प्रोग्रामिंग असेंबली लैंग्वेज में की जाती थी। प्रोग्रामिंग को सरल बनाने के लिए, कंप्यूटर आर्किटेक्ट ने कॉम्पेक्स इंस्ट्रक्शन बनाए जो उच्च स्तरीय प्रोग्रामिंग लैंग्वेज के उच्च स्तरीय कार्यों का प्रत्यक्ष प्रतिनिधित्व थे। एक और बल जिसने इंस्ट्रक्शन कॉम्पेक्सिटी को प्रोत्साहित किया वह थी बड़े मेमोरी ब्लॉक की कमी।
जैसे-जैसे कंपाइलर और मेमोरी तकनीकें उन्नत हुईं, आरआईएससी आर्किटेक्चर प्रस्तुत किए गए। इस प्रकार से आरआईएससी आर्किटेक्चर को अधिक इंस्ट्रक्शन मेमोरी की आवश्यकता होती है और उच्च स्तरीय लैंग्वेज को आरआईएससी असेंबली कोड में अनुवाद करने के लिए कंपाइलर की आवश्यकता होती है। अतः कंपाइलर और मेमोरी तकनीकों की और प्रगति से वेरी लॉन्ग इंस्ट्रक्शन शब्द (वीएलआईडब्ल्यू) प्रोसेसर उभर रहे हैं, जहां कंपाइलर इंस्ट्रक्शनों के शेड्यूल को नियंत्रित करता है और डेटा संकटों को पूर्ण रूप से संभालता है।
इस प्रकार से एनआईएससी वीएलआईडब्ल्यू प्रोसेसर का परवर्ती है। अतः एनआईएससी में, कंपाइलर के निकट डेटापाथ में ऑपरेशन का क्षैतिज और ऊर्ध्वाधर दोनों नियंत्रण होता है। इसलिए, हार्डवेयर बहुत सरल है। यद्यपि नियंत्रण मेमोरी का आकार पूर्व पीढ़ियों की तुलना में बड़ा है। इस समस्या के हल के लिए, कम-ओवरहेड संपीड़न तकनीकों का उपयोग पूर्ण रूप से किया जा सकता है।
यह भी देखें
- सी से एचडीएल
- विवरण-एड्रेसेबल मेमोरी
- रिड्यूस्ड इंस्ट्रक्शन सेट कंप्यूटर
- कॉम्पेक्स इंस्ट्रक्शन सेट कंप्यूटर
- एक-इंस्ट्रक्शन सेट कंप्यूटर
- ट्रू नॉर्थ
संदर्भ
- ↑ 1.0 1.1 Lambinet, Philippe. "The Ongoing Quest For The 'Brain' Chip". TechCrunch.
- ↑ 2.0 2.1 "Neuron circuit".
- ↑ "Profile: Pascal Tannhof". ResearchGate.
- ↑ Higginbotham, Stacey (14 November 2011). "Make way for more brain-based chips". Gigaom.
- ↑ Yoshida, Junko. "NeuroMem IC Matches Patterns, Sees All, Knows All". EE Times.
अग्रिम पठन
- Chapter 2. Henkel, Jörg; Parameswaran, Sri (11 July 2007). Designing Embedded Processors: A Low Power Perspective: By: Jörg Henkel, Sri Parameswaran. ISBN 978-1402058684.
बाहरी संबंध
- US Patent for जेडआईएससी hardware, issued to आईबीएम/G.Paillet on April 15, 1997
- Image Processing Using RBF like Neural Networks: A जेडआईएससी-036 Based Fully Parallel Implementation Solving Real World and Real Complexity Industrial Problems by K. Madani, G. de Trémiolles, and P. Tannhof
- From सीआईएससी to आरआईएससी to जेडआईएससी by S. Liebman on lsmarketing.com
- Neural Networks on Silicon at aboutAI.net
- नो इंस्ट्रक्शन सेट कंप्यूटिंग at Curlie
- French Patent Request एनआईएससी for purely applicative engine - the sole operation of application (no lambda-calculus that is a particular case of quasi-applicative systems with two operations : application and abstraction - Curry 1958 p. 31)
