पावर आईएसए: Difference between revisions

From Vigyanwiki
No edit summary
No edit summary
 
(12 intermediate revisions by 4 users not shown)
Line 1: Line 1:
{{Short description|Computer instruction set architecture}}
{{Short description|Computer instruction set architecture}}
{{Infobox CPU architecture
{{Infobox CPU architecture
| name      = Power ISA
| name      = पावर आईएसए
| designer  = {{ubl|[[Power.org]]|[[OpenPOWER Foundation]]}}
| designer  = {{ubl|[[Power.org]]|[[OpenPOWER Foundation]]}}
| bits      = [[32-bit]]/[[64-bit]] (32 → 64)
| bits      = [[32-bit]]/[[64-bit]] (32 → 64)
| introduced = {{Start date and age|2006}}<!-- If known, add |mm|dd -->
| introduced = {{Start date and age|2006}}<!-- If known, add |mm|dd -->
| version    = [[#Power ISA v.3.1|3.1]]
| version    = [[पावर ISA v.3.1|3.1]]
| design    = [[Reduced instruction set computer|RISC]]
| design    = [[रिड्यूस्ड इंस्ट्रक्शन सेट कंप्यूटर|आरआईएससी]]
| type      = Register–Register
| type      = रजिस्टर-रजिस्टर
| encoding  = Fixed/Variable
| encoding  = फिक्स्ड / वेरिएबल
| branching  = [[Status register|Condition code]]
| branching  = [[स्थिति रजिस्टर | स्थिति कोड]]
| endianness = [[Endianness#Bi-endian hardware|Big/Bi]]
| endianness = [[एंडियननेस Bi-एंडियन हार्डवेयर|बिग/Bi]]
| extensions = [[AltiVec]], [[IBM AS/400#The move to PowerPC|PowerPC-AS]], APU, [[digital signal processor|DSP]], [[Cell (microprocessor)|CBEA]]
| extensions = [[AltiVec]], [[IBM AS/400#The move to PowerPC|PowerPC-AS]], APU, [[digital signal processor|DSP]], [[Cell (microprocessor)|CBEA]]
| open      = Yes, and royalty free
| open      = हाँ, और रॉयल्टी मुक्त
| registers  =  
| registers  =  
* 32× 64/32-bit general-purpose registers
* 32× 64/32-बिट सामान्य प्रयोजन रजिस्टर
* 32× 64-bit floating-point registers
* 32× 64-बिट फ्लोटिंग-पॉइंट रजिस्टर
* 64× 128-bit vector registers
* 64× 128-बिट वेक्टर रजिस्टर
* 32-bit condition code register
* 32-बिट कंडीशन कोड रजिस्टर
* 32-bit link register
* 32-बिट लिंक रजिस्टर
* 32-bit count register
* 32-बिट काउंट रजिस्टर
+ more
+ more
}}
}}


[[File:PowerISA-processor.png|thumb|right|एक सामान्य पावर आईएसए प्रोसेसर का एक बहुत ही उच्च स्तरीय योजनाबद्ध आरेख]]पावर आईएसए वर्तमान में [[आईबीएम]] के नेतृत्व में [[ओपन पावर फाउंडेशन]] द्वारा विकसित एक कम निर्देश सेट कंप्यूटर (आरआईएससी) निर्देश सेट आर्किटेक्चर (आईएसए) है। यह मूल रूप से IBM और अब निष्क्रिय पावर.org उद्योग समूह द्वारा विकसित किया गया था। पावर आईएसए, [[PowerPC|पावरPC]] ISA का एक विकास है, जो कोर पावरPC ISA के विलय और एम्बेडेड अनुप्रयोगों के लिए वैकल्पिक Book E द्वारा बनाया गया है। 2006 में इन दो घटकों के विलय का नेतृत्व पावर.org के संस्थापक आईबीएम और [[फ्रीस्केल सेमीकंडक्टर]] ने किया था।
[[File:PowerISA-processor.png|thumb|right|सामान्य पावर आईएसए प्रोसेसर का अधिक उच्च स्तरीय योजनाबद्ध आरेख]]'''पावर आईएसए''' वर्तमान में [[आईबीएम]] के नेतृत्व में [[ओपन पावर फाउंडेशन]] द्वारा विकसित कम निर्देश समुच्चय कंप्यूटर (आरआईएससी) निर्देश समुच्चय आर्किटेक्चर (आईएसए) है। यह मूल रूप से आईबीएम और अब निष्क्रिय पावर संगठन उद्योग समूह द्वारा विकसित किया गया था। पावर आईएसए, [[PowerPC|पावर पीसी]] आईअसए का विकास है, जो कोर पावर पीसी आईअसए के विलय और एम्बेडेड अनुप्रयोगों के लिए वैकल्पिक किताब E द्वारा बनाया गया है। 2006 में इन दो घटकों के विलय का नेतृत्व पावर संगठन के संस्थापक आईबीएम और [[फ्रीस्केल सेमीकंडक्टर]] ने किया था।


ISA को कई ''श्रेणियों'' में विभाजित किया गया है, जिनका वर्णन एक निश्चित ''पुस्तक'' में किया गया है। प्रोसेसर अपने कार्य के लिए आवश्यकतानुसार इन श्रेणियों का एक सेट लागू करते हैं। कुछ श्रेणियों को लागू करने के लिए प्रोसेसर के विभिन्न वर्गों की आवश्यकता होती है, उदाहरण के लिए एक सर्वर-क्लास प्रोसेसर में श्रेणियां सम्मलित होती हैं: ''बेस'', ''सर्वर'', ''फ्लोटिंग-पॉइंट'', ''64-बिट'', आदि सभी प्रोसेसर बेस श्रेणी को लागू करते हैं।
आईअसए को कई ''श्रेणियों'' में विभाजित किया गया है, जिनका वर्णन निश्चित पुस्तक में किया गया है। प्रोसेसर अपने कार्य के लिए आवश्यकतानुसार इन श्रेणियों का समुच्चय प्रारम्भ करते हैं। कुछ श्रेणियों को प्रारम्भ करने के लिए प्रोसेसर के विभिन्न वर्गों की आवश्यकता होती है, उदाहरण के लिए सर्वर-क्लास प्रोसेसर में श्रेणियां सम्मलित होती हैं: बेस, सर्वर, फ्लोटिंग-पॉइंट, 64-बिट, आदि सभी प्रोसेसर बेस श्रेणी को प्रारम्भ करते हैं।


पावर आईएसए एक आरआईएससी लोड/स्टोर आर्किटेक्चर है। इसमें [[प्रोसेसर रजिस्टर]] के कई सेट हैं:
पावर आईएसए आरआईएससी लोड/स्टोर आर्किटेक्चर है। इसमें [[प्रोसेसर रजिस्टर]] के कई समुच्चय हैं:
* ''32'' × 32-बिट या 64-बिट सामान्य-उद्देश्य रजिस्टर (जीपीआर) [[अंकगणितीय तर्क इकाई]] के लिए।
* ''32'' × 32-बिट या 64-बिट सामान्य-उद्देश्य रजिस्टर (जीपीआर) [[अंकगणितीय तर्क इकाई]] के लिए हैं।
* ''64'' × 128-बिट वेक्टर स्केलर रजिस्टर (वीएसआर) [[वेक्टर प्रोसेसर]] और [[फ्लोटिंग-पॉइंट यूनिट]] के लिए | फ्लोटिंग-पॉइंट ऑपरेशंस।
* ''64'' × 128-बिट वेक्टर स्केलर रजिस्टर (वीएसआर) [[वेक्टर प्रोसेसर]] और [[फ्लोटिंग-पॉइंट यूनिट]] के लिए फ्लोटिंग-पॉइंट ऑपरेशंस हैं।
**'32'' × 64-बिट फ्लोटिंग-पॉइंट रजिस्टर (FPRs) फ्लोटिंग-पॉइंट ऑपरेशंस के लिए VSRs के हिस्से के रूप में।
**'32'' × 64-''बिट फ्लोटिंग-पॉइंट रजिस्टर (FPRs) फ्लोटिंग-पॉइंट ऑपरेशंस के लिए VSRs के भाग के रूप में हैंI
**'32'' × 128-बिट वेक्टर रजिस्टर (वीआर) वेक्टर संचालन के लिए वीएसआर के हिस्से के रूप में।
**'32'' × 128-''बिट वेक्टर रजिस्टर (वीआर) वेक्टर संचालन के लिए वीएसआर के भाग के रूप में हैंI।
* ''8'' × 4-बिट [[स्थिति रजिस्टर]] फ़ील्ड (CRs) तुलना और नियंत्रण प्रवाह के लिए।
* ''8'' × 4-बिट [[स्थिति रजिस्टर]] फ़ील्ड (CRs) तुलना और नियंत्रण प्रवाह के लिए हैं।
* ''11'' विभिन्न आकारों के विशेष रजिस्टर: काउंटर रजिस्टर (सीटीआर), लिंक रजिस्टर (एलआर), टाइम बेस (टीबीयू, टीबीएल), वैकल्पिक समय आधार (एटीबीयू, एटीबीएल), संचायक (एसीसी), स्थिति रजिस्टर (एक्सईआर) , एफपीएससीआर, वीएससीआर, एसपीईएफएससीआर)।
* ''11'' विभिन्न आकारों के विशेष रजिस्टर: काउंटर रजिस्टर (सीटीआर), लिंक रजिस्टर (एलआर), टाइम बेस (टीबीयू, टीबीएल), वैकल्पिक समय आधार (एटीबीयू, एटीबीएल), संचायक (एसीसी), स्थिति रजिस्टर (एक्सईआर) , एफपीएससीआर, वीएससीआर, एसपीईएफएससीआर) हैं।


संस्करण 3.0 तक के निर्देशों की लंबाई 32 बिट्स है, वीएलई (वैरिएबल-लेंथ एन्कोडिंग) उपसमुच्चय के अपवाद के साथ, जो निम्न-अंत एम्बेडेड अनुप्रयोगों के लिए उच्च [[कोड घनत्व]] प्रदान करता है, और संस्करण 3.1 जो 64-बिट निर्देश बनाने के लिए प्रीफ़िक्सिंग प्रस्तुत करता है . अधिकांश निर्देश [[त्रिक संबंध]] हैं, अर्थात दो स्रोत ऑपरेंड और एक गंतव्य हैं। सिंगल- और [[डबल-सटीक फ़्लोटिंग-पॉइंट प्रारूप]]|डबल-प्रिसिजन [[IEEE 754-2008]]|IEEE-754 अनुरूप फ्लोटिंग-पॉइंट ऑपरेशंस समर्थित हैं, जिसमें अतिरिक्त फ्यूज्ड मल्टीप्ल-ऐड (FMA) और दशमलव फ्लोटिंग-पॉइंट निर्देश सम्मलित हैं। एक निर्देश में 16 तत्वों तक पूर्णांक और फ्लोटिंग-पॉइंट डेटा पर एकल निर्देश, एकाधिक डेटा (SIMD) संचालन के प्रावधान हैं।
संस्करण 3.0 तक के निर्देशों की लंबाई 32 बिट्स है, वीएलई (वैरिएबल-लेंथ एन्कोडिंग) उप-समुच्चय के अपवाद के साथ, जो निम्न-अंत एम्बेडेड अनुप्रयोगों के लिए उच्च [[कोड घनत्व]] प्रदान करता है, और संस्करण 3.1 जो 64-बिट निर्देश बनाने के लिए प्रीफ़िक्सिंग प्रस्तुत करता है I अधिकांश निर्देश [[त्रिक संबंध]] हैं, अर्थात दो स्रोत ऑपरेंड और गंतव्य होते हैं। सिंगल और [[डबल-सटीक फ़्लोटिंग-पॉइंट प्रारूप|डबल-त्रुटिहीन फ़्लोटिंग-पॉइंट प्रारूप]] डबल-प्रिसिजन [[IEEE 754-2008]] अनुरूप फ्लोटिंग-पॉइंट ऑपरेशंस समर्थित हैं, जिसमें अतिरिक्त फ्यूज्ड मल्टीप्ल-ऐड (FMA) और दशमलव फ्लोटिंग-पॉइंट निर्देश सम्मलित हैं। निर्देश में 16 तत्वों तक पूर्णांक और फ्लोटिंग-पॉइंट डेटा पर एकल निर्देश, एकाधिक डेटा (SIMD) संचालन के प्रावधान हैं।


पावर आईएसए के पास संशोधित हार्वर्ड आर्किटेक्चर [[सीपीयू कैश]], यानी संशोधित [[संशोधित हार्वर्ड वास्तुकला]] स्प्लिट-कैश (या लगभग-वॉन-न्यूमैन) आर्किटेक्चर के लिए समर्थन है, और एकीकृत कैश के लिए समर्थन है। मेमोरी ऑपरेशंस सख्ती से लोड/स्टोर होते हैं, लेकिन [[आउट-ऑफ-ऑर्डर निष्पादन]] की अनुमति देते हैं। मोडेड और प्रति-पेज [[endianness]] के लिए अलग-अलग श्रेणियों के साथ एंडियननेस | बिग और लिटिल-एंडियन एड्रेसिंग दोनों के लिए समर्थन भी है, और [[32-बिट कंप्यूटिंग]] | 32-बिट और [[64-बिट कंप्यूटिंग]] | 64-बिट एड्रेसिंग दोनों के लिए समर्थन है।
पावर आईएसए के निकट संशोधित हार्वर्ड आर्किटेक्चर [[सीपीयू कैश]], जैसे[[संशोधित हार्वर्ड वास्तुकला]] स्प्लिट-कैश (या लगभग-वॉन-न्यूमैन) आर्किटेक्चर के लिए समर्थन है, और एकीकृत कैश के लिए समर्थन है। मेमोरी ऑपरेशंस कठोरता से स्टोर होते हैं, किन्तु [[आउट-ऑफ-ऑर्डर निष्पादन]] की अनुमति देते हैं। मोडेड और प्रति-पेज [[endianness|इंडिजनस]] के लिए भिन्न-भिन्न श्रेणियों के साथ एंडियननेस बिग और लिटिल-एंडियन एड्रेसिंग दोनों के लिए समर्थन भी है, और [[32-बिट कंप्यूटिंग]] और [[64-बिट कंप्यूटिंग]] एड्रेसिंग दोनों के लिए समर्थन है।


ऑपरेशन के विभिन्न तरीकों में उपयोगकर्ता, पर्यवेक्षक और हाइपरविजर सम्मलित हैं।
ऑपरेशन के विभिन्न विधि में उपयोगकर्ता, पर्यवेक्षक और हाइपरविजर सम्मलित हैं।


== श्रेणियां ==
== श्रेणियां ==
*आधार - अधिकांश पुस्तक I और पुस्तक II
*आधार- अधिकांश पुस्तक I और पुस्तक II
* सर्वर - पुस्तक III-एस
* सर्वर- पुस्तक III-एस
*एम्बेडेड - पुस्तक III-ई
*एम्बेडेड- पुस्तक III-ई
*विविध - फ़्लोटिंग पॉइंट, वेक्टर, सिग्नल प्रोसेसिंग, कैश लॉकिंग, दशमलव फ़्लोटिंग पॉइंट, आदि।
*विविध- फ़्लोटिंग पॉइंट, वेक्टर, सिग्नल प्रोसेसिंग, कैश लॉकिंग, दशमलव फ़्लोटिंग पॉइंट, आदि।


== किताबें ==
== किताबें ==
पावर आईएसए विनिर्देशन को पाँच भागों में विभाजित किया गया है, जिन्हें पुस्तकें कहा जाता है:
पावर आईएसए विनिर्देशन को पाँच भागों में विभाजित किया गया है, जिन्हें पुस्तकें कहा जाता है:
* बुक I - यूजर इंस्ट्रक्शन सेट आर्किटेक्चर एप्लिकेशन प्रोग्रामर के लिए उपलब्ध बेस इंस्ट्रक्शन सेट को कवर करता है। मेमोरी रेफरेंस, फ्लो कंट्रोल, इंटेगर, फ्लोटिंग पॉइंट, न्यूमेरिक एक्सेलेरेशन, एप्लिकेशन-लेवल प्रोग्रामिंग। इसमें [[डिजिटल सिग्नल प्रोसेसर]] (DSPs) और [[AltiVec]] एक्सटेंशन जैसी सहायक प्रसंस्करण इकाइयों से संबंधित अध्याय सम्मलित हैं।
* बुक I- यूजर इंस्ट्रक्शन समुच्चय आर्किटेक्चर एप्लिकेशन प्रोग्रामर के लिए उपलब्ध बेस इंस्ट्रक्शन समुच्चय को कवर करता है। मेमोरी रेफरेंस, फ्लो कंट्रोल, इंटेगर, फ्लोटिंग पॉइंट, न्यूमेरिक एक्सेलेरेशन, एप्लिकेशन-लेवल प्रोग्रामिंग इसमें [[डिजिटल सिग्नल प्रोसेसर]] (DSPs) और [[AltiVec]] एक्सटेंशन जैसी सहायक प्रसंस्करण इकाइयों से संबंधित अध्याय सम्मलित हैं।
* बुक II - वर्चुअल एनवायरनमेंट आर्किटेक्चर टाइमिंग, सिंक्रोनाइज़ेशन, कैश मैनेजमेंट, स्टोरेज फीचर्स, बाइट ऑर्डरिंग सहित एप्लिकेशन प्रोग्रामर के लिए उपलब्ध स्टोरेज मॉडल को परिभाषित करता है।
* बुक II- आभासी पर्यावरण आर्किटेक्चर टाइमिंग, सिंक्रोनाइज़ेशन, कैश मैनेजमेंट, स्टोरेज फीचर्स, बाइट ऑर्डरिंग सहित एप्लिकेशन प्रोग्रामर के लिए उपलब्ध स्टोरेज मॉडल को परिभाषित करता है।
* पुस्तक III - ऑपरेटिंग पर्यावरण आर्किटेक्चर में अपवाद, व्यवधान, स्मृति प्रबंधन, डिबग सुविधाएं और विशेष नियंत्रण कार्य सम्मलित हैं। इसे दो भागों में बांटा गया है।
* पुस्तक III- ऑपरेटिंग पर्यावरण आर्किटेक्चर में अपवाद, व्यवधान, स्मृति प्रबंधन, डिबग सुविधाएं और विशेष नियंत्रण कार्य सम्मलित हैं। इसे दो भागों में बांटा गया है।
** पुस्तक III-एस - सामान्य उद्देश्य/सर्वर कार्यान्वयन के लिए उपयोग किए जाने वाले पर्यवेक्षक निर्देशों को परिभाषित करता है। यह मुख्य रूप से पूर्व पावरPC ISA की पुस्तक III की सामग्री है।
** पुस्तक III-एस - सामान्य उद्देश्य/सर्वर कार्यान्वयन के लिए उपयोग किए जाने वाले पर्यवेक्षक निर्देशों को परिभाषित करता है। यह मुख्य रूप से पूर्व पावरपीसी आईएसए की पुस्तक III की सामग्री है।
** पुस्तक III-ई - एम्बेडेड अनुप्रयोगों के लिए उपयोग किए जाने वाले पर्यवेक्षक निर्देशों को परिभाषित करता है। यह पूर्व पावरPC Book E से लिया गया है।
** पुस्तक III-E - एम्बेडेड अनुप्रयोगों के लिए उपयोग किए जाने वाले पर्यवेक्षक निर्देशों को परिभाषित करता है। यह पूर्व पावरपीसी बुक E से लिया गया है।
* बुक वीएलई - वेरिएबल लेंथ एनकोडेड इंस्ट्रक्शन आर्किटेक्चर किताबों I-III से वैकल्पिक निर्देशों और परिभाषाओं को परिभाषित करता है, जो उच्च निर्देश घनत्व और बहुत कम-अंत अनुप्रयोगों के लिए अभिप्रेत है। वे 16-बिट निर्देशों और बड़े-एंडियन बाइट ऑर्डरिंग का उपयोग करते हैं।
* बुक वीएलई- चर लंबाई एन्कोडेड इंस्ट्रक्शन आर्किटेक्चर किताबों I-III से वैकल्पिक निर्देशों और परिभाषाओं को परिभाषित करता है, जो उच्च निर्देश घनत्व और अधिक अल्प-अंत अनुप्रयोगों के लिए अभिप्रेत है। वे 16-बिट निर्देशों और बड़े-एंडियन बाइट ऑर्डरिंग का उपयोग करते हैं।


=== अनुपालन ===
=== अनुपालन ===
पावर आईएसए के संस्करण 3 में नया यह है कि आपको अनुपालन करने के लिए संपूर्ण विनिर्देश लागू करने की आवश्यकता नहीं है। निर्देशों और प्रौद्योगिकियों के फैलाव ने संपूर्ण विनिर्देशन को बोझिल बना दिया है, इसलिए ओपनपावर फाउंडेशन ने स्तरीय अनुपालन को सक्षम करने का निर्णय लिया है।
पावर आईएसए के संस्करण 3 में नया यह है कि आपको अनुपालन करने के लिए संपूर्ण विनिर्देश प्रारम्भ करने की आवश्यकता नहीं है। निर्देशों और प्रौद्योगिकियों के विस्तारित ने संपूर्ण विनिर्देशन को बलशाली बना दिया है, इसलिए ओपनपावर फाउंडेशन ने स्तरीय अनुपालन को सक्षम करने का निर्णय लिया है।


इन स्तरों में वैकल्पिक और अनिवार्य आवश्यकताएँ सम्मलित हैं, चूँकि भ्रम यह है कि कार्यान्वयन को निचले स्तर पर अनुपालन करने से कोई नहीं रोकता है लेकिन उच्च स्तरों और कस्टम एक्सटेंशन से अतिरिक्त चयनित कार्य होते हैं। चूँकि यह अनुशंसा की जाती है कि डिज़ाइन के घोषित उपसमुच्चय स्तर से परे किसी भी अतिरिक्त कार्यों को अक्षम करने के लिए विकल्प प्रदान किया जाना चाहिए।
इन स्तरों में वैकल्पिक और अनिवार्य आवश्यकताएँ सम्मलित हैं, चूँकि भ्रम यह है कि कार्यान्वयन को निचले स्तर पर अनुपालन करने से कोई अवरोध नहीं करता है किन्तु उच्च स्तरों और कस्टम एक्सटेंशन से अतिरिक्त चयनित कार्य होते हैं। चूँकि यह अनुशंसा की जाती है कि डिज़ाइन के घोषित उप-समुच्चय स्तर से परे किसी भी अतिरिक्त कार्यों को अक्षम करने के लिए विकल्प प्रदान किया जाना चाहिए।


[[बौद्धिक संपदा]] के उपयोग के संबंध में फाउंडेशन की सुरक्षा का उपयोग करने के लिए डिजाइन को उसके घोषित उपसमुच्चय स्तर पर अनुपालन करना चाहिए, चाहे वह [[पेटेंट]] या [[ट्रेडमार्क]] हो। यह ओपनपावर ईयूएलए में समझाया गया है।<ref>[https://openpowerfoundation.org/final-draft-of-the-power-isa-eula-released/ Final draft of Power ISA EULA]</ref>अनुरूप डिजाइन होना चाहिए:<ref>[https://www.youtube.com/watch?v=ZGvEpd4vNK0 The Open Power ISA: Architecture Compliancy and Future Foundations]</ref>
[[बौद्धिक संपदा]] के उपयोग के संबंध में फाउंडेशन की सुरक्षा का उपयोग करने के लिए डिजाइन को उसके घोषित उप-समुच्चय स्तर पर अनुपालन करना चाहिए, चाहे वह [[पेटेंट]] या [[ट्रेडमार्क]] हो। यह ओपनपावर ईयूएलए में समझाया गया है।<ref>[https://openpowerfoundation.org/final-draft-of-the-power-isa-eula-released/ Final draft of Power ISA EULA]</ref>अनुरूप डिजाइन होना चाहिए:<ref>[https://www.youtube.com/watch?v=ZGvEpd4vNK0 The Open Power ISA: Architecture Compliancy and Future Foundations]</ref>
* बेस आर्किटेक्चर का समर्थन करें
* बेस आर्किटेक्चर का समर्थन करें।
* और कम से कम एक उपसमुच्चय का समर्थन करें
* और अल्प से अल्प उप-समुच्चय का समर्थन करेंअल्प
** एसएफएस - स्केलर फिक्स्ड-पॉइंट उपसमुच्चय 129 निर्देश बेसिक फिक्स्ड पॉइंट और लोड/स्टोर निर्देश, जो वास्तव में बेस आर्किटेक्चर है।
** एसएफएस- स्केलर फिक्स्ड-पॉइंट उप-समुच्चय 129 निर्देश बेसिक फिक्स्ड पॉइंट और लोड/स्टोर निर्देश, जो वास्तव में बेस आर्किटेक्चर है।
** एसएफएफएस - स्केलर फिक्स्ड-पॉइंट + फ्लोटिंग-पॉइंट उपसमुच्चय 214 निर्देश। बेस में फ्लोटिंग-पॉइंट ऑपरेशंस जोड़ना।
** एसएफएफएस- स्केलर फिक्स्ड-पॉइंट + फ्लोटिंग-पॉइंट उप-समुच्चय 214 निर्देश है। बेस में फ्लोटिंग-पॉइंट ऑपरेशंस जोड़ा जाता है।
** एलसीएस - लिनक्स अनुपालन उपसमुच्चय। 962 निर्देश। 64-बिट, वैकल्पिक SIMD/VSX, रैडिक्स MMU, लिट्ल-एंडियन मोड और हाइपरवाइज़र समर्थन जैसी सुविधाओं को जोड़ते हुए, सर्वर ग्रेड लिनक्स के लिए अभिप्रेत है।
** एलसीएस- लिनक्स अनुपालन उप-समुच्चय 962 निर्देश है। 64-बिट, वैकल्पिक SIMD/VSX, रैडिक्स MMU, लिट्ल-एंडियन मोड और हाइपरवाइज़र समर्थन जैसी सुविधाओं को जोड़ते हुए, सर्वर ग्रेड लिनक्स के लिए अभिप्रेत है।
** एसीएस - [[आईबीएम एआईएक्स]] अनुपालन उपसमुच्चय। 1099 निर्देश। दशमलव और क्वाड-प्रिसिजन फ्लोटिंग पॉइंट, बिग-एंडियन मोड और सिमेट्रिक मल्टीप्रोसेसिंग जैसी सुविधाओं को जोड़ते हुए ऐक्स(AIX) को चलाने का इरादा है।
** एसीएस- [[आईबीएम एआईएक्स]] अनुपालन उप-समुच्चय 1099 निर्देश है। दशमलव और क्वाड-प्रिसिजन फ्लोटिंग पॉइंट, बिग-एंडियन मोड और सिमेट्रिक मल्टीप्रोसेसिंग जैसी सुविधाओं को जोड़ते हुए ऐक्स (AIX) को चलाने का विचार है।
* एलसीएस और एसीएस की किसी भी सुविधा को वैकल्पिक के रूप में सम्मलित किया जा सकता है या मैट्रिक्स गणित और पावर प्रबंधन जैसी हमेशा वैकल्पिक सुविधाओं में से चुना जा सकता है।
* एलसीएस और एसीएस की किसी भी सुविधा को वैकल्पिक के रूप में सम्मलित किया जा सकता है या मैट्रिक्स गणित और पावर प्रबंधन जैसी वैकल्पिक सुविधाओं में से चयन किया जा सकता है।
* वैकल्पिक सुविधाएँ, यदि चुनी जाती हैं, तो उन्हें पूरी तरह से लागू किया जाना चाहिए (वैकल्पिक सुविधा के आंशिक कार्यान्वयन की अनुमति नहीं है)
* वैकल्पिक सुविधाएँ, यदि चयन की जाती हैं, तो उन्हें पूर्ण रूप से प्रारम्भ किया जाना चाहिए (वैकल्पिक सुविधा के आंशिक कार्यान्वयन की अनुमति नहीं है)।
* आर्किटेक्चर सैंडबॉक्स में कार्यान्वयन के लिए विशिष्ट कस्टम एक्सटेंशन सम्मलित हो सकते हैं।
* आर्किटेक्चर सैंडबॉक्स में कार्यान्वयन के लिए विशिष्ट कस्टम एक्सटेंशन सम्मलित हो सकते हैं।
यदि विस्तार पर्याप्त सामान्य-उद्देश्यीय है, तो Openपावर फाउंडेशन पूछता है कि कार्यान्वयनकर्ता इसे टिप्पणियों के लिए अनुरोध (RFC) के रूप में [https://openpower.foundation/groups/isa/ Openपावर आईएसए कार्यसमूह] में जमा करें। ध्यान दें कि आरएफसी जमा करने के लिए ओपनपावर फाउंडेशन में सम्मलित होना सख्त जरूरी नहीं है।<ref>[https://openpowerfoundation.org/final-draft-of-the-power-isa-eula-released/ Section 2.2 of OPF Power ISA EULA]</ref>
यदि विस्तार पर्याप्त सामान्य-उद्देश्यीय है, तो ओपनपावर फाउंडेशन प्रश्न करता है कि कार्यान्वयनकर्ता इसे टिप्पणियों के लिए अनुरोध (RFC) के रूप में [https://openpower.foundation/groups/isa/ ओपनपावर आईएसए कार्यसमूह] में एकत्र करें। ध्यान दें कि आरएफसी एकत्र करने के लिए ओपनपावर फाउंडेशन में सम्मलित होना अनिवार्य रूप से आवश्यक नहीं है।<ref>[https://openpowerfoundation.org/final-draft-of-the-power-isa-eula-released/ Section 2.2 of OPF Power ISA EULA]</ref>
* बहुत कुछ हार्डवेयर या फ़र्मवेयर में लागू किया जा सकता है।
* अधिक कुछ हार्डवेयर या फ़र्मवेयर में प्रारम्भ किया जा सकता है।


==== ईएबीआई और लिनक्स अनुपालन विसंगति ====
==== ईएबीआई और लिनक्स अनुपालन विसंगति ====
ईएबीआई विनिर्देश अनुपालन उपसमुच्चय की घोषणा और निर्माण से पहले के होते हैं।
ईएबीआई विनिर्देश अनुपालन उप-समुच्चय की घोषणा और निर्माण से पूर्व के होते हैं।
   
   
VSX (SIMD) वैकल्पिक वाले Linux अनुपालन उपसमुच्चय के संबंध में: 2003-4 में, 64-बिट EABI v1.9 ने SIMD को वैकल्पिक बनाया,<ref>[https://refspecs.linuxfoundation.org/ELF/ppc64/PPC-elf64abi.html ELF PP64 ABI]</ref> लेकिन जुलाई 2015 में, IBM पावर 9 प्रणाली के प्रदर्शन को अच्छा बनाने के लिए, SIMD को EABI v2.0 में अनिवार्य कर दिया गया था।<ref>[https://openpowerfoundation.org/wp-content/uploads/2016/03/ABI64BitOpenPOWERv1.1_16July2015_pub4.pdf OpenPOWER EABI v2]</ref>
वीएसएक्स (सिम्ड) वैकल्पिक वाले लिनक्स अनुपालन उप-समुच्चय के संबंध में: 2003-4 में, 64-बिट EABI v1.9 ने सिम्ड (SIMD) को वैकल्पिक बनाया है,<ref>[https://refspecs.linuxfoundation.org/ELF/ppc64/PPC-elf64abi.html ELF PP64 ABI]</ref> किन्तु जुलाई 2015 में, आईबीएम पावर 9 प्रणाली के प्रदर्शन को उत्तम बनाने के लिए, सिम्ड (SIMD) को EABI v2.0 में अनिवार्य कर दया गया था।<ref>[https://openpowerfoundation.org/wp-content/uploads/2016/03/ABI64BitOpenPOWERv1.1_16July2015_pub4.pdf OpenPOWER EABI v2]</ref>
लिनक्स अनुपालन स्तर में SIMD के वैकल्पिक होने लेकिन EABI v2.0 में अनिवार्य होने के मध्य इस विसंगति को काफी प्रयास के बिना ठीक नहीं किया जा सकता है: लिनक्स वितरण के लिए पश्चगामी असंगति व्यवहार्य विकल्प नहीं है। वर्तमान में यह नए ओपनपावर कार्यान्वयनकर्ताओं को बड़े पैमाने पर 962 निर्देशों को प्रस्तावित करने के लिए मानक लिनक्स वितरण चलाने की इच्छा रखता है। इसके विपरीत, आरआईएससी-वी आरवी 64 जीसी, लिनक्स चलाने के लिए न्यूनतम, केवल 165 की आवश्यकता होती है।<ref>[https://carrv.github.io/2017/slides/asanovic-riscv-research.pdf Page 18 RISC-V "green card"]</ref>
 
लिनक्स अनुपालन स्तर में सिम्ड के वैकल्पिक होने किन्तु EABI v2.0 में अनिवार्य होने के मध्य इस विसंगति को अधिक प्रयास के बिना सही नहीं किया जा सकता है: लिनक्स वितरण के लिए पश्चगामी असंगति व्यवहार्य विकल्प नहीं है। वर्तमान में यह नए ओपनपावर कार्यान्वयनकर्ताओं को बड़े स्तर पर 962 निर्देशों को प्रस्तावित करने के लिए मानक लिनक्स वितरण चलाने की इच्छा रखता है। इसके विपरीत, आरआईएससी-वी आरवी 64 जीसी, लिनक्स चलाने के लिए न्यूनतम, केवल 165 की आवश्यकता होती है।<ref>[https://carrv.github.io/2017/slides/asanovic-riscv-research.pdf Page 18 RISC-V "green card"]</ref>
== निर्दिष्टीकरण ==
== निर्दिष्टीकरण ==
=== पावर आईएसए v.2.03 ===
=== पावर आईएसए v.2.03 ===
Line 90: Line 91:
  |archive-date = 2012-11-24
  |archive-date = 2012-11-24
  |url-status= dead
  |url-status= dead
}}</ref> [[POWER5|पावर 5]]+ में पूर्व पावरपीसी ISA v.2.02 और पावरपीसी विशिष्टता के पुस्तक E विस्तार पर आधारित है I<ref name="booke">{{cite web
}}</ref> [[POWER5|पावर 5]]+ में पूर्व पावरपीसी आईअसए v.2.02 और पावरपीसी विशिष्टता के पुस्तक E विस्तार पर आधारित है I<ref name="booke">{{cite web
|title=PowerPC Book E v.1.0
|title=PowerPC Book E v.1.0
|publisher=IBM
|publisher=IBM
Line 105: Line 106:
  |archive-date = 2007-10-18
  |archive-date = 2007-10-18
  |url-status = dead
  |url-status = dead
}}</ref> पुस्तक I में डिजिटल सिग्नल प्रोसेसर(DSPs) और AltiVec एक्सटेंशन जैसी सहायक प्रसंस्करण इकाइयों के बारे में पाँच नए अध्याय सम्मलित हैं।
}}</ref> पुस्तक I में डिजिटल सिग्नल प्रोसेसर (DSPs) और AltiVec एक्सटेंशन जैसी सहायक प्रसंस्करण इकाइयों के बारे में पाँच नए अध्याय सम्मलित हैं।


अनुरूप कोर
अनुरूप कोर
* फ्रीस्केल पावरपीसी [[पावरपीसी ई200]], [[पावरपीसी ई500]]
* फ्रीस्केल पावरपीसी [[पावरपीसी ई200]], [[पावरपीसी ई500]]
* IBM पावरपीसी पावरपीसी 400 पावरपीसी 405, पावरपीसी 400 पावरपीसी 440, पावरपीसी 400 पावरपीसी 460, [[PowerPC 970|पावरपीसी 970]], पावर 5 और [[POWER6|पावर 6]]
* आईबीएम पावरपीसी पावरपीसी 400 पावरपीसी 405, पावरपीसी 400 पावरपीसी 440, पावरपीसी 400 पावरपीसी 460, [[PowerPC 970|पावरपीसी 970]], पावर 5 और [[POWER6|पावर 6]]
* आईबीएम [[सेल माइक्रोप्रोसेसर]]
* आईबीएम [[सेल माइक्रोप्रोसेसर]]


Line 182: Line 183:


अनुरूप कोर
अनुरूप कोर
* सभी कोर जो पावर आईएसए के पिछले संस्करणों का अनुपालन करते हैं
* सभी कोर जो पावर आईएसए के पिछले संस्करणों का अनुपालन करते हैं।
* [[शक्ति7|पावर 7]]  
* [[शक्ति7|पावर 7]]  
* आईबीएम A2I
* आईबीएम A2I
Line 195: Line 196:
|url=http://fileadmin.cs.lth.se/cs/education/EDAN25/PowerISA_V2.07_PUBLIC.pdf
|url=http://fileadmin.cs.lth.se/cs/education/EDAN25/PowerISA_V2.07_PUBLIC.pdf
|access-date=2015-05-23
|access-date=2015-05-23
}}</ref> प्रस्तावित किया गया था। यह पावर आईएसए v.2.06 पर आधारित है और इसमें [[तार्किक विभाजन (वर्चुअल कंप्यूटिंग प्लेटफॉर्म)]], [[लेन-देन स्मृति]], विस्तारित प्रदर्शन निगरानी, ​​​​नई भंडारण नियंत्रण सुविधाओं, वीएमएक्स और वीएसएक्स वेक्टर सुविधाओं (वीएसएक्स) में वृद्धि सम्मलित है। उन्नत एन्क्रिप्शन मानक के साथ<ref name="isa207"/>{{rp|257}}<ref>{{cite web |url=http://www.ibm.com/developerworks/library/se-power8-in-core-cryptography/ |title=POWER8 in-core cryptography |last=Barbosa |first=Leonidas |date=2014-09-21 |publisher=IBM}}</ref> और [[गाल्वा काउंटर मोड]] (GCM), SHA-224, SHA-256,<ref name="isa207"/>{{rp|258}} SHA-384 और SHA-512<ref name="isa207"/>{{rp|258}} ([[SHA-2]]) क्रिप्टोग्राफ़िक एक्सटेंशन और चक्रीय अतिरेक जाँच (CRC) [[कलन विधि]]<ref>{{cite book|url=https://books.google.com/books?id=7ph0CgAAQBAJ&q=Power+ISA+v.2.07+aes+gcm+sha&pg=PA48|title=Performance Optimization and Tuning Techniques for IBM Power Systems Processors Including IBM POWER8|page=48|date=August 2015|publisher=IBM|isbn=9780738440927}}</ref>
}}</ref> प्रस्तावित किया गया था। यह पावर आईएसए v.2.06 पर आधारित है और इसमें [[तार्किक विभाजन (वर्चुअल कंप्यूटिंग प्लेटफॉर्म)]], [[लेन-देन स्मृति]], विस्तारित प्रदर्शन निरीक्षण, ​​​​नई भंडारण नियंत्रण सुविधाओं, वीएमएक्स और वीएसएक्स वेक्टर सुविधाओं (वीएसएक्स) में वृद्धि सम्मलित है। उन्नत एन्क्रिप्शन मानक के साथ<ref name="isa207"/>{{rp|257}}<ref>{{cite web |url=http://www.ibm.com/developerworks/library/se-power8-in-core-cryptography/ |title=POWER8 in-core cryptography |last=Barbosa |first=Leonidas |date=2014-09-21 |publisher=IBM}}</ref> और [[गाल्वा काउंटर मोड]] (GCM), SHA-224, SHA-256,<ref name="isa207"/>{{rp|258}} SHA-384 और SHA-512<ref name="isa207"/>{{rp|258}} ([[SHA-2]]) क्रिप्टोग्राफ़िक एक्सटेंशन और चक्रीय अतिरेक अन्वेषण (CRC) [[कलन विधि]]<ref>{{cite book|url=https://books.google.com/books?id=7ph0CgAAQBAJ&q=Power+ISA+v.2.07+aes+gcm+sha&pg=PA48|title=Performance Optimization and Tuning Techniques for IBM Power Systems Processors Including IBM POWER8|page=48|date=August 2015|publisher=IBM|isbn=9780738440927}}</ref>है। विशिष्टता को अप्रैल 2015 में पावर आईएसए v.2.07 B कल्पना में संशोधित किया गया था।<ref name="isa207b">{{cite web
विशिष्टता को अप्रैल 2015 में पावर आईएसए v.2.07 B कल्पना में संशोधित किया गया था।<ref name="isa207b">{{cite web
|title=Power ISA Version 2.07 B
|title=Power ISA Version 2.07 B
|publisher=Power.org
|publisher=Power.org
Line 205: Line 205:


अनुरूप कोर
अनुरूप कोर
* सभी कोर जो पावर आईएसए के पिछले संस्करणों का अनुपालन करते हैं
* सभी कोर जो पावर आईएसए के पिछले संस्करणों का अनुपालन करते हैं।
* [[शक्ति8|पावर 8]]  
* [[शक्ति8|पावर 8]]  
* [[पावरपीसी ई6500]] कोर
* [[पावरपीसी ई6500]] कोर
Line 217: Line 217:
|url=https://openpowerfoundation.org/?resource_lib=power-isa-version-3-0
|url=https://openpowerfoundation.org/?resource_lib=power-isa-version-3-0
|access-date=2017-01-06
|access-date=2017-01-06
}}</ref> प्रस्तावित किया गया था। यह ओपन पावर फाउंडेशन की स्थापना के बाद बाहर आने वाला प्रथम है और इसमें वर्कलोड के व्यापक स्पेक्ट्रम के लिए संवर्द्धन सम्मलित है और सर्वर और एम्बेडेड श्रेणियों को पीछे की ओर संगतता बनाए रखते हुए हटाता है और वीएसएक्स-3 निर्देशों के लिए समर्थन को जोड़ता है। नए कार्यों में 128-बिट क्वाड-प्रिसिजन फ्लोटिंग-पॉइंट ऑपरेशंस, [[रैंडम संख्या जनरेटर]], हार्डवेयर-असिस्टेड [[कचरा संग्रह (कंप्यूटर विज्ञान)|गार्बेज संग्रह (कंप्यूटर विज्ञान)]] और हार्डवेयर-एनफोर्स्ड ट्रस्टेड कंप्यूटिंग सम्मलित होते हैं।
}}</ref> प्रस्तावित किया गया था। यह ओपन पावर फाउंडेशन की स्थापना के पश्चात बाहर आने वाला प्रथम है और इसमें वर्कलोड के व्यापक स्पेक्ट्रम के लिए संवर्द्धन सम्मलित है सर्वर और एम्बेडेड श्रेणियों को पीछे की ओर संगतता बनाए रखते हुए विस्थापित करता है और वीएसएक्स-3 निर्देशों के लिए समर्थन को जोड़ता है। नए कार्यों में 128-बिट क्वाड-प्रिसिजन फ्लोटिंग-पॉइंट ऑपरेशंस, [[रैंडम संख्या जनरेटर]], हार्डवेयर-असिस्टेड [[कचरा संग्रह (कंप्यूटर विज्ञान)|गार्बेज संग्रह (कंप्यूटर विज्ञान)]] और हार्डवेयर-एनफोर्स्ड ट्रस्टेड कंप्यूटिंग सम्मलित होते हैं।


मार्च 2017 में विनिर्देश को पावर आईएसए v.3.0 B युक्ति में संशोधित किया गया था,<ref name="isa307b">{{cite web
मार्च 2017 में विनिर्देश को पावर आईएसए v.3.0 B युक्ति में संशोधित किया गया था,<ref name="isa307b">{{cite web
Line 227: Line 227:
}}</ref>
}}</ref>
और मई 2020 में फिर से v3.0C में संशोधित किया गया था।<ref>[https://wiki.raptorcs.com/wiki/Power_ISA list of Power ISA specifications]</ref>
और मई 2020 में फिर से v3.0C में संशोधित किया गया था।<ref>[https://wiki.raptorcs.com/wiki/Power_ISA list of Power ISA specifications]</ref>
v3.0B और v3.0C के मध्य मुख्य अंतर यह है कि v3.1 में सूचीबद्ध अनुपालन स्तर भी v3.0C में जोड़े गए थे।
v3.0B और v3.0C के मध्य मुख्य अंतर यह है कि v3.1 में सूचीबद्ध अनुपालन स्तर भी v3.0C में जोड़े गए थे।


अनुरूप कोर
अनुरूप कोर
* सभी कोर जो पावर आईएसए के पिछले संस्करणों का अनुपालन करते हैं
* सभी कोर जो पावर आईएसए के पिछले संस्करणों का अनुपालन करते हैं।
* [[शक्ति9|पावर 9]]<ref>[https://sourceware.org/ml/binutils/2015-11/msg00071.html &#91;PATCH, COMMITTED&#93; Add full Power ISA 3.0 / POWER9 binutils support]</ref>
* [[शक्ति9|पावर 9]]<ref>[https://sourceware.org/ml/binutils/2015-11/msg00071.html &#91;PATCH, COMMITTED&#93; Add full Power ISA 3.0 / POWER9 binutils support]</ref>
* [[ओपन पावर माइक्रोवाट]]
* [[ओपन पावर माइक्रोवाट]]
Line 242: Line 243:
|url=https://ibm.box.com/s/hhjfw0x0lrbtyzmiaffnbxh2fuo0fog0
|url=https://ibm.box.com/s/hhjfw0x0lrbtyzmiaffnbxh2fuo0fog0
|access-date=2020-05-23
|access-date=2020-05-23
}}</ref>प्रस्तावित किया गया था। मुख्य रूप से [[Power10|पावर10]] में प्रस्तुत किए गए नए कार्यों के लिए समर्थन दे रहा है, लेकिन इसमें पावर आईएसए विनिर्देशन की वैकल्पिकता की धारणा भी सम्मलित है। अब निर्देश चार [[बाइट]] शब्द निर्देशों की तुलना में आठ बाइट लंबे, उपसर्ग निर्देश हो सकते हैं। सिम्ड(SIMD) और वीएसएक्स निर्देशों में बहुत सारे नए कार्य भी जोड़े गए हैं।
}}</ref>प्रस्तावित किया गया था। मुख्य रूप से [[Power10|पावर10]] में प्रस्तुत किए गए नए कार्यों के लिए समर्थन दे रहा है, किन्तु इसमें पावर आईएसए विनिर्देशन की वैकल्पिकता की धारणा भी सम्मलित है। अब निर्देश चार [[बाइट]] शब्द निर्देशों की तुलना में आठ बाइट लंबे, उपसर्ग निर्देश हो सकते हैं। सिम्ड (SIMD) और वीएसएक्स निर्देशों में अधिक नए कार्य भी जोड़े गए हैं।


नए 64-बिट प्रीफ़िक्स्ड निर्देशों का प्रमुख लाभ शाखाओं में 34-बिट के सन्निकट का विस्तार करना है।
नए 64-बिट प्रीफ़िक्स्ड निर्देशों का प्रमुख लाभ शाखाओं में 34-बिट का विस्तार करना है।


अनुरूप कोर
अनुरूप कोर
* सभी कोर जो पावर आईएसए के पिछले संस्करणों का अनुपालन करते हैं
* सभी कोर जो पावर आईएसए के पिछले संस्करणों का अनुपालन करते हैं।
* पावर10<ref name="POWER10-isa31">{{cite web
* पावर10<ref name="POWER10-isa31">{{cite web
  |title=We released the Instruction Set Architecture for POWER10. Power ISA v3.1 is available at the IBM Portal for OpenPOWER.
  |title=We released the Instruction Set Architecture for POWER10. Power ISA v3.1 is available at the IBM Portal for OpenPOWER.
Line 260: Line 261:


== संदर्भ ==
== संदर्भ ==
{{Reflist}}
{{Reflist}}{{Processor technologies}}
 
{{RISC architectures}}
{{Processor technologies}}
[[Category: निर्देश सेट आर्किटेक्चर]] [[Category: 2006 में कंप्यूटर से संबंधित परिचय]] [[Category: आईबीएम कंप्यूटर हार्डवेयर]] [[Category: फ्रीस्केल सेमीकंडक्टर]] [[Category: माइक्रोप्रोसेसर खोलें]]
 
 


[[Category: Machine Translated Page]]
[[Category:2006 में कंप्यूटर से संबंधित परिचय]]
[[Category:Collapse templates]]
[[Category:Created On 18/02/2023]]
[[Category:Created On 18/02/2023]]
[[Category:Lua-based templates]]
[[Category:Machine Translated Page]]
[[Category:Navigational boxes| ]]
[[Category:Navigational boxes without horizontal lists]]
[[Category:Pages with script errors]]
[[Category:Short description with empty Wikidata description]]
[[Category:Sidebars with styles needing conversion]]
[[Category:Template documentation pages|Documentation/doc]]
[[Category:Templates Vigyan Ready]]
[[Category:Templates generating microformats]]
[[Category:Templates that add a tracking category]]
[[Category:Templates that are not mobile friendly]]
[[Category:Templates that generate short descriptions]]
[[Category:Templates using TemplateData]]
[[Category:Wikipedia metatemplates]]
[[Category:आईबीएम कंप्यूटर हार्डवेयर]]
[[Category:निर्देश सेट आर्किटेक्चर]]
[[Category:फ्रीस्केल सेमीकंडक्टर]]
[[Category:माइक्रोप्रोसेसर खोलें]]

Latest revision as of 15:40, 27 October 2023

पावर आईएसए
Designer
Bits32-bit/64-bit (32 → 64)
Introduced2006; 18 years ago (2006)
Version3.1
Designआरआईएससी
Typeरजिस्टर-रजिस्टर
Encodingफिक्स्ड / वेरिएबल
Branching स्थिति कोड
Endiannessबिग/Bi
ExtensionsAltiVec, PowerPC-AS, APU, DSP, CBEA
Openहाँ, और रॉयल्टी मुक्त
Registers
  • 32× 64/32-बिट सामान्य प्रयोजन रजिस्टर
  • 32× 64-बिट फ्लोटिंग-पॉइंट रजिस्टर
  • 64× 128-बिट वेक्टर रजिस्टर
  • 32-बिट कंडीशन कोड रजिस्टर
  • 32-बिट लिंक रजिस्टर
  • 32-बिट काउंट रजिस्टर
+ more
सामान्य पावर आईएसए प्रोसेसर का अधिक उच्च स्तरीय योजनाबद्ध आरेख

पावर आईएसए वर्तमान में आईबीएम के नेतृत्व में ओपन पावर फाउंडेशन द्वारा विकसित कम निर्देश समुच्चय कंप्यूटर (आरआईएससी) निर्देश समुच्चय आर्किटेक्चर (आईएसए) है। यह मूल रूप से आईबीएम और अब निष्क्रिय पावर संगठन उद्योग समूह द्वारा विकसित किया गया था। पावर आईएसए, पावर पीसी आईअसए का विकास है, जो कोर पावर पीसी आईअसए के विलय और एम्बेडेड अनुप्रयोगों के लिए वैकल्पिक किताब E द्वारा बनाया गया है। 2006 में इन दो घटकों के विलय का नेतृत्व पावर संगठन के संस्थापक आईबीएम और फ्रीस्केल सेमीकंडक्टर ने किया था।

आईअसए को कई श्रेणियों में विभाजित किया गया है, जिनका वर्णन निश्चित पुस्तक में किया गया है। प्रोसेसर अपने कार्य के लिए आवश्यकतानुसार इन श्रेणियों का समुच्चय प्रारम्भ करते हैं। कुछ श्रेणियों को प्रारम्भ करने के लिए प्रोसेसर के विभिन्न वर्गों की आवश्यकता होती है, उदाहरण के लिए सर्वर-क्लास प्रोसेसर में श्रेणियां सम्मलित होती हैं: बेस, सर्वर, फ्लोटिंग-पॉइंट, 64-बिट, आदि सभी प्रोसेसर बेस श्रेणी को प्रारम्भ करते हैं।

पावर आईएसए आरआईएससी लोड/स्टोर आर्किटेक्चर है। इसमें प्रोसेसर रजिस्टर के कई समुच्चय हैं:

  • 32 × 32-बिट या 64-बिट सामान्य-उद्देश्य रजिस्टर (जीपीआर) अंकगणितीय तर्क इकाई के लिए हैं।
  • 64 × 128-बिट वेक्टर स्केलर रजिस्टर (वीएसआर) वेक्टर प्रोसेसर और फ्लोटिंग-पॉइंट यूनिट के लिए फ्लोटिंग-पॉइंट ऑपरेशंस हैं।
    • '32 × 64-बिट फ्लोटिंग-पॉइंट रजिस्टर (FPRs) फ्लोटिंग-पॉइंट ऑपरेशंस के लिए VSRs के भाग के रूप में हैंI
    • '32 × 128-बिट वेक्टर रजिस्टर (वीआर) वेक्टर संचालन के लिए वीएसआर के भाग के रूप में हैंI।
  • 8 × 4-बिट स्थिति रजिस्टर फ़ील्ड (CRs) तुलना और नियंत्रण प्रवाह के लिए हैं।
  • 11 विभिन्न आकारों के विशेष रजिस्टर: काउंटर रजिस्टर (सीटीआर), लिंक रजिस्टर (एलआर), टाइम बेस (टीबीयू, टीबीएल), वैकल्पिक समय आधार (एटीबीयू, एटीबीएल), संचायक (एसीसी), स्थिति रजिस्टर (एक्सईआर) , एफपीएससीआर, वीएससीआर, एसपीईएफएससीआर) हैं।

संस्करण 3.0 तक के निर्देशों की लंबाई 32 बिट्स है, वीएलई (वैरिएबल-लेंथ एन्कोडिंग) उप-समुच्चय के अपवाद के साथ, जो निम्न-अंत एम्बेडेड अनुप्रयोगों के लिए उच्च कोड घनत्व प्रदान करता है, और संस्करण 3.1 जो 64-बिट निर्देश बनाने के लिए प्रीफ़िक्सिंग प्रस्तुत करता है I अधिकांश निर्देश त्रिक संबंध हैं, अर्थात दो स्रोत ऑपरेंड और गंतव्य होते हैं। सिंगल और डबल-त्रुटिहीन फ़्लोटिंग-पॉइंट प्रारूप डबल-प्रिसिजन IEEE 754-2008 अनुरूप फ्लोटिंग-पॉइंट ऑपरेशंस समर्थित हैं, जिसमें अतिरिक्त फ्यूज्ड मल्टीप्ल-ऐड (FMA) और दशमलव फ्लोटिंग-पॉइंट निर्देश सम्मलित हैं। निर्देश में 16 तत्वों तक पूर्णांक और फ्लोटिंग-पॉइंट डेटा पर एकल निर्देश, एकाधिक डेटा (SIMD) संचालन के प्रावधान हैं।

पावर आईएसए के निकट संशोधित हार्वर्ड आर्किटेक्चर सीपीयू कैश, जैसेसंशोधित हार्वर्ड वास्तुकला स्प्लिट-कैश (या लगभग-वॉन-न्यूमैन) आर्किटेक्चर के लिए समर्थन है, और एकीकृत कैश के लिए समर्थन है। मेमोरी ऑपरेशंस कठोरता से स्टोर होते हैं, किन्तु आउट-ऑफ-ऑर्डर निष्पादन की अनुमति देते हैं। मोडेड और प्रति-पेज इंडिजनस के लिए भिन्न-भिन्न श्रेणियों के साथ एंडियननेस बिग और लिटिल-एंडियन एड्रेसिंग दोनों के लिए समर्थन भी है, और 32-बिट कंप्यूटिंग और 64-बिट कंप्यूटिंग एड्रेसिंग दोनों के लिए समर्थन है।

ऑपरेशन के विभिन्न विधि में उपयोगकर्ता, पर्यवेक्षक और हाइपरविजर सम्मलित हैं।

श्रेणियां

  • आधार- अधिकांश पुस्तक I और पुस्तक II
  • सर्वर- पुस्तक III-एस
  • एम्बेडेड- पुस्तक III-ई
  • विविध- फ़्लोटिंग पॉइंट, वेक्टर, सिग्नल प्रोसेसिंग, कैश लॉकिंग, दशमलव फ़्लोटिंग पॉइंट, आदि।

किताबें

पावर आईएसए विनिर्देशन को पाँच भागों में विभाजित किया गया है, जिन्हें पुस्तकें कहा जाता है:

  • बुक I- यूजर इंस्ट्रक्शन समुच्चय आर्किटेक्चर एप्लिकेशन प्रोग्रामर के लिए उपलब्ध बेस इंस्ट्रक्शन समुच्चय को कवर करता है। मेमोरी रेफरेंस, फ्लो कंट्रोल, इंटेगर, फ्लोटिंग पॉइंट, न्यूमेरिक एक्सेलेरेशन, एप्लिकेशन-लेवल प्रोग्रामिंग इसमें डिजिटल सिग्नल प्रोसेसर (DSPs) और AltiVec एक्सटेंशन जैसी सहायक प्रसंस्करण इकाइयों से संबंधित अध्याय सम्मलित हैं।
  • बुक II- आभासी पर्यावरण आर्किटेक्चर टाइमिंग, सिंक्रोनाइज़ेशन, कैश मैनेजमेंट, स्टोरेज फीचर्स, बाइट ऑर्डरिंग सहित एप्लिकेशन प्रोग्रामर के लिए उपलब्ध स्टोरेज मॉडल को परिभाषित करता है।
  • पुस्तक III- ऑपरेटिंग पर्यावरण आर्किटेक्चर में अपवाद, व्यवधान, स्मृति प्रबंधन, डिबग सुविधाएं और विशेष नियंत्रण कार्य सम्मलित हैं। इसे दो भागों में बांटा गया है।
    • पुस्तक III-एस - सामान्य उद्देश्य/सर्वर कार्यान्वयन के लिए उपयोग किए जाने वाले पर्यवेक्षक निर्देशों को परिभाषित करता है। यह मुख्य रूप से पूर्व पावरपीसी आईएसए की पुस्तक III की सामग्री है।
    • पुस्तक III-E - एम्बेडेड अनुप्रयोगों के लिए उपयोग किए जाने वाले पर्यवेक्षक निर्देशों को परिभाषित करता है। यह पूर्व पावरपीसी बुक E से लिया गया है।
  • बुक वीएलई- चर लंबाई एन्कोडेड इंस्ट्रक्शन आर्किटेक्चर किताबों I-III से वैकल्पिक निर्देशों और परिभाषाओं को परिभाषित करता है, जो उच्च निर्देश घनत्व और अधिक अल्प-अंत अनुप्रयोगों के लिए अभिप्रेत है। वे 16-बिट निर्देशों और बड़े-एंडियन बाइट ऑर्डरिंग का उपयोग करते हैं।

अनुपालन

पावर आईएसए के संस्करण 3 में नया यह है कि आपको अनुपालन करने के लिए संपूर्ण विनिर्देश प्रारम्भ करने की आवश्यकता नहीं है। निर्देशों और प्रौद्योगिकियों के विस्तारित ने संपूर्ण विनिर्देशन को बलशाली बना दिया है, इसलिए ओपनपावर फाउंडेशन ने स्तरीय अनुपालन को सक्षम करने का निर्णय लिया है।

इन स्तरों में वैकल्पिक और अनिवार्य आवश्यकताएँ सम्मलित हैं, चूँकि भ्रम यह है कि कार्यान्वयन को निचले स्तर पर अनुपालन करने से कोई अवरोध नहीं करता है किन्तु उच्च स्तरों और कस्टम एक्सटेंशन से अतिरिक्त चयनित कार्य होते हैं। चूँकि यह अनुशंसा की जाती है कि डिज़ाइन के घोषित उप-समुच्चय स्तर से परे किसी भी अतिरिक्त कार्यों को अक्षम करने के लिए विकल्प प्रदान किया जाना चाहिए।

बौद्धिक संपदा के उपयोग के संबंध में फाउंडेशन की सुरक्षा का उपयोग करने के लिए डिजाइन को उसके घोषित उप-समुच्चय स्तर पर अनुपालन करना चाहिए, चाहे वह पेटेंट या ट्रेडमार्क हो। यह ओपनपावर ईयूएलए में समझाया गया है।[1]अनुरूप डिजाइन होना चाहिए:[2]

  • बेस आर्किटेक्चर का समर्थन करें।
  • और अल्प से अल्प उप-समुच्चय का समर्थन करेंअल्प
    • एसएफएस- स्केलर फिक्स्ड-पॉइंट उप-समुच्चय 129 निर्देश बेसिक फिक्स्ड पॉइंट और लोड/स्टोर निर्देश, जो वास्तव में बेस आर्किटेक्चर है।
    • एसएफएफएस- स्केलर फिक्स्ड-पॉइंट + फ्लोटिंग-पॉइंट उप-समुच्चय 214 निर्देश है। बेस में फ्लोटिंग-पॉइंट ऑपरेशंस जोड़ा जाता है।
    • एलसीएस- लिनक्स अनुपालन उप-समुच्चय 962 निर्देश है। 64-बिट, वैकल्पिक SIMD/VSX, रैडिक्स MMU, लिट्ल-एंडियन मोड और हाइपरवाइज़र समर्थन जैसी सुविधाओं को जोड़ते हुए, सर्वर ग्रेड लिनक्स के लिए अभिप्रेत है।
    • एसीएस- आईबीएम एआईएक्स अनुपालन उप-समुच्चय 1099 निर्देश है। दशमलव और क्वाड-प्रिसिजन फ्लोटिंग पॉइंट, बिग-एंडियन मोड और सिमेट्रिक मल्टीप्रोसेसिंग जैसी सुविधाओं को जोड़ते हुए ऐक्स (AIX) को चलाने का विचार है।
  • एलसीएस और एसीएस की किसी भी सुविधा को वैकल्पिक के रूप में सम्मलित किया जा सकता है या मैट्रिक्स गणित और पावर प्रबंधन जैसी वैकल्पिक सुविधाओं में से चयन किया जा सकता है।
  • वैकल्पिक सुविधाएँ, यदि चयन की जाती हैं, तो उन्हें पूर्ण रूप से प्रारम्भ किया जाना चाहिए (वैकल्पिक सुविधा के आंशिक कार्यान्वयन की अनुमति नहीं है)।
  • आर्किटेक्चर सैंडबॉक्स में कार्यान्वयन के लिए विशिष्ट कस्टम एक्सटेंशन सम्मलित हो सकते हैं।

यदि विस्तार पर्याप्त सामान्य-उद्देश्यीय है, तो ओपनपावर फाउंडेशन प्रश्न करता है कि कार्यान्वयनकर्ता इसे टिप्पणियों के लिए अनुरोध (RFC) के रूप में ओपनपावर आईएसए कार्यसमूह में एकत्र करें। ध्यान दें कि आरएफसी एकत्र करने के लिए ओपनपावर फाउंडेशन में सम्मलित होना अनिवार्य रूप से आवश्यक नहीं है।[3]

  • अधिक कुछ हार्डवेयर या फ़र्मवेयर में प्रारम्भ किया जा सकता है।

ईएबीआई और लिनक्स अनुपालन विसंगति

ईएबीआई विनिर्देश अनुपालन उप-समुच्चय की घोषणा और निर्माण से पूर्व के होते हैं।

वीएसएक्स (सिम्ड) वैकल्पिक वाले लिनक्स अनुपालन उप-समुच्चय के संबंध में: 2003-4 में, 64-बिट EABI v1.9 ने सिम्ड (SIMD) को वैकल्पिक बनाया है,[4] किन्तु जुलाई 2015 में, आईबीएम पावर 9 प्रणाली के प्रदर्शन को उत्तम बनाने के लिए, सिम्ड (SIMD) को EABI v2.0 में अनिवार्य कर दया गया था।[5]

लिनक्स अनुपालन स्तर में सिम्ड के वैकल्पिक होने किन्तु EABI v2.0 में अनिवार्य होने के मध्य इस विसंगति को अधिक प्रयास के बिना सही नहीं किया जा सकता है: लिनक्स वितरण के लिए पश्चगामी असंगति व्यवहार्य विकल्प नहीं है। वर्तमान में यह नए ओपनपावर कार्यान्वयनकर्ताओं को बड़े स्तर पर 962 निर्देशों को प्रस्तावित करने के लिए मानक लिनक्स वितरण चलाने की इच्छा रखता है। इसके विपरीत, आरआईएससी-वी आरवी 64 जीसी, लिनक्स चलाने के लिए न्यूनतम, केवल 165 की आवश्यकता होती है।[6]

निर्दिष्टीकरण

पावर आईएसए v.2.03

पावर आईएसए v.2.03 के लिए विनिर्देश[7] पावर 5+ में पूर्व पावरपीसी आईअसए v.2.02 और पावरपीसी विशिष्टता के पुस्तक E विस्तार पर आधारित है I[8] [9] पुस्तक I में डिजिटल सिग्नल प्रोसेसर (DSPs) और AltiVec एक्सटेंशन जैसी सहायक प्रसंस्करण इकाइयों के बारे में पाँच नए अध्याय सम्मलित हैं।

अनुरूप कोर

पावर आईएसए v.2.04

जून 2007 में पावर आईएसए v.2.04 के लिए विशिष्टता[10] का अंतिम रूप दिया गया था। यह पावर आईएसए v.2.03 पर आधारित है और इसमें मुख्य रूप से हार्डवेयर-असिस्टेड वर्चुअलाइजेशन, सूत्र फ़ंक्शंस, एलपीएआर और वर्चुअल पेज हैंडलिंग से संबंधित पुस्तक III-S भाग में परिवर्तन सम्मलित हैं।

अनुरूप कोर

पावर आईएसए v.2.05

दिसंबर 2007 में पावर आईएसए v.2.05 के लिए विशिष्टता[11] प्रस्तावित किया गया था। यह पावर आईएसए v.2.04 पर आधारित है और इसमें मुख्य रूप से पुस्तक I और पुस्तक III-S में परिवर्तन सम्मलित हैं, जिसमें दशमलव अंकगणित (श्रेणी: दशमलव फ़्लोटिंग-प्वाइंट इन बुक I) और सर्वर हाइपरवाइज़र सुधार जैसे महत्वपूर्ण संवर्द्धन सम्मलित हैं। .

अनुरूप कोर

  • सभी कोर जो पावर आईएसए के पिछले संस्करणों का अनुपालन करते हैं
  • पावर 6
  • पावरपीसी 400 पावरपीसी 470

पावर आईएसए v.2.06

पावर आईएसए v.2.06 के लिए विशिष्टता[12] फरवरी 2009 में प्रस्तावित किया गया था, और जुलाई 2010 में संशोधित किया गया था।[13]यह पावर आईएसए v.2.05 पर आधारित है और इसमें पावर 7 प्रोसेसर और पावर पीसी e500mc कोर के एक्सटेंशन सम्मलित हैं। एक महत्वपूर्ण नई सुविधा वेक्टर-स्केलर फ़्लोटिंग-पॉइंट निर्देश (वेक्टर स्केलर एक्सटेंशन)) है।[14] पुस्तक III-E में सिंगल और मल्टी कोर कार्यान्वयन पर हाइपरविजर और वर्चुअलाइजेशन के संबंध में एम्बेडेड विनिर्देशन के लिए महत्वपूर्ण वृद्धि भी सम्मलित है।

नवंबर 2010 में विशिष्टता को पावर आईएसए v.2.06 संशोधन B कल्पना में संशोधित किया गया, जिससे वर्चुअलाइजेशन सुविधाओं में वृद्धि हुई।[13][15]

अनुरूप कोर

  • सभी कोर जो पावर आईएसए के पिछले संस्करणों का अनुपालन करते हैं।
  • पावर 7
  • आईबीएम A2I
  • ई500-एमसी
  • पावरपीसी ई5500

पावर आईएसए v.2.07

मई 2013 में पावर आईएसए v.2.07 के लिए विशिष्टता[16] प्रस्तावित किया गया था। यह पावर आईएसए v.2.06 पर आधारित है और इसमें तार्किक विभाजन (वर्चुअल कंप्यूटिंग प्लेटफॉर्म), लेन-देन स्मृति, विस्तारित प्रदर्शन निरीक्षण, ​​​​नई भंडारण नियंत्रण सुविधाओं, वीएमएक्स और वीएसएक्स वेक्टर सुविधाओं (वीएसएक्स) में वृद्धि सम्मलित है। उन्नत एन्क्रिप्शन मानक के साथ[16]: 257 [17] और गाल्वा काउंटर मोड (GCM), SHA-224, SHA-256,[16]: 258  SHA-384 और SHA-512[16]: 258  (SHA-2) क्रिप्टोग्राफ़िक एक्सटेंशन और चक्रीय अतिरेक अन्वेषण (CRC) कलन विधि[18]है। विशिष्टता को अप्रैल 2015 में पावर आईएसए v.2.07 B कल्पना में संशोधित किया गया था।[19]

अनुरूप कोर

  • सभी कोर जो पावर आईएसए के पिछले संस्करणों का अनुपालन करते हैं।
  • पावर 8
  • पावरपीसी ई6500 कोर
  • आईबीएम A2O

पावर आईएसए v.3.0

नवंबर 2015 में पावर आईएसए v.3.0 के लिए विनिर्देश[20][21] प्रस्तावित किया गया था। यह ओपन पावर फाउंडेशन की स्थापना के पश्चात बाहर आने वाला प्रथम है और इसमें वर्कलोड के व्यापक स्पेक्ट्रम के लिए संवर्द्धन सम्मलित है सर्वर और एम्बेडेड श्रेणियों को पीछे की ओर संगतता बनाए रखते हुए विस्थापित करता है और वीएसएक्स-3 निर्देशों के लिए समर्थन को जोड़ता है। नए कार्यों में 128-बिट क्वाड-प्रिसिजन फ्लोटिंग-पॉइंट ऑपरेशंस, रैंडम संख्या जनरेटर, हार्डवेयर-असिस्टेड गार्बेज संग्रह (कंप्यूटर विज्ञान) और हार्डवेयर-एनफोर्स्ड ट्रस्टेड कंप्यूटिंग सम्मलित होते हैं।

मार्च 2017 में विनिर्देश को पावर आईएसए v.3.0 B युक्ति में संशोधित किया गया था,[22] और मई 2020 में फिर से v3.0C में संशोधित किया गया था।[23]

v3.0B और v3.0C के मध्य मुख्य अंतर यह है कि v3.1 में सूचीबद्ध अनुपालन स्तर भी v3.0C में जोड़े गए थे।

अनुरूप कोर

पावर आईएसए v.3.1

मई 2020 में पावर आईएसए v.3.1 के लिए विनिर्देश[25]प्रस्तावित किया गया था। मुख्य रूप से पावर10 में प्रस्तुत किए गए नए कार्यों के लिए समर्थन दे रहा है, किन्तु इसमें पावर आईएसए विनिर्देशन की वैकल्पिकता की धारणा भी सम्मलित है। अब निर्देश चार बाइट शब्द निर्देशों की तुलना में आठ बाइट लंबे, उपसर्ग निर्देश हो सकते हैं। सिम्ड (SIMD) और वीएसएक्स निर्देशों में अधिक नए कार्य भी जोड़े गए हैं।

नए 64-बिट प्रीफ़िक्स्ड निर्देशों का प्रमुख लाभ शाखाओं में 34-बिट का विस्तार करना है।

अनुरूप कोर

  • सभी कोर जो पावर आईएसए के पिछले संस्करणों का अनुपालन करते हैं।
  • पावर10[26]

यह भी देखें

संदर्भ

  1. ↑ Final draft of Power ISA EULA
  2. ↑ The Open Power ISA: Architecture Compliancy and Future Foundations
  3. ↑ Section 2.2 of OPF Power ISA EULA
  4. ↑ ELF PP64 ABI
  5. ↑ OpenPOWER EABI v2
  6. ↑ Page 18 RISC-V "green card"
  7. ↑ "Power ISA v.2.03". Power.org. 2006-09-29. Archived from the original on 2012-11-24. Retrieved 2010-10-20.
  8. ↑ "PowerPC Book E v.1.0" (PDF). IBM. 2002-05-07. Retrieved 2007-03-16.
  9. ↑ "PowerPC Architecture Book, Version 2.02". IBM. 2005-02-24. Archived from the original on 2007-10-18. Retrieved 2007-03-16.
  10. ↑ "Power ISA Version 2.04" (PDF). Power.org. 2007-06-12. Archived from the original (PDF) on 2007-09-27. Retrieved 2007-06-14.
  11. ↑ "Power ISA Version 2.05". Power.org. 2007-10-23. Archived from the original on 2012-11-24. Retrieved 2007-12-18.
  12. ↑ "Power.org Debuts Specification Advances and New Services At Power Architecture Developer Conference" (Press release). Power.org. 2007-09-24. Archived from the original on 2007-10-12. Retrieved 2007-09-24.
  13. ↑ 13.0 13.1 "Power ISA Version 2.06 Revision B". Power.org. 2010-07-23. Archived from the original on 2012-11-24. Retrieved 2011-02-12.
  14. ↑ "Workload acceleration with the IBM POWER vector-scalar architecture". IBM. 2016-03-01. Retrieved 2017-05-02.
  15. ↑ "Power ISA 2.06 Rev. B enables full hardware virtualization for embedded space". EETimes. 2010-11-03. Retrieved 2011-06-08.
  16. ↑ 16.0 16.1 16.2 16.3 "Power ISA Version 2.07" (PDF). Power.org. 2013-05-15. Retrieved 2015-05-23.
  17. ↑ Barbosa, Leonidas (2014-09-21). "POWER8 in-core cryptography". IBM.
  18. ↑ Performance Optimization and Tuning Techniques for IBM Power Systems Processors Including IBM POWER8. IBM. August 2015. p. 48. ISBN 9780738440927.
  19. ↑ "Power ISA Version 2.07 B". Power.org. 2015-04-09. Retrieved 2017-01-06.
  20. ↑ Announcing a New Era of Openness with Power 3.0
  21. ↑ "Power ISA Version 3.0". openpowerfoundation.org. 2016-11-30. Retrieved 2017-01-06.
  22. ↑ "Power ISA Version 3.0 B". Power.org. 2017-03-27. Retrieved 2019-08-11.
  23. ↑ list of Power ISA specifications
  24. ↑ [PATCH, COMMITTED] Add full Power ISA 3.0 / POWER9 binutils support
  25. ↑ "Power ISA Version 3.1". openpowerfoundation.org. 2020-05-01. Retrieved 2020-05-23.
  26. ↑ Seo, Carlos Eduardo (2020-05-12). "We released the Instruction Set Architecture for POWER10. Power ISA v3.1 is available at the IBM Portal for OpenPOWER". twitter.com. Retrieved 2020-05-23.
Retrieved from ‘https://www.vigyanwiki.in/index.php?title=पावर_आईएसए&oldid=271232’