प्रोग्रामेबल मेटालाइज़ेशन सेल: Difference between revisions

From Vigyanwiki
No edit summary
No edit summary
 
(9 intermediate revisions by 6 users not shown)
Line 1: Line 1:
{{short description|Non-volatile memory technology}}
{{short description|Non-volatile memory technology}}
{{Memory types}}
{{Memory types}}
प्रोग्[[ टक्कर मारना ]]ेबल मेटालाइज़ेशन सेल, या पीएमसी, गैर-वाष्पशील मेमोरी है | [[ एरिजोना राज्य विश्वविद्यालय |एरिजोना राज्य विश्वविद्यालय]] में विकसित गैर-वाष्पशील [[ स्मृति |स्मृति]] । पीएमसी, व्यापक रूप से उपयोग की जाने वाली [[फ्लैश मेमोरी]] को बदलने के लिए विकसित विधियों है, जो लंबे जीवनकाल, कम शक्ति और उत्तम मेमोरी घनत्व का संयोजन प्रदान करती है। [[Infineon Technologies]], जिसने 2004 में प्रौद्योगिकी को लाइसेंस दिया था, इसे प्रवाहकीय-ब्रिजिंग RAM, या CBRAM के रूप में संदर्भित करती है। सीबीआरएएम 2011 में [[ वर्तमान प्रौद्योगिकियां |वर्तमान प्रौद्योगिकियां]] का पंजीकृत ट्रेडमार्क बन गया।<ref>{{Cite web|url=http://www.adestotech.com/trademarks-legal-terms/|title=Adesto Technologies Trademarks}}</ref> [[एनईसी]] का नैनोब्रिज नामक संस्करण है और [[सोनी]] उनके संस्करण को इलेक्ट्रोलाइटिक मेमोरी कहता है।
'''प्रोग्रामेबल मेटालाइज़ेशन सेल''', या पीएमसी, गैर-वाष्पशील मेमोरी है। [[ एरिजोना राज्य विश्वविद्यालय |एरिजोना राज्य विश्वविद्यालय]] में विकसित गैर-वाष्पशील [[ स्मृति |मेमोरी]] है। पीएमसी, व्यापक रूप से उपयोग की जाने वाली [[फ्लैश मेमोरी]] को परिवर्तित करने के लिए विकसित विधियाँ है, जो लंबे जीवनकाल तक, कम शक्ति और उत्तम मेमोरी घनत्व का संयोजन प्रदान करती है। यह [[Infineon Technologies|इन्फिनियोन टेक्नोलॉजीज]], जिसने 2004 में प्रौद्योगिकी को लाइसेंस प्रदान किया था, जिस कारण इसे प्रवाहकीय-ब्रिजिंग आरएएम, या सीबीआरएएम के रूप में संदर्भित करती है। सीबीआरएएम 2011 में [[ वर्तमान प्रौद्योगिकियां |वर्तमान प्रौद्योगिकियां]] का पंजीकृत ट्रेडमार्क बन गया था।<ref>{{Cite web|url=http://www.adestotech.com/trademarks-legal-terms/|title=Adesto Technologies Trademarks}}</ref> [[एनईसी]] का नैनोब्रिज नामक संस्करण है और [[सोनी]] उनके संस्करण को इलेक्ट्रोलाइटिक मेमोरी कहलाता है।  


== विवरण ==
== विवरण ==


पीएमसी एरिजोना स्टेट यूनिवर्सिटी में विकसित दो टर्मिनल [[आरआरएएम]] विधियों है। पीएमसी विद्युत रासायनिक धातुकरण स्मृति है जो प्रवाहकीय फिलामेंट बनाने और भंग करने के लिए [[ रिडॉक्स |रिडॉक्स]] प्रतिक्रियाओं पर निर्भर करती है।<ref name=valov2011>{{cite journal|last1=Valov|first1=Ilia|last2=Waser|first2=Rainer|last3=Jameson|first3=John|last4=Kozicki|first4=Michael|title=विद्युत रासायनिक धातुकरण यादें-बुनियादी बातों, अनुप्रयोगों, संभावनाओं|journal=Nanotechnology|date=June 2011|volume=22|issue=25|page=254003|doi=10.1088/0957-4484/22/25/254003|pmid=21572191|bibcode=2011Nanot..22y4003V|s2cid=250920840 }}</ref> डिवाइस की स्थिति दो टर्मिनलों में प्रतिरोध द्वारा निर्धारित की जाती है। टर्मिनलों के बीच फिलामेंट का अस्तित्व कम प्रतिरोध अवस्था (LRS) उत्पन्न करता है जबकि फिलामेंट की अनुपस्थिति के परिणामस्वरूप उच्च प्रतिरोध अवस्था (HRS) होती है। पीएमसी उपकरण दो ठोस धातु इलेक्ट्रोड से बना होता है, अपेक्षाकृत निष्क्रिय (जैसे, [[टंगस्टन]] या [[निकल]]) अन्य विद्युत रासायनिक रूप से सक्रिय (जैसे, चांदी या तांबा), उनके बीच [[ठोस इलेक्ट्रोलाइट]] की [[पतली फिल्म]] होती है।<ref>{{Cite journal |title= ठोस इलेक्ट्रोलाइट्स पर आधारित गैर-वाष्पशील मेमोरी|authors= Michael N. Kozicki, Chakravarthy Gopalan, Murali Balakrishnan, Mira Park, and Maria Mitkova |date= August 20, 2004 |journal= Non-Volatile Memory Technology Symposium |pages= 10–17 |publisher= IEEE |url= http://www.axontc.com/images/Nov04NVMTSpaper.pdf |access-date= April 13, 2017 |doi= 10.1109/NVMT.2004.1380792 |isbn= 0-7803-8726-0 |s2cid= 2884270 }}</ref>
यह पीएमसी एरिजोना राज्य विश्वविद्यालय में विकसित दो टर्मिनल प्रतिरोधक [[आरआरएएम|आरएएम]] विधि है। पीएमसी विद्युत रासायनिक धातुकरण मेमोरी है जो प्रवाहकीय फिलामेंट बनाने और अस्पष्ट करने के लिए [[ रिडॉक्स |ऑक्सीकरण]] प्रतिक्रियाओं पर निर्भर करती है।<ref name=valov2011>{{cite journal|last1=Valov|first1=Ilia|last2=Waser|first2=Rainer|last3=Jameson|first3=John|last4=Kozicki|first4=Michael|title=विद्युत रासायनिक धातुकरण यादें-बुनियादी बातों, अनुप्रयोगों, संभावनाओं|journal=Nanotechnology|date=June 2011|volume=22|issue=25|page=254003|doi=10.1088/0957-4484/22/25/254003|pmid=21572191|bibcode=2011Nanot..22y4003V|s2cid=250920840 }}</ref> उपकरण की स्थिति को दो टर्मिनलों में प्रतिरोध द्वारा निर्धारित की जाती है। जो की टर्मिनलों के मध्य फिलामेंट का अस्तित्व कम कर देता है किन्तु प्रतिरोध कीअवस्था (एलआरएस) उत्पन्न करता है जबकि फिलामेंट की अनुपस्थिति के परिणामस्वरूप उच्च प्रतिरोध की अवस्था (एचआरएस) होती है। इस प्रकार के पीएमसी उपकरण दो ठोस धातु इलेक्ट्रोड से बने होते है, अपेक्षाकृत निष्क्रिय (जैसे, [[टंगस्टन]] या [[निकल]]) अन्य विद्युत रासायनिक रूप से सक्रिय (जैसे, चांदी या तांबा), उनके मध्य [[ठोस इलेक्ट्रोलाइट]] की [[पतली फिल्म]] होती है।<ref>{{Cite journal |title= ठोस इलेक्ट्रोलाइट्स पर आधारित गैर-वाष्पशील मेमोरी|authors= Michael N. Kozicki, Chakravarthy Gopalan, Murali Balakrishnan, Mira Park, and Maria Mitkova |date= August 20, 2004 |journal= Non-Volatile Memory Technology Symposium |pages= 10–17 |publisher= IEEE |url= http://www.axontc.com/images/Nov04NVMTSpaper.pdf |access-date= April 13, 2017 |doi= 10.1109/NVMT.2004.1380792 |isbn= 0-7803-8726-0 |s2cid= 2884270 }}</ref>
== उपकरण ऑपरेशन ==


 
इस प्रकार पीएमसी की प्रतिरोध की स्थिति को सेल के दो टर्मिनलों के मध्य धातु प्रवाहकीय फिलामेंट के गठन (प्रोग्रामिंग) या विघटन (मिटा) के द्वारा नियंत्रित किया जा सकता है। गठित रेशा संरचना की तरह [[प्रसार-सीमित एकत्रीकरण]] है।
== डिवाइस ऑपरेशन ==
 
पीएमसी की प्रतिरोध स्थिति को सेल के दो टर्मिनलों के बीच धातु प्रवाहकीय फिलामेंट के गठन (प्रोग्रामिंग) या विघटन (मिटा) द्वारा नियंत्रित किया जाता है। गठित रेशा संरचना की तरह [[प्रसार-सीमित एकत्रीकरण]] है।


=== रेशा निर्माण ===
=== रेशा निर्माण ===


PMC कम प्रतिरोध अवस्था (LRS) में संक्रमण के लिए धात्विक प्रवाहकीय फिलामेंट के निर्माण पर निर्भर करता है। [[एनोड]] संपर्क (सक्रिय धातु) के लिए सकारात्मक [[वोल्टेज]] पूर्वाग्रह (वी) लागू करके फिलामेंट बनाया जाता है जबकि ग्राउंड (बिजली) [[कैथोड]] संपर्क (अक्रिय धातु)। सकारात्मक पूर्वाग्रह सक्रिय धातु (एम) को रेडॉक्स करता है:
यह पीएमसी कम प्रतिरोध अवस्था (एलआरएस) में संक्रमण के लिए धात्विक प्रवाहकीय फिलामेंट के निर्माण पर निर्भर करता है। जो की [[एनोड]] संपर्क मे आने पर (सक्रिय धातु) के लिए सकारात्मक [[वोल्टेज]] पूर्वाग्रह (वी) प्रुक्त करके फिलामेंट बनाया जाता है जबकि ग्राउंड (बिजली) [[कैथोड]] संपर्क मे आने पर (अक्रिय धातु)। सकारात्मक पूर्वाग्रह सक्रिय धातु (एम) को ऑक्सीकरण करता है:


: एम → एम<sup>+</sup> + इलेक्ट्रॉन|ई<sup>-</सुप>
: M → M<sup>+</sup> + e<sup>−</sup>


लागू पूर्वाग्रह दो धातु संपर्कों के बीच [[विद्युत क्षेत्र]] उत्पन्न करता है। आयनित (ऑक्सीकृत) धातु आयन विद्युत क्षेत्र के साथ कैथोड संपर्क की ओर पलायन करते हैं। कैथोड संपर्क पर, धातु आयन रेडॉक्स होते हैं:
प्रुक्त पूर्वाग्रह दो धातु संपर्कों के मध्य [[विद्युत क्षेत्र]] उत्पन्न करता है। आयनित (ऑक्सीकृत) धातु आयन विद्युत क्षेत्र के साथ कैथोड संपर्क की ओर पलायन करते हैं। कैथोड संपर्क पर,धातु आयन ऑक्सीकरण होते हैं:


:एम<sup>+</sup> + इलेक्ट्रॉन|ई<sup>−</sup> → एम
:M<sup>+</sup> + e<sup>−</sup> → M


कैथोड पर सक्रिय धातु जमा होने के कारण, एनोड और जमा के बीच विद्युत क्षेत्र बढ़ता है। बढ़ते फिलामेंट और एनोड के बीच स्थानीय विद्युत क्षेत्र (ई) का विकास सरल रूप से निम्नलिखित से संबंधित हो सकता है:
कैथोड पर सक्रिय धातु जमा होने के कारण, एनोड और जमौओ के मध्य विद्युत क्षेत्र बढ़ता है। और बढ़ते हुए फिलामेंट और एनोड के मध्य स्थानीय विद्युत क्षेत्र (ई) का विकास सरल रूप से निम्नलिखित से संबंधित हो सकता है:


:<math> E = -\frac{V}{d}</math>
:<math> E = -\frac{V}{d}</math>
जहां डी एनोड और बढ़ते फिलामेंट के शीर्ष के बीच की दूरी है। फिलामेंट कुछ नैनोसेकंड के भीतर एनोड से जुड़ने के लिए बढ़ेगा।<ref name=IEEE/> वोल्टेज को हटाए जाने तक, प्रवाहकीय फिलामेंट को चौड़ा करने और समय के साथ कनेक्शन के प्रतिरोध को कम करने तक धातु के आयनों को फिलामेंट में कम करना जारी रहेगा। एक बार वोल्टेज हटा दिए जाने के बाद, प्रवाहकीय फिलामेंट डिवाइस को एलआरएस में छोड़कर बना रहेगा।
जहां पर डी एनोड और बढ़ते हुए फिलामेंट के शीर्ष के मध्य की दूरी है। जो की फिलामेंट को कुछ नैनोसेकंड के अंदर एनोड से जुड़ने के लिए बढ़ेगा।<ref name=IEEE/> वोल्टेज को हटाए जाने तक, प्रवाहकीय फिलामेंट को चौड़ा करने और समय के साथ कनेक्शन के प्रतिरोध को कम करने तक धातु के आयनों को फिलामेंट में कम करना जारी रहेगा। एक बार वोल्टेज हटा दिए जाने के बाद, प्रवाहकीय फिलामेंट उपकरण को एलआरएस में छोड़कर बना रहेगा।


प्रवाहकीय रेशा निरंतर नहीं हो सकता है, किन्तु इलेक्ट्रोडेपोसिट द्वीपों या नैनोक्रिस्टल की श्रृंखला है।<ref>{{Cite journal |title= जमा सिलिकॉन ऑक्साइड में कॉपर पर आधारित एक कम शक्ति वाला गैर-वाष्पशील मेमोरी तत्व|journal= Non-Volatile Memory Technology Symposium |date= November 2006 |pages= 111–115 |author1=Muralikrishnan Balakrishnan |author2=Sarath Chandran Puthen Thermadam |author3=Maria Mitkova |author4=Michael N. Kozicki |publisher= IEEE |doi= 10.1109/NVMT.2006.378887 |isbn= 0-7803-9738-X |s2cid= 27573769 }}</ref> यह कम प्रोग्रामिंग धाराओं (1 माइक्रो-|μ[[ampere]] से कम) पर प्रबल होने की संभावना है, जबकि उच्च प्रोग्रामिंग करंट अधिकतर धातु कंडक्टर को जन्म देगा।
प्रवाहकीय रेशा निरंतर नहीं हो सकता है, किन्तु इलेक्ट्रोडेपोसिट द्वीपों या नैनोक्रिस्टल की श्रृंखला होती है।<ref>{{Cite journal |title= जमा सिलिकॉन ऑक्साइड में कॉपर पर आधारित एक कम शक्ति वाला गैर-वाष्पशील मेमोरी तत्व|journal= Non-Volatile Memory Technology Symposium |date= November 2006 |pages= 111–115 |author1=Muralikrishnan Balakrishnan |author2=Sarath Chandran Puthen Thermadam |author3=Maria Mitkova |author4=Michael N. Kozicki |publisher= IEEE |doi= 10.1109/NVMT.2006.378887 |isbn= 0-7803-9738-X |s2cid= 27573769 }}</ref> यह कम प्रोग्रामिंग धाराओं (1 माइक्रो [[ampere|एम्पीयर]] से कम) पर प्रबल होने की संभावना है, जबकि उच्च प्रोग्रामिंग करंट अधिकतर धातु चालक को उत्पन कर देता है।


=== फिलामेंट विघटन ===
=== फिलामेंट विघटन ===


एनोड पर नकारात्मक वोल्टेज पूर्वाग्रह लागू करके पीएमसी को उच्च प्रतिरोध स्थिति (एचआरएस) में मिटाया जा सकता है। प्रवाहकीय फिलामेंट बनाने के लिए उपयोग की जाने वाली रेडॉक्स प्रक्रिया को उलट दिया जाता है और एनोड संपर्क को कम करने के लिए धातु के आयन उलटे विद्युत क्षेत्र के साथ पलायन करते हैं। फिलामेंट को हटाने के साथ, पीएमसी समानांतर प्लेट [[ संधारित्र |संधारित्र]] के अनुरूप है जिसमें कई [[मेगा]]-ओम|Ω से ​​[[ उच्च- ]]ओम|Ω संपर्कों के बीच उच्च प्रतिरोध होता है।
एनोड पर नकारात्मक वोल्टेज पूर्वाग्रह प्रुक्त करके पीएमसी को उच्च प्रतिरोध स्थिति (एचआरएस) में मिटाया जा सकता है। किन्तु प्रवाहकीय फिलामेंट बनाने के लिए उपयोग की जाने वाली ऑक्सीकरण प्रक्रिया को उलट कर दिया जाता है और एनोड के संपर्क को कम करने के लिए धातु के आयन और उलटे विद्युत क्षेत्र के साथ पलायन करते हैं। तो फिलामेंट को हटाने के साथ, पीएमसी समानांतर प्लेट [[ संधारित्र |संधारित्र]] के अनुरूप है जिसमें कई [[मेगा]]-ओमΩ से ​​[[ उच्च- |उच्च-]] ओमΩ संपर्कों के मध्य उच्च प्रतिरोध होता है।


=== डिवाइस रीड ===
=== उपकरण रीड ===


व्यक्तिगत पीएमसी को सेल में छोटा वोल्टेज लगाकर पढ़ा जा सकता है। जब तक लागू रीड वोल्टेज प्रोग्रामिंग और मिटाने वाले वोल्टेज थ्रेसहोल्ड दोनों से कम है, पूर्वाग्रह की दिशा महत्वपूर्ण नहीं है।
व्यक्तिगत पीएमसी को सेल में छोटा वोल्टेज लगाकर पढ़ा जा सकता है। किन्तु जब तक प्रुक्त रीड वोल्टेज प्रोग्रामिंग और मिटाने वाले वोल्टेज थ्रेसहोल्ड दोनों से कम है, जब तक पूर्वाग्रह की दिशा महत्वपूर्ण नहीं है।


== प्रौद्योगिकी तुलना ==
== प्रौद्योगिकी तुलना ==
Line 41: Line 39:
=== सीबीआरएएम बनाम धातु-ऑक्साइड रेराम ===
=== सीबीआरएएम बनाम धातु-ऑक्साइड रेराम ===


सीबीआरएएम धातु-ऑक्साइड रेराम से अलग है क्योंकि सीबीआरएएम धातु आयन दो इलेक्ट्रोड के बीच की सामग्री में आसानी से घुल जाते हैं, जबकि धातु-ऑक्साइड के लिए, इलेक्ट्रोड के बीच की सामग्री को उच्च विद्युत क्षेत्र की आवश्यकता होती है, जिससे स्थानीय क्षति के समान [[ढांकता हुआ टूटना]] होता है, जिससे एक निशान उत्पन्न होता है। संचालन दोष (कभी-कभी रेशा कहा जाता है)। इसलिए सीबीआरएएम के लिए, इलेक्ट्रोड को भंग करने वाले आयन प्रदान करना चाहिए, जबकि धातु-ऑक्साइड आरआरएएम के लिए, स्थानीय क्षति उत्पन्न करने के लिए एक बार गठन चरण की आवश्यकता होती है।
सीबीआरएएम धातु-ऑक्साइड रेराम से अलग है क्योंकि सीबीआरएएम धातु आयन दो इलेक्ट्रोड के मध्य की सामग्री में आसानी से घुल जाते हैं, जबकि धातु-ऑक्साइड के लिए, इलेक्ट्रोड के मध्य की सामग्री को उच्च विद्युत क्षेत्र की आवश्यकता होती है, जिससे स्थानीय क्षति के समान [[ढांकता हुआ टूटना]] होता है, जिससे एक निशान उत्पन्न होता है। संचालन दोष (कभी-कभी रेशा कहा जाता है)। इसलिए सीबीआरएएम के लिए, इलेक्ट्रोड को भंग करने वाले आयन प्रदान करना चाहिए, जबकि धातु-ऑक्साइड आरआरएएम के लिए, स्थानीय क्षति उत्पन्न करने के लिए एक बार गठन चरण की आवश्यकता होती है।


=== सीबीआरएएम बनाम नंद फ्लैश ===
=== सीबीआरएएम बनाम नंद फ्लैश ===
[[ ठोस अवस्था (इलेक्ट्रॉनिक्स) | ठोस अवस्था (इलेक्ट्रॉनिक्स)]] का प्राथमिक रूप | उपयोग में सॉलिड-स्टेट गैर-वाष्पशील मेमोरी फ्लैश मेमोरी है, जो पूर्व में [[हार्ड ड्राइव]] द्वारा भरी गई अधिकांश भूमिकाओं में उपयोग की जा रही है। चूँकि, फ्लैश में समस्याएँ हैं, जिसके कारण इसे बदलने के लिए उत्पादों को प्रस्तुत करने के कई प्रयास हुए।
यह [[ ठोस अवस्था (इलेक्ट्रॉनिक्स) |ठोस अवस्था (इलेक्ट्रॉनिक्स)]] का प्राथमिक रूप है। जो की उपयोग में सॉलिड-स्टेट गैर-वाष्पशील फ्लैश मेमोरी है, जो पूर्व में [[हार्ड ड्राइव]] द्वारा भरी गई अधिकांश भूमिकाओं में उपयोग की जा रही है। चूँकि, फ्लैश में समस्याएँ हैं, जिसके कारण इसे परिवर्तित करने के लिए उत्पादों को प्रस्तुत करने के कई प्रयास किये गये है।
 
यह फ्लैश [[फ्लोटिंग गेट]] अवधारणा पर आधारित है, जो अनिवार्य रूप से संशोधित ट्रांजिस्टरहै। इस प्रकार फ्लैश ट्रांजिस्टर के तीन कनेक्शन होते हैं, स्रोत, नाली और गेट। गेट ट्रांजिस्टर का आवश्यक घटक है, जो स्रोत और नाली के मध्य प्रतिरोध को नियंत्रित करता है, और इस तरह स्विच के रूप में कार्य करता है। [[फ्लोटिंग गेट ट्रांजिस्टर]] में, गेट एक परत से जुड़ा होता है जो इलेक्ट्रॉनों को बाद्य कर लेता है, जिसे विस्तारित अवधि के लिए चालू (या बंद) छोड़ दिया जाता है। एमिटर-कलेक्टर परिपथ के माध्यम से बड़े करंट को पास करके फ्लोटिंग गेट को फिर से लिखा जा सकता है।


फ्लैश [[फ्लोटिंग गेट]] अवधारणा पर आधारित है, अनिवार्य रूप से संशोधित ट्रांजिस्टर। पारंपरिक फ्लैश ट्रांजिस्टर के तीन कनेक्शन होते हैं, स्रोत, नाली और गेट। गेट ट्रांजिस्टर का आवश्यक घटक है, स्रोत और नाली के बीच प्रतिरोध को नियंत्रित करता है, और इस तरह स्विच के रूप में कार्य करता है। [[फ्लोटिंग गेट ट्रांजिस्टर]] में, गेट एक परत से जुड़ा होता है जो इलेक्ट्रॉनों को फँसाता है, इसे विस्तारित अवधि के लिए चालू (या बंद) छोड़ देता है। एमिटर-कलेक्टर सर्किट के माध्यम से बड़े करंट को पास करके फ्लोटिंग गेट को फिर से लिखा जा सकता है।
यह इतना बड़ा करंट है जो फ्लैश की प्राथमिक कमी है, और कई कारणों से करंट का प्रत्येक अनुप्रयोग सेल को भौतिक रूप से नीचा दिखाता है,जैसे कि सेल अंततः अनुपयोगी हो जाएगा। 10<sup>5</sup> से 10<sup>6</sup> के क्रम में लिखने के चक्र सामान्य रूप से फ्लैश अनुप्रयोगों को भूमिकाओं तक सीमित करते हैं जहां निरंतर लेखन सामान्य नहीं है। वर्तमान मे [[चार्ज पंप]] के रूप में जानी जाने वाली ज्ञात प्रणाली का उपयोग करके करंट को उत्पन्न करने के लिए बाहरी परिपथ की भी आवश्यकता होती है। पंप को अधिक लंबी चार्जिंग प्रक्रिया की आवश्यकता होती है जिससे पढ़ने की तुलना में लेखन बहुत धीमा हो; पंप को भी बहुत अधिक शक्ति की आवश्यकता होती है। फ्लैश इस प्रकार एक विषम प्रणाली है, परंपरागत [[रैंडम एक्सेस मेमोरी]] या हार्ड ड्राइव की तुलना मे बहुत अधिक है


यह इतना बड़ा करंट है जो फ्लैश की प्राथमिक खामी है, और कई कारणों से। के लिए, वर्तमान का प्रत्येक अनुप्रयोग भौतिक रूप से सेल को नीचा दिखाता है, जैसे कि सेल अंततः अलेखनीय होगा। 10 के क्रम में चक्र लिखिए<sup>5</sup> से 10<sup>6</sup> विशिष्ट हैं, फ्लैश एप्लिकेशन को उन भूमिकाओं तक सीमित करते हैं जहां निरंतर लेखन सामान्य नहीं है। [[चार्ज पंप]] के रूप में जानी जाने वाली प्रणाली का उपयोग करके करंट को उत्पन्न करने के लिए बाहरी सर्किट की भी आवश्यकता होती है। पंप को अधिक लंबी चार्जिंग प्रक्रिया की आवश्यकता होती है जिससे पढ़ने की तुलना में लेखन बहुत धीमा हो; पंप को भी बहुत अधिक शक्ति की आवश्यकता होती है। फ्लैश इस प्रकार एक विषम प्रणाली है, परंपरागत [[रैंडम एक्सेस मेमोरी]] या हार्ड ड्राइव से कहीं ज्यादा।
फ्लैश के साथ और समस्या यह भीं है कि फ्लोटिंग गेट में रिसाव होता है जो धीरे-धीरे चार्ज को रिलीज करता है। यह शक्तिशाली आसपास के इंसुलेटर के उपयोग के माध्यम से गिना जाता है, किन्तु इन्हें उपयोगी होने के लिए निश्चित भौतिक आकार की आवश्यकता होती है और इसके लिए विशिष्ट [[एकीकृत सर्किट लेआउट|एकीकृत परिपथ लेआउट]] की भी आवश्यकता होती है, जो कि अधिक विशिष्ट [[सीएमओएस]] लेआउट से अलग है, जिसके लिए कई नई निर्माण विधियों की आवश्यकता होती है। प्रस्तुत किया। जैसे-जैसे फ्लैश आकार में तेजी से नीचे की ओर बढ़ता है, जिस के कारण चार्ज लीकेज की समस्या तेजी से बड जाती है, जिसके कारण इसके निधन का अनुमान किया जाता है। चूँकि,बड़े पैमाने पर बाजार निवेश ने मूर के नियम से अधिक दरों पर फ्लैश का विकास किया, और 30 एनएम प्रक्रियाओं का उपयोग करने वाले [[अर्धचालक निर्माण संयंत्र]] को 2007 के अंत में ऑनलाइन लाया गया था।


फ्लैश के साथ और समस्या यह है कि फ्लोटिंग गेट में रिसाव होता है जो धीरे-धीरे चार्ज को रिलीज करता है। यह शक्तिशाली आसपास के इंसुलेटर के उपयोग के माध्यम से गिना जाता है, किन्तु इन्हें उपयोगी होने के लिए निश्चित भौतिक आकार की आवश्यकता होती है और इसके लिए विशिष्ट [[एकीकृत सर्किट लेआउट]] की भी आवश्यकता होती है, जो कि अधिक विशिष्ट [[सीएमओएस]] लेआउट से अलग है, जिसके लिए कई नई निर्माण विधियोंों की आवश्यकता होती है। प्रस्तुत किया। जैसे-जैसे फ्लैश आकार में तेजी से नीचे की ओर बढ़ता है, चार्ज लीकेज तेजी से समस्या बन जाती है, जिसके कारण इसके निधन की भविष्यवाणी की जाती है। चूँकि, बड़े पैमाने पर बाजार निवेश ने मूर के नियम से अधिक दरों पर फ्लैश का विकास किया, और 30 एनएम प्रक्रियाओं का उपयोग करने वाले [[अर्धचालक निर्माण संयंत्र]]ों को 2007 के अंत में ऑनलाइन लाया गया।
यह फ्लैश के विपरीत, पीएमसी अपेक्षाकृत कम शक्तिशाली है और उच्च गति से लिखता है। गति प्रुक्त शक्ति से विपरीत रूप से संबंधित होता है। ( बिंदु पर, यांत्रिक सीमाएं हैं), इसलिए प्रदर्शन को ट्यून किया जा सकता है।<ref name="wired" />


फ्लैश के विपरीत, पीएमसी अपेक्षाकृत कम शक्ति और उच्च गति से लिखता है। गति लागू शक्ति से विपरीत रूप से संबंधित है ( बिंदु पर, यांत्रिक सीमाएं हैं), इसलिए प्रदर्शन को ट्यून किया जा सकता है।<ref name="wired" />
पीएमसी, सिद्धांत रूप में, फ्लैश की तुलना में बहुत छोटे आकार के पैमाने पर हो सकता है, सैद्धांतिक रूप से कुछ आयन चौड़ाई जितना छोटा होता है। कॉपर आयन लगभग 0.75 एंग्स्ट्रॉम हैं,<ref>{{Cite web |url=http://www.astro.lsa.umich.edu/~cowley/ionsize.html |title=सामान्य तत्वों के आयन आकार|archiveurl=https://web.archive.org/web/20071107171039/http://www.astro.lsa.umich.edu/~cowley/ionsize.html |archivedate=2007-11-07 }}, compare with Co</ref> इसलिए नैनोमीटर के क्रम में लाइन की चौड़ाई संभव लगती है। पीएमसी को फ्लैश की तुलना में ले आउट में सरल के रूप में प्रचारित किया गया था।<ref name="wired"/>
== इतिहास ==
1990 के दशक में एरिजोना राज्य विश्वविद्यालय में इलेक्ट्रिकल इंजीनियरिंग के प्रोफेसर माइकल कोजिकी द्वारा पीएमसी प्रौद्योगिकी का विकास किया गया था।<ref>{{Cite web|url=https://patents.google.com/patent/US5761115/en|title=Programmable metallization cell structure and method of making same}}</ref><ref>{{Cite web|url=https://patents.google.com/patent/US6418049/en|title=Programmable sub-surface aggregating metallization structure and method of making same}}</ref><ref>{{Cite web|url=https://patents.google.com/patent/US6487106/en|title=Programmable microelectronic devices and method of forming and programming same}}</ref><ref>{{Cite web|url=https://patents.google.com/patent/US7132675/en|title=Programmable conductor memory cell structure and method therefor}}</ref><ref>[https://www.google.com/patents/US7372065 U.S. Patent 7,372,065]</ref><ref>{{Cite web|url=https://patents.google.com/patent/US7728322/en|title=Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same}}</ref><ref>{{Cite journal |title= प्रोग्रामेबल करंट मोड हेब्बियन लर्निंग न्यूरल नेटवर्क प्रोग्रामेबल मेटालाइज़ेशन सेल का उपयोग कर|journal= International Symposium on Circuits and Systems |volume= 3 |pages= 33–36 |date= May 1998 |authors= B. Swaroop, W. C. West, G. Martinez, Michael N. Kozicki and L.A. Akers |publisher= IEEE |doi= 10.1109/ISCAS.1998.703888 |isbn= 0-7803-4455-3 |s2cid= 61167613 }}</ref> प्रारंभिक प्रायोगिक पीएमसी प्रणालियां सिल्वर-डोप्ड [[जर्मेनियम सेलेनाइड]] ग्लास पर आधारित थीं। कार्य सिल्वर-डोप्ड जर्मेनियम सल्फाइड इलेक्ट्रोलाइट्स और फिर कॉपर-डोप्ड जर्मेनियम सल्फाइड इलेक्ट्रोलाइट्स में परिवर्तित कर दिया गया था।<ref name=IEEE>{{Cite journal |title= Ag-Ge-S और Cu-Ge-S ठोस इलेक्ट्रोलाइट्स पर आधारित प्रोग्रामेबल मेटालाइज़ेशन सेल मेमोरी|journal= Non-Volatile Memory Technology Symposium |pages= 83–89 |publisher= IEEE |authors= M.N. Kozicki, M. Balakrishnan, C. Gopalan, C. Ratnakumar and M. Mitkova |date= November 2005 |doi= 10.1109/NVMT.2005.1541405 |isbn= 0-7803-9408-9 |s2cid= 45696302 }}</ref> उनकी उच्च, उच्च प्रतिरोध अवस्था के कारण सिल्वर-डोप्ड जर्मेनियम सेलेनाइड उपकरणों में नए सिरे से रुचि उत्पन्न हुई है। कॉपर-डोप्ड सिलिकॉन डाइऑक्साइड ग्लास पीएमसी सीएमओएस [[ सेमीकंडक्टर डिवाइस का निर्माण |अर्धचालक उपकरण का निर्माण]] प्रोसेस के साथ संगत हो जाता है।


पीएमसी, सिद्धांत रूप में, फ्लैश की तुलना में बहुत छोटे आकार के पैमाने पर हो सकता है, सैद्धांतिक रूप से कुछ आयन चौड़ाई जितना छोटा होता है। कॉपर आयन लगभग 0.75 एंग्स्ट्रॉम हैं,<ref>{{Cite web |url=http://www.astro.lsa.umich.edu/~cowley/ionsize.html |title=सामान्य तत्वों के आयन आकार|archiveurl=https://web.archive.org/web/20071107171039/http://www.astro.lsa.umich.edu/~cowley/ionsize.html |archivedate=2007-11-07 }}, compare with Co</ref> इसलिए नैनोमीटर के क्रम में लाइन की चौड़ाई संभव लगती है। पीएमसी को फ्लैश की तुलना में लेआउट में सरल के रूप में प्रचारित किया गया।<ref name="wired"/>
1996 में,एक्सॉन टेक्नोलॉजीज की स्थापना पीएमसी प्रौद्योगिकी के व्यावसायीकरण के लिए की गई थी। जिससे [[ माइक्रोन प्रौद्योगिकी |माइक्रोन प्रौद्योगिकी]] ने 2002 में पीएमसी के साथ काम करने की घोषणा की थी।<ref name=micron>{{Cite news |title= माइक्रोन टेक्नोलॉजी लाइसेंस एक्सॉन की प्रोग्रामेबल मेटालाइज़ेशन सेल टेक्नोलॉजी|work= Press release |date= January 18, 2002 }}</ref> [[Infineon|इन्फिनियोन]] ने 2004 में पीछा किया था |<ref name=infineon>{{Cite web|url=https://www.design-reuse.com/news/8739/axon-infineon-licensee-programmable-metallization-cell-nonvolatile-memory-technology.html|title=Axon Technologies Corp. ने Infineon को प्रोग्रामेबल मेटालाइज़ेशन सेल नॉनवॉलेटाइल मेमोरी टेक्नोलॉजी के नए लाइसेंसधारी के रूप में घोषित किया|website=Design And Reuse}}</ref> पीएमसी प्रौद्योगिकी को 2007 तक एडेस्टो टेक्नोलॉजीज को लाइसेंस दिया गया था।<ref name="wired">{{cite magazine |url= https://www.wired.com/gadgets/miscellaneous/news/2007/10/ion_memory |title=नैनोटेक मेमोरी द्वारा टेराबाइट थंब ड्राइव को संभव बनाया गया|first=Alexis |last=Madrigal |date= October 26, 2007 |magazine=[[Wired (magazine)|Wired]] |archive-date= May 11, 2008 |url-status= dead |archive-url= https://web.archive.org/web/20080511175927/http://www.wired.com/gadgets/miscellaneous/news/2007/10/ion_memory |access-date= April 13, 2017 }}</ref> इन्फिनियोन ने मेमोरी व्यवसाय को अपनी [[ क्यू आईएमओ एन बड़ा |क्यू आईएमओ एन बड़ा]] कंपनी को दे दिया था, जिसके स्थान पर इन्होने एडस्टो टेक्नोलॉजीज को बेच दिया और आगे के शोध के लिए 2010 में [[DARPA|डीएआरपीए]] अनुदान प्रदान किया गया था।<ref>{{Cite news |title= एडस्टो टेक्नोलॉजीज ने उप-दहलीज गैर-वाष्पशील, एम्बेडेड सीबीआरएएम मेमोरी विकसित करने के लिए डीएआरपीए पुरस्कार जीता|work= Press release |date= November 29, 2010 |publisher= Adesto |url= http://www.adestotech.com/news-detail/adesto-technologies-wins-darpa-award-to-develop-sub-threshold-non-volatile-embedded-cbram-memory/ |access-date= April 13, 2017 }}</ref>


2011 में, एडेस्टो टेक्नोलॉजीज ने सीबीआरएएम के विकास और निर्माण के लिए फ्रांसीसी कंपनी [[ उच्च अर्धचालक |उच्च अर्धचालक]] के साथ गठबंधन किया था।<ref>[http://www.altissemiconductor.com/fr/index.php/la-societe/media-center/communiques-presse-menu/archive-press-menu/139-altis-and-adesto-cbram Altis et Adesto Technologies annoncent un partenariat sur les technologies Mémoires CBRAM avancées – Business Wire – published 27 June 2011 - viewed 28 March 2014] {{webarchive|url=https://web.archive.org/web/20140331150830/http://www.altissemiconductor.com/fr/index.php/la-societe/media-center/communiques-presse-menu/archive-press-menu/139-altis-and-adesto-cbram |date=31 March 2014 }}</ref> 2013 में, एडेस्टो ने प्रतिरूप सीबीआरएएम उत्पाद प्रस्तुत किया था जिसमें ईईपीरोम को परिवर्तित करने के लिए 1 मेगाबिट भाग को बढ़ावा दिया गया था।<ref>{{Cite news |title= Adesto's CBRAM targets 70 billion dollar market |work= Nanalyze |date= July 30, 2013 |url= http://www.nanalyze.com/2013/07/adesto-cbram-targets-70-billion-dollar-market |access-date= April 13, 2017 }}</ref>


== इतिहास ==
इस प्रकार एनईसी ने डाइइलेक्ट्रिक सामग्री के रूप में Cu<sub>2</sub>S या टैंटलम्पेंटॉक्साइड का उपयोग करते हुए तथाकथित नैनोब्रिज विधियों को विकसित किया था। इसके द्वारा कॉपर (आईसी के कॉपर मेटलाइज़ेशन के साथ संगत) कॉपर को Cu<sub>2</sub>S या Ta<sub>2</sub>O<sub>5</sub> के माध्यम से माइग्रेट करता है और कॉपर और रूथेनियम इलेक्ट्रोड के मध्य शॉर्ट्स बनाने या तोड़ने के लिए बनाता है।<ref name="SakamotoBanno2007">{{cite journal|last1=Sakamoto|first1=Toshitsugu|last2=Banno|first2=Naoki|last3=Iguchi|first3=Noriyuki|last4=Kawaura|first4=Hisao|last5=Sunamura|first5=Hiroshi|last6=Fujieda|first6=Shinji|last7=Terabe|first7=Kazuya|last8=Hasegawa|first8=Tsuyoshi|last9=Aono|first9=Masakazu|title=A Ta<sub>2</sub>O<sub>5</sub> solid-electrolyte switch with improved reliability|year=2007|pages=38–39|doi=10.1109/VLSIT.2007.4339718|s2cid=38195904 }}</ref><ref>{{Cite web |url=https://www.eetimes.com/nec-nanobridge-could-build-programmable-ics/# |title=NEC: Nanobridge could build programmable ICs |access-date=2020-10-22}}</ref><ref>{{Cite web |url=https://www.tia-nano.jp/data/doc/1515026501_doc_13_1.pdf |title=Low-power FPGA based on NanoBridge®technology |access-date=2020-10-22}}</ref><ref>{{Cite web|url=https://patents.google.com/patent/US20130181180/en|title=Semiconductor device}}</ref>
1990 के दशक में एरिजोना स्टेट यूनिवर्सिटी में इलेक्ट्रिकल इंजीनियरिंग के प्रोफेसर माइकल कोजिकी द्वारा पीएमसी प्रौद्योगिकी का विकास किया गया था।<ref>{{Cite web|url=https://patents.google.com/patent/US5761115/en|title=Programmable metallization cell structure and method of making same}}</ref><ref>{{Cite web|url=https://patents.google.com/patent/US6418049/en|title=Programmable sub-surface aggregating metallization structure and method of making same}}</ref><ref>{{Cite web|url=https://patents.google.com/patent/US6487106/en|title=Programmable microelectronic devices and method of forming and programming same}}</ref><ref>{{Cite web|url=https://patents.google.com/patent/US7132675/en|title=Programmable conductor memory cell structure and method therefor}}</ref><ref>[https://www.google.com/patents/US7372065 U.S. Patent 7,372,065]</ref><ref>{{Cite web|url=https://patents.google.com/patent/US7728322/en|title=Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same}}</ref><ref>{{Cite journal |title= प्रोग्रामेबल करंट मोड हेब्बियन लर्निंग न्यूरल नेटवर्क प्रोग्रामेबल मेटालाइज़ेशन सेल का उपयोग कर|journal= International Symposium on Circuits and Systems |volume= 3 |pages= 33–36 |date= May 1998 |authors= B. Swaroop, W. C. West, G. Martinez, Michael N. Kozicki and L.A. Akers |publisher= IEEE |doi= 10.1109/ISCAS.1998.703888 |isbn= 0-7803-4455-3 |s2cid= 61167613 }}</ref>
प्रारंभिक प्रायोगिक पीएमसी प्रणालियां सिल्वर-डोप्ड [[जर्मेनियम सेलेनाइड]] ग्लास पर आधारित थीं। कार्य सिल्वर-डोप्ड जर्मेनियम सल्फाइड इलेक्ट्रोलाइट्स और फिर कॉपर-डोप्ड जर्मेनियम सल्फाइड इलेक्ट्रोलाइट्स में बदल गया।<ref name=IEEE>{{Cite journal |title= Ag-Ge-S और Cu-Ge-S ठोस इलेक्ट्रोलाइट्स पर आधारित प्रोग्रामेबल मेटालाइज़ेशन सेल मेमोरी|journal= Non-Volatile Memory Technology Symposium |pages= 83–89 |publisher= IEEE |authors= M.N. Kozicki, M. Balakrishnan, C. Gopalan, C. Ratnakumar and M. Mitkova |date= November 2005 |doi= 10.1109/NVMT.2005.1541405 |isbn= 0-7803-9408-9 |s2cid= 45696302 }}</ref> उनकी उच्च, उच्च प्रतिरोध अवस्था के कारण सिल्वर-डोप्ड जर्मेनियम सेलेनाइड उपकरणों में नए सिरे से रुचि उत्पन्न हुई है। कॉपर-डोप्ड सिलिकॉन डाइऑक्साइड ग्लास पीएमसी सीएमओएस [[ सेमीकंडक्टर डिवाइस का निर्माण |सेमीकंडक्टर डिवाइस का निर्माण]] प्रोसेस के साथ संगत होगा।


1996 में, Axon Technologies की स्थापना PMC प्रौद्योगिकी के व्यावसायीकरण के लिए की गई थी।
इस प्रकार की मेमोरी का प्रमुख उपयोग अंतरिक्ष अनुप्रयोग हैं, क्योंकि इस प्रकार की मेमोरी आंतरिक रूप से कठोर विकिरण है।
[[ माइक्रोन प्रौद्योगिकी | माइक्रोन प्रौद्योगिकी]] ने 2002 में पीएमसी के साथ काम करने की घोषणा की।<ref name=micron>{{Cite news |title= माइक्रोन टेक्नोलॉजी लाइसेंस एक्सॉन की प्रोग्रामेबल मेटालाइज़ेशन सेल टेक्नोलॉजी|work= Press release |date= January 18, 2002 }}</ref> [[Infineon]] ने 2004 में पीछा किया।<ref name=infineon>{{Cite web|url=https://www.design-reuse.com/news/8739/axon-infineon-licensee-programmable-metallization-cell-nonvolatile-memory-technology.html|title=Axon Technologies Corp. ने Infineon को प्रोग्रामेबल मेटालाइज़ेशन सेल नॉनवॉलेटाइल मेमोरी टेक्नोलॉजी के नए लाइसेंसधारी के रूप में घोषित किया|website=Design And Reuse}}</ref> पीएमसी प्रौद्योगिकी को 2007 तक एडेस्टो टेक्नोलॉजीज को लाइसेंस दिया गया था।<ref name="wired">{{cite magazine |url= https://www.wired.com/gadgets/miscellaneous/news/2007/10/ion_memory |title=नैनोटेक मेमोरी द्वारा टेराबाइट थंब ड्राइव को संभव बनाया गया|first=Alexis |last=Madrigal |date= October 26, 2007 |magazine=[[Wired (magazine)|Wired]] |archive-date= May 11, 2008 |url-status= dead |archive-url= https://web.archive.org/web/20080511175927/http://www.wired.com/gadgets/miscellaneous/news/2007/10/ion_memory |access-date= April 13, 2017 }}</ref>
infineon ने स्मृति व्यवसाय को अपनी [[ क्यू आईएमओ एन बड़ा |क्यू आईएमओ एन बड़ा]] कंपनी को दे दिया था, जिसने बदले में इसे एडस्टो टेक्नोलॉजीज को बेच दिया। आगे के शोध के लिए 2010 में [[DARPA]] अनुदान प्रदान किया गया।<ref>{{Cite news |title= एडस्टो टेक्नोलॉजीज ने उप-दहलीज गैर-वाष्पशील, एम्बेडेड सीबीआरएएम मेमोरी विकसित करने के लिए डीएआरपीए पुरस्कार जीता|work= Press release |date= November 29, 2010 |publisher= Adesto |url= http://www.adestotech.com/news-detail/adesto-technologies-wins-darpa-award-to-develop-sub-threshold-non-volatile-embedded-cbram-memory/ |access-date= April 13, 2017 }}</ref>
2011 में, एडेस्टो टेक्नोलॉजीज ने सीबीआरएएम के विकास और निर्माण के लिए फ्रांसीसी कंपनी [[ उच्च अर्धचालक |उच्च अर्धचालक]] के साथ गठबंधन किया।<ref>[http://www.altissemiconductor.com/fr/index.php/la-societe/media-center/communiques-presse-menu/archive-press-menu/139-altis-and-adesto-cbram Altis et Adesto Technologies annoncent un partenariat sur les technologies Mémoires CBRAM avancées – Business Wire – published 27 June 2011 - viewed 28 March 2014] {{webarchive|url=https://web.archive.org/web/20140331150830/http://www.altissemiconductor.com/fr/index.php/la-societe/media-center/communiques-presse-menu/archive-press-menu/139-altis-and-adesto-cbram |date=31 March 2014 }}</ref> 2013 में, एडेस्टो ने नमूना सीबीआरएएम उत्पाद प्रस्तुत किया जिसमें ईईपीरोम को बदलने के लिए 1 मेगाबिट भाग को बढ़ावा दिया गया था।<ref>{{Cite news |title= Adesto's CBRAM targets 70 billion dollar market |work= Nanalyze |date= July 30, 2013 |url= http://www.nanalyze.com/2013/07/adesto-cbram-targets-70-billion-dollar-market |access-date= April 13, 2017 }}</ref>
NEC ने Cu का उपयोग करते हुए तथाकथित नैनोब्रिज विधियों विकसित की<sub>2</sub>ढांकता हुआ सामग्री के रूप में एस या टैंटलम्पेंटॉक्साइड। इसके द्वारा कॉपर (IC के कॉपर मेटलाइज़ेशन के साथ संगत) कॉपर को Cu के माध्यम से माइग्रेट करता है<sub>2</sub>एस या ता<sub>2</sub>O<sub>5</sub> कॉपर और रूथेनियम इलेक्ट्रोड के बीच शॉर्ट्स बनाना या तोड़ना।<ref name="SakamotoBanno2007">{{cite journal|last1=Sakamoto|first1=Toshitsugu|last2=Banno|first2=Naoki|last3=Iguchi|first3=Noriyuki|last4=Kawaura|first4=Hisao|last5=Sunamura|first5=Hiroshi|last6=Fujieda|first6=Shinji|last7=Terabe|first7=Kazuya|last8=Hasegawa|first8=Tsuyoshi|last9=Aono|first9=Masakazu|title=A Ta<sub>2</sub>O<sub>5</sub> solid-electrolyte switch with improved reliability|year=2007|pages=38–39|doi=10.1109/VLSIT.2007.4339718|s2cid=38195904 }}</ref><ref>{{Cite web |url=https://www.eetimes.com/nec-nanobridge-could-build-programmable-ics/# |title=NEC: Nanobridge could build programmable ICs |access-date=2020-10-22}}</ref><ref>{{Cite web |url=https://www.tia-nano.jp/data/doc/1515026501_doc_13_1.pdf |title=Low-power FPGA based on NanoBridge®technology |access-date=2020-10-22}}</ref><ref>{{Cite web|url=https://patents.google.com/patent/US20130181180/en|title=Semiconductor device}}</ref>
इस प्रकार की स्मृति का प्रमुख उपयोग अंतरिक्ष अनुप्रयोग हैं, क्योंकि इस प्रकार की स्मृति आंतरिक रूप से कठोर विकिरण है।


== यह भी देखें ==
== यह भी देखें ==
Line 81: Line 77:


{{emerging technologies|topics=yes|infocom=yes}}
{{emerging technologies|topics=yes|infocom=yes}}
[[Category: स्मृति]] [[Category: नॉन - वोलेटाइल मेमोरी]] [[Category: उभरती तकनीकी]]


[[Category: Machine Translated Page]]
[[Category:CS1 errors]]
[[Category:CS1 maint]]
[[Category:Citation Style 1 templates|M]]
[[Category:Collapse templates]]
[[Category:Created On 09/06/2023]]
[[Category:Created On 09/06/2023]]
[[Category:Lua-based templates]]
[[Category:Machine Translated Page]]
[[Category:Navigational boxes| ]]
[[Category:Navigational boxes without horizontal lists]]
[[Category:Pages with script errors]]
[[Category:Short description with empty Wikidata description]]
[[Category:Sidebars with styles needing conversion]]
[[Category:Template documentation pages|Documentation/doc]]
[[Category:Templates Translated in Hindi]]
[[Category:Templates Vigyan Ready]]
[[Category:Templates based on the Citation/CS1 Lua module]]
[[Category:Templates generating COinS|Cite magazine]]
[[Category:Templates generating microformats]]
[[Category:Templates that add a tracking category]]
[[Category:Templates that are not mobile friendly]]
[[Category:Templates that generate short descriptions]]
[[Category:Templates using TemplateData]]
[[Category:Webarchive template wayback links]]
[[Category:Wikipedia fully protected templates|Cite magazine]]
[[Category:Wikipedia metatemplates]]
[[Category:उभरती तकनीकी]]
[[Category:नॉन - वोलेटाइल मेमोरी]]
[[Category:स्मृति]]

Latest revision as of 14:25, 11 September 2023

कंप्यूटर मेमोरी और डेटा स्टोरेज प्रकार
सामान्य
वाष्पशील
रैम
ऐतिहासिक
गैर-वाष्पशील
रोम
NVRAM
प्रारंभिक-चरण NVRAM
एनालॉग रिकॉर्डिंग
ऑप्टिकल
विकास में
ऐतिहासिक

प्रोग्रामेबल मेटालाइज़ेशन सेल, या पीएमसी, गैर-वाष्पशील मेमोरी है। एरिजोना राज्य विश्वविद्यालय में विकसित गैर-वाष्पशील मेमोरी है। पीएमसी, व्यापक रूप से उपयोग की जाने वाली फ्लैश मेमोरी को परिवर्तित करने के लिए विकसित विधियाँ है, जो लंबे जीवनकाल तक, कम शक्ति और उत्तम मेमोरी घनत्व का संयोजन प्रदान करती है। यह इन्फिनियोन टेक्नोलॉजीज, जिसने 2004 में प्रौद्योगिकी को लाइसेंस प्रदान किया था, जिस कारण इसे प्रवाहकीय-ब्रिजिंग आरएएम, या सीबीआरएएम के रूप में संदर्भित करती है। सीबीआरएएम 2011 में वर्तमान प्रौद्योगिकियां का पंजीकृत ट्रेडमार्क बन गया था।[1] एनईसी का नैनोब्रिज नामक संस्करण है और सोनी उनके संस्करण को इलेक्ट्रोलाइटिक मेमोरी कहलाता है।

विवरण

यह पीएमसी एरिजोना राज्य विश्वविद्यालय में विकसित दो टर्मिनल प्रतिरोधक आरएएम विधि है। पीएमसी विद्युत रासायनिक धातुकरण मेमोरी है जो प्रवाहकीय फिलामेंट बनाने और अस्पष्ट करने के लिए ऑक्सीकरण प्रतिक्रियाओं पर निर्भर करती है।[2] उपकरण की स्थिति को दो टर्मिनलों में प्रतिरोध द्वारा निर्धारित की जाती है। जो की टर्मिनलों के मध्य फिलामेंट का अस्तित्व कम कर देता है किन्तु प्रतिरोध कीअवस्था (एलआरएस) उत्पन्न करता है जबकि फिलामेंट की अनुपस्थिति के परिणामस्वरूप उच्च प्रतिरोध की अवस्था (एचआरएस) होती है। इस प्रकार के पीएमसी उपकरण दो ठोस धातु इलेक्ट्रोड से बने होते है, अपेक्षाकृत निष्क्रिय (जैसे, टंगस्टन या निकल) अन्य विद्युत रासायनिक रूप से सक्रिय (जैसे, चांदी या तांबा), उनके मध्य ठोस इलेक्ट्रोलाइट की पतली फिल्म होती है।[3]

उपकरण ऑपरेशन

इस प्रकार पीएमसी की प्रतिरोध की स्थिति को सेल के दो टर्मिनलों के मध्य धातु प्रवाहकीय फिलामेंट के गठन (प्रोग्रामिंग) या विघटन (मिटा) के द्वारा नियंत्रित किया जा सकता है। गठित रेशा संरचना की तरह प्रसार-सीमित एकत्रीकरण है।

रेशा निर्माण

यह पीएमसी कम प्रतिरोध अवस्था (एलआरएस) में संक्रमण के लिए धात्विक प्रवाहकीय फिलामेंट के निर्माण पर निर्भर करता है। जो की एनोड संपर्क मे आने पर (सक्रिय धातु) के लिए सकारात्मक वोल्टेज पूर्वाग्रह (वी) प्रुक्त करके फिलामेंट बनाया जाता है जबकि ग्राउंड (बिजली) कैथोड संपर्क मे आने पर (अक्रिय धातु)। सकारात्मक पूर्वाग्रह सक्रिय धातु (एम) को ऑक्सीकरण करता है:

M → M+ + e−

प्रुक्त पूर्वाग्रह दो धातु संपर्कों के मध्य विद्युत क्षेत्र उत्पन्न करता है। आयनित (ऑक्सीकृत) धातु आयन विद्युत क्षेत्र के साथ कैथोड संपर्क की ओर पलायन करते हैं। कैथोड संपर्क पर,धातु आयन ऑक्सीकरण होते हैं:

M+ + e− → M

कैथोड पर सक्रिय धातु जमा होने के कारण, एनोड और जमौओ के मध्य विद्युत क्षेत्र बढ़ता है। और बढ़ते हुए फिलामेंट और एनोड के मध्य स्थानीय विद्युत क्षेत्र (ई) का विकास सरल रूप से निम्नलिखित से संबंधित हो सकता है:

जहां पर डी एनोड और बढ़ते हुए फिलामेंट के शीर्ष के मध्य की दूरी है। जो की फिलामेंट को कुछ नैनोसेकंड के अंदर एनोड से जुड़ने के लिए बढ़ेगा।[4] वोल्टेज को हटाए जाने तक, प्रवाहकीय फिलामेंट को चौड़ा करने और समय के साथ कनेक्शन के प्रतिरोध को कम करने तक धातु के आयनों को फिलामेंट में कम करना जारी रहेगा। एक बार वोल्टेज हटा दिए जाने के बाद, प्रवाहकीय फिलामेंट उपकरण को एलआरएस में छोड़कर बना रहेगा।

प्रवाहकीय रेशा निरंतर नहीं हो सकता है, किन्तु इलेक्ट्रोडेपोसिट द्वीपों या नैनोक्रिस्टल की श्रृंखला होती है।[5] यह कम प्रोग्रामिंग धाराओं (1 माइक्रो एम्पीयर से कम) पर प्रबल होने की संभावना है, जबकि उच्च प्रोग्रामिंग करंट अधिकतर धातु चालक को उत्पन कर देता है।

फिलामेंट विघटन

एनोड पर नकारात्मक वोल्टेज पूर्वाग्रह प्रुक्त करके पीएमसी को उच्च प्रतिरोध स्थिति (एचआरएस) में मिटाया जा सकता है। किन्तु प्रवाहकीय फिलामेंट बनाने के लिए उपयोग की जाने वाली ऑक्सीकरण प्रक्रिया को उलट कर दिया जाता है और एनोड के संपर्क को कम करने के लिए धातु के आयन और उलटे विद्युत क्षेत्र के साथ पलायन करते हैं। तो फिलामेंट को हटाने के साथ, पीएमसी समानांतर प्लेट संधारित्र के अनुरूप है जिसमें कई मेगा-ओमΩ से ​​उच्च- ओमΩ संपर्कों के मध्य उच्च प्रतिरोध होता है।

उपकरण रीड

व्यक्तिगत पीएमसी को सेल में छोटा वोल्टेज लगाकर पढ़ा जा सकता है। किन्तु जब तक प्रुक्त रीड वोल्टेज प्रोग्रामिंग और मिटाने वाले वोल्टेज थ्रेसहोल्ड दोनों से कम है, जब तक पूर्वाग्रह की दिशा महत्वपूर्ण नहीं है।

प्रौद्योगिकी तुलना

सीबीआरएएम बनाम धातु-ऑक्साइड रेराम

सीबीआरएएम धातु-ऑक्साइड रेराम से अलग है क्योंकि सीबीआरएएम धातु आयन दो इलेक्ट्रोड के मध्य की सामग्री में आसानी से घुल जाते हैं, जबकि धातु-ऑक्साइड के लिए, इलेक्ट्रोड के मध्य की सामग्री को उच्च विद्युत क्षेत्र की आवश्यकता होती है, जिससे स्थानीय क्षति के समान ढांकता हुआ टूटना होता है, जिससे एक निशान उत्पन्न होता है। संचालन दोष (कभी-कभी रेशा कहा जाता है)। इसलिए सीबीआरएएम के लिए, इलेक्ट्रोड को भंग करने वाले आयन प्रदान करना चाहिए, जबकि धातु-ऑक्साइड आरआरएएम के लिए, स्थानीय क्षति उत्पन्न करने के लिए एक बार गठन चरण की आवश्यकता होती है।

सीबीआरएएम बनाम नंद फ्लैश

यह ठोस अवस्था (इलेक्ट्रॉनिक्स) का प्राथमिक रूप है। जो की उपयोग में सॉलिड-स्टेट गैर-वाष्पशील फ्लैश मेमोरी है, जो पूर्व में हार्ड ड्राइव द्वारा भरी गई अधिकांश भूमिकाओं में उपयोग की जा रही है। चूँकि, फ्लैश में समस्याएँ हैं, जिसके कारण इसे परिवर्तित करने के लिए उत्पादों को प्रस्तुत करने के कई प्रयास किये गये है।

यह फ्लैश फ्लोटिंग गेट अवधारणा पर आधारित है, जो अनिवार्य रूप से संशोधित ट्रांजिस्टरहै। इस प्रकार फ्लैश ट्रांजिस्टर के तीन कनेक्शन होते हैं, स्रोत, नाली और गेट। गेट ट्रांजिस्टर का आवश्यक घटक है, जो स्रोत और नाली के मध्य प्रतिरोध को नियंत्रित करता है, और इस तरह स्विच के रूप में कार्य करता है। फ्लोटिंग गेट ट्रांजिस्टर में, गेट एक परत से जुड़ा होता है जो इलेक्ट्रॉनों को बाद्य कर लेता है, जिसे विस्तारित अवधि के लिए चालू (या बंद) छोड़ दिया जाता है। एमिटर-कलेक्टर परिपथ के माध्यम से बड़े करंट को पास करके फ्लोटिंग गेट को फिर से लिखा जा सकता है।

यह इतना बड़ा करंट है जो फ्लैश की प्राथमिक कमी है, और कई कारणों से करंट का प्रत्येक अनुप्रयोग सेल को भौतिक रूप से नीचा दिखाता है,जैसे कि सेल अंततः अनुपयोगी हो जाएगा। 105 से 106 के क्रम में लिखने के चक्र सामान्य रूप से फ्लैश अनुप्रयोगों को भूमिकाओं तक सीमित करते हैं जहां निरंतर लेखन सामान्य नहीं है। वर्तमान मे चार्ज पंप के रूप में जानी जाने वाली ज्ञात प्रणाली का उपयोग करके करंट को उत्पन्न करने के लिए बाहरी परिपथ की भी आवश्यकता होती है। पंप को अधिक लंबी चार्जिंग प्रक्रिया की आवश्यकता होती है जिससे पढ़ने की तुलना में लेखन बहुत धीमा हो; पंप को भी बहुत अधिक शक्ति की आवश्यकता होती है। फ्लैश इस प्रकार एक विषम प्रणाली है, परंपरागत रैंडम एक्सेस मेमोरी या हार्ड ड्राइव की तुलना मे बहुत अधिक है

फ्लैश के साथ और समस्या यह भीं है कि फ्लोटिंग गेट में रिसाव होता है जो धीरे-धीरे चार्ज को रिलीज करता है। यह शक्तिशाली आसपास के इंसुलेटर के उपयोग के माध्यम से गिना जाता है, किन्तु इन्हें उपयोगी होने के लिए निश्चित भौतिक आकार की आवश्यकता होती है और इसके लिए विशिष्ट एकीकृत परिपथ लेआउट की भी आवश्यकता होती है, जो कि अधिक विशिष्ट सीएमओएस लेआउट से अलग है, जिसके लिए कई नई निर्माण विधियों की आवश्यकता होती है। प्रस्तुत किया। जैसे-जैसे फ्लैश आकार में तेजी से नीचे की ओर बढ़ता है, जिस के कारण चार्ज लीकेज की समस्या तेजी से बड जाती है, जिसके कारण इसके निधन का अनुमान किया जाता है। चूँकि,बड़े पैमाने पर बाजार निवेश ने मूर के नियम से अधिक दरों पर फ्लैश का विकास किया, और 30 एनएम प्रक्रियाओं का उपयोग करने वाले अर्धचालक निर्माण संयंत्र को 2007 के अंत में ऑनलाइन लाया गया था।

यह फ्लैश के विपरीत, पीएमसी अपेक्षाकृत कम शक्तिशाली है और उच्च गति से लिखता है। गति प्रुक्त शक्ति से विपरीत रूप से संबंधित होता है। ( बिंदु पर, यांत्रिक सीमाएं हैं), इसलिए प्रदर्शन को ट्यून किया जा सकता है।[6]

पीएमसी, सिद्धांत रूप में, फ्लैश की तुलना में बहुत छोटे आकार के पैमाने पर हो सकता है, सैद्धांतिक रूप से कुछ आयन चौड़ाई जितना छोटा होता है। कॉपर आयन लगभग 0.75 एंग्स्ट्रॉम हैं,[7] इसलिए नैनोमीटर के क्रम में लाइन की चौड़ाई संभव लगती है। पीएमसी को फ्लैश की तुलना में ले आउट में सरल के रूप में प्रचारित किया गया था।[6]

इतिहास

1990 के दशक में एरिजोना राज्य विश्वविद्यालय में इलेक्ट्रिकल इंजीनियरिंग के प्रोफेसर माइकल कोजिकी द्वारा पीएमसी प्रौद्योगिकी का विकास किया गया था।[8][9][10][11][12][13][14] प्रारंभिक प्रायोगिक पीएमसी प्रणालियां सिल्वर-डोप्ड जर्मेनियम सेलेनाइड ग्लास पर आधारित थीं। कार्य सिल्वर-डोप्ड जर्मेनियम सल्फाइड इलेक्ट्रोलाइट्स और फिर कॉपर-डोप्ड जर्मेनियम सल्फाइड इलेक्ट्रोलाइट्स में परिवर्तित कर दिया गया था।[4] उनकी उच्च, उच्च प्रतिरोध अवस्था के कारण सिल्वर-डोप्ड जर्मेनियम सेलेनाइड उपकरणों में नए सिरे से रुचि उत्पन्न हुई है। कॉपर-डोप्ड सिलिकॉन डाइऑक्साइड ग्लास पीएमसी सीएमओएस अर्धचालक उपकरण का निर्माण प्रोसेस के साथ संगत हो जाता है।

1996 में,एक्सॉन टेक्नोलॉजीज की स्थापना पीएमसी प्रौद्योगिकी के व्यावसायीकरण के लिए की गई थी। जिससे माइक्रोन प्रौद्योगिकी ने 2002 में पीएमसी के साथ काम करने की घोषणा की थी।[15] इन्फिनियोन ने 2004 में पीछा किया था |[16] पीएमसी प्रौद्योगिकी को 2007 तक एडेस्टो टेक्नोलॉजीज को लाइसेंस दिया गया था।[6] इन्फिनियोन ने मेमोरी व्यवसाय को अपनी क्यू आईएमओ एन बड़ा कंपनी को दे दिया था, जिसके स्थान पर इन्होने एडस्टो टेक्नोलॉजीज को बेच दिया और आगे के शोध के लिए 2010 में डीएआरपीए अनुदान प्रदान किया गया था।[17]

2011 में, एडेस्टो टेक्नोलॉजीज ने सीबीआरएएम के विकास और निर्माण के लिए फ्रांसीसी कंपनी उच्च अर्धचालक के साथ गठबंधन किया था।[18] 2013 में, एडेस्टो ने प्रतिरूप सीबीआरएएम उत्पाद प्रस्तुत किया था जिसमें ईईपीरोम को परिवर्तित करने के लिए 1 मेगाबिट भाग को बढ़ावा दिया गया था।[19]

इस प्रकार एनईसी ने डाइइलेक्ट्रिक सामग्री के रूप में Cu2S या टैंटलम्पेंटॉक्साइड का उपयोग करते हुए तथाकथित नैनोब्रिज विधियों को विकसित किया था। इसके द्वारा कॉपर (आईसी के कॉपर मेटलाइज़ेशन के साथ संगत) कॉपर को Cu2S या Ta2O5 के माध्यम से माइग्रेट करता है और कॉपर और रूथेनियम इलेक्ट्रोड के मध्य शॉर्ट्स बनाने या तोड़ने के लिए बनाता है।[20][21][22][23]

इस प्रकार की मेमोरी का प्रमुख उपयोग अंतरिक्ष अनुप्रयोग हैं, क्योंकि इस प्रकार की मेमोरी आंतरिक रूप से कठोर विकिरण है।

यह भी देखें

संदर्भ

  1. ↑ "Adesto Technologies Trademarks".
  2. ↑ Valov, Ilia; Waser, Rainer; Jameson, John; Kozicki, Michael (June 2011). "विद्युत रासायनिक धातुकरण यादें-बुनियादी बातों, अनुप्रयोगों, संभावनाओं". Nanotechnology. 22 (25): 254003. Bibcode:2011Nanot..22y4003V. doi:10.1088/0957-4484/22/25/254003. PMID 21572191. S2CID 250920840.
  3. ↑ Michael N. Kozicki, Chakravarthy Gopalan, Murali Balakrishnan, Mira Park, and Maria Mitkova (August 20, 2004). "ठोस इलेक्ट्रोलाइट्स पर आधारित गैर-वाष्पशील मेमोरी" (PDF). Non-Volatile Memory Technology Symposium. IEEE: 10–17. doi:10.1109/NVMT.2004.1380792. ISBN 0-7803-8726-0. S2CID 2884270. Retrieved April 13, 2017.{{cite journal}}: CS1 maint: uses authors parameter (link)
  4. ↑ 4.0 4.1 M.N. Kozicki, M. Balakrishnan, C. Gopalan, C. Ratnakumar and M. Mitkova (November 2005). "Ag-Ge-S और Cu-Ge-S ठोस इलेक्ट्रोलाइट्स पर आधारित प्रोग्रामेबल मेटालाइज़ेशन सेल मेमोरी". Non-Volatile Memory Technology Symposium. IEEE: 83–89. doi:10.1109/NVMT.2005.1541405. ISBN 0-7803-9408-9. S2CID 45696302.{{cite journal}}: CS1 maint: uses authors parameter (link)
  5. ↑ Muralikrishnan Balakrishnan; Sarath Chandran Puthen Thermadam; Maria Mitkova; Michael N. Kozicki (November 2006). "जमा सिलिकॉन ऑक्साइड में कॉपर पर आधारित एक कम शक्ति वाला गैर-वाष्पशील मेमोरी तत्व". Non-Volatile Memory Technology Symposium. IEEE: 111–115. doi:10.1109/NVMT.2006.378887. ISBN 0-7803-9738-X. S2CID 27573769.
  6. ↑ 6.0 6.1 6.2 Madrigal, Alexis (October 26, 2007). "नैनोटेक मेमोरी द्वारा टेराबाइट थंब ड्राइव को संभव बनाया गया". Wired. Archived from the original on May 11, 2008. Retrieved April 13, 2017.
  7. ↑ "सामान्य तत्वों के आयन आकार". Archived from the original on 2007-11-07., compare with Co
  8. ↑ "Programmable metallization cell structure and method of making same".
  9. ↑ "Programmable sub-surface aggregating metallization structure and method of making same".
  10. ↑ "Programmable microelectronic devices and method of forming and programming same".
  11. ↑ "Programmable conductor memory cell structure and method therefor".
  12. ↑ U.S. Patent 7,372,065
  13. ↑ "Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same".
  14. ↑ B. Swaroop, W. C. West, G. Martinez, Michael N. Kozicki and L.A. Akers (May 1998). "प्रोग्रामेबल करंट मोड हेब्बियन लर्निंग न्यूरल नेटवर्क प्रोग्रामेबल मेटालाइज़ेशन सेल का उपयोग कर". International Symposium on Circuits and Systems. IEEE. 3: 33–36. doi:10.1109/ISCAS.1998.703888. ISBN 0-7803-4455-3. S2CID 61167613.{{cite journal}}: CS1 maint: uses authors parameter (link)
  15. ↑ "माइक्रोन टेक्नोलॉजी लाइसेंस एक्सॉन की प्रोग्रामेबल मेटालाइज़ेशन सेल टेक्नोलॉजी". Press release. January 18, 2002.
  16. ↑ "Axon Technologies Corp. ने Infineon को प्रोग्रामेबल मेटालाइज़ेशन सेल नॉनवॉलेटाइल मेमोरी टेक्नोलॉजी के नए लाइसेंसधारी के रूप में घोषित किया". Design And Reuse.
  17. ↑ "एडस्टो टेक्नोलॉजीज ने उप-दहलीज गैर-वाष्पशील, एम्बेडेड सीबीआरएएम मेमोरी विकसित करने के लिए डीएआरपीए पुरस्कार जीता". Press release. Adesto. November 29, 2010. Retrieved April 13, 2017.
  18. ↑ Altis et Adesto Technologies annoncent un partenariat sur les technologies Mémoires CBRAM avancées – Business Wire – published 27 June 2011 - viewed 28 March 2014 Archived 31 March 2014 at the Wayback Machine
  19. ↑ "Adesto's CBRAM targets 70 billion dollar market". Nanalyze. July 30, 2013. Retrieved April 13, 2017.
  20. ↑ Sakamoto, Toshitsugu; Banno, Naoki; Iguchi, Noriyuki; Kawaura, Hisao; Sunamura, Hiroshi; Fujieda, Shinji; Terabe, Kazuya; Hasegawa, Tsuyoshi; Aono, Masakazu (2007). "A Ta2O5 solid-electrolyte switch with improved reliability": 38–39. doi:10.1109/VLSIT.2007.4339718. S2CID 38195904. {{cite journal}}: Cite journal requires |journal= (help)
  21. ↑ "NEC: Nanobridge could build programmable ICs". Retrieved 2020-10-22.
  22. ↑ "Low-power FPGA based on NanoBridge®technology" (PDF). Retrieved 2020-10-22.
  23. ↑ "Semiconductor device".


बाहरी संबंध

Retrieved from ‘https://www.vigyanwiki.in/index.php?title=प्रोग्रामेबल_मेटालाइज़ेशन_सेल&oldid=256744’