नियंत्रण भंडार: Difference between revisions
(Created page with "एक कंट्रोल स्टोर सेंट्रल प्रोसेसिंग यूनिट | सीपीयू की नियंत्रण यू...") |
No edit summary |
||
| Line 1: | Line 1: | ||
एक कंट्रोल स्टोर सेंट्रल प्रोसेसिंग यूनिट | सीपीयू की [[नियंत्रण यूनिट]] का हिस्सा है जो सीपीयू के [[microprogram]] को स्टोर करता है। यह आमतौर पर एक [[microsequencer]] द्वारा एक्सेस किया जाता है। एक कंट्रोल स्टोर कार्यान्वयन जिसकी सामग्री अपरिवर्तनीय है, [[केवल पढ़ने के लिये मेमोरी]] (ROM) या रीड ओनली स्टोरेज (ROS) के रूप में जाना जाता है; जिसकी सामग्री परिवर्तनशील है उसे राइटेबल कंट्रोल स्टोर (WCS) के रूप में जाना जाता है। | एक कंट्रोल स्टोर सेंट्रल प्रोसेसिंग यूनिट | सीपीयू की [[नियंत्रण यूनिट]] का हिस्सा है जो सीपीयू के [[microprogram]] को स्टोर करता है। यह आमतौर पर एक [[microsequencer]] द्वारा एक्सेस किया जाता है। एक कंट्रोल स्टोर कार्यान्वयन जिसकी सामग्री अपरिवर्तनीय है, [[केवल पढ़ने के लिये मेमोरी]] (ROM) या रीड ओनली स्टोरेज (ROS) के रूप में जाना जाता है; जिसकी सामग्री परिवर्तनशील है उसे राइटेबल कंट्रोल स्टोर (WCS) के रूप में जाना जाता है। | ||
Revision as of 16:41, 26 February 2023
एक कंट्रोल स्टोर सेंट्रल प्रोसेसिंग यूनिट | सीपीयू की नियंत्रण यूनिट का हिस्सा है जो सीपीयू के microprogram को स्टोर करता है। यह आमतौर पर एक microsequencer द्वारा एक्सेस किया जाता है। एक कंट्रोल स्टोर कार्यान्वयन जिसकी सामग्री अपरिवर्तनीय है, केवल पढ़ने के लिये मेमोरी (ROM) या रीड ओनली स्टोरेज (ROS) के रूप में जाना जाता है; जिसकी सामग्री परिवर्तनशील है उसे राइटेबल कंट्रोल स्टोर (WCS) के रूप में जाना जाता है।
कार्यान्वयन
प्रारंभिक उपयोग
आरंभिक नियंत्रण भंडारों को एड्रेस डिकोडर्स के माध्यम से एक्सेस किए गए डायोड-ऐरे के रूप में लागू किया गया था, जो केवल-पढ़ने के लिए मेमोरी का एक रूप है। यह परंपरा एमआईटी बवंडर पर प्रोग्राम टाइमिंग मैट्रिक्स पर वापस आती है, जिसे पहली बार 1947 में वर्णित किया गया था। आधुनिक वीएलएसआई प्रोसेसर इसके बजाय प्रोसेसर को नियंत्रित करने के लिए उपयोग की जाने वाली रीड-ओनली मेमोरी और / या प्रोग्राम करने योग्य तर्क सरणी स्ट्रक्चर बनाने के लिए फील्ड इफ़ेक्ट ट्रांजिस्टर के मैट्रिसेस का उपयोग करते हैं। साथ ही एक माइक्रोकोडेड कार्यान्वयन में इसका आंतरिक सीक्वेंसर। IBM सिस्टम/360 ने विभिन्न प्रकार की तकनीकों का उपयोग किया: IBM सिस्टम/360 मॉडल 30 पर CCROS (कार्ड कैपेसिटर रीड-ओनली स्टोरेज), IBM सिस्टम/360 मॉडल 40 पर Transformer_read-only_storage (ट्रांसफ़ॉर्मर रीड-ओनली स्टोरेज), और BCROS ( बैलेंस्ड कैपेसिटर रीड-ओनली स्टोरेज) मॉडल IBM सिस्टम/360 मॉडल 50, IBM सिस्टम/360 मॉडल 65 और IBM सिस्टम/360 मॉडल 67 पर।
लिखने योग्य भंडार
कुछ कंप्यूटर लिखने योग्य माइक्रोकोड का उपयोग करके बनाए गए थे - ROM या हार्ड-वायर्ड लॉजिक में माइक्रोकोड को संग्रहीत करने के बजाय, माइक्रोकोड को लिखने योग्य नियंत्रण स्टोर या WCS नामक RAM में संग्रहीत किया गया था। ऐसे कंप्यूटर को कभी-कभी लिखने योग्य निर्देश सेट कंप्यूटर या डब्ल्यूआईएससी कहा जाता है।[1] इनमें से कई मशीनें प्रायोगिक प्रयोगशाला प्रोटोटाइप थीं, जैसे कि WISC CPU/16[2] और RTX 32P।[3] मूल IBM System/360|System/360 मॉडल में रीड-ओनली कंट्रोल स्टोर था, लेकिन बाद में System/360, IBM System/370|System/370 और उत्तराधिकारी मॉडल ने फ्लॉपी डिस्क या अन्य डायरेक्ट एक्सेस स्टोरेज डिवाइस भाग या उनके सभी माइक्रोप्रोग्राम लोड किए अल्ट्रा-हाई स्पीड रैंडम एक्सेस मेमोरी | रैंडम-एक्सेस पढ़ने-लिखने की स्मृति से युक्त एक लिखने योग्य नियंत्रण स्टोर में डिवाइस। सिस्टम/370 आर्किटेक्चर में इनिशियल-माइक्रोप्रोग्राम लोड (आईएमएल या आईएमपीएल) नामक एक सुविधा शामिल है।[4] जिसे आईबीएम मेनफ्रेम (पीओआर) पर पावर-ऑन रीसेट # पावर-ऑन रीसेट के हिस्से के रूप में या किसी अन्य प्रोसेसर से कसकर युग्मित सिस्टम मल्टीप्रोसेसर कॉम्प्लेक्स में कंसोल से मंगवाया जा सकता है। इसने आईबीएम को क्षेत्र में माइक्रोप्रोग्रामिंग दोषों को आसानी से ठीक करने की अनुमति दी। यहां तक कि जब अधिकांश नियंत्रण स्टोर रोम में संग्रहीत होते हैं, कंप्यूटर विक्रेता अक्सर लिखने योग्य नियंत्रण स्टोर को एक विकल्प के रूप में बेचते हैं, जिससे ग्राहक मशीन के माइक्रोप्रोग्राम को अनुकूलित कर सकते हैं। अन्य विक्रेता, जैसे, आईबीएम, इम्यूलेटर सुविधाओं के लिए माइक्रोकोड चलाने के लिए WCS का उपयोग करते हैं[5][6] और हार्डवेयर निदान।[7] लिखने योग्य माइक्रोकोड का उपयोग करने वाली अन्य व्यावसायिक मशीनों में बरोज़ स्मॉल सिस्टम्स (1970 और 1980 के दशक), उनकी लिस्प मशीनों में ज़ेरॉक्स प्रोसेसर और ज़ेरॉक्स स्टार वर्कस्टेशन, डिजिटल उपकरण निगम VAX 8800 (नॉटिलस) परिवार, और प्रतीकवाद एल- और जी-मशीन शामिल हैं। (1980)। कुछ DEC PDP-10 मशीनों ने अपने माइक्रोकोड को SRAM चिप्स (लगभग 80 बिट चौड़े x 2 Kwords) में संग्रहीत किया, जो आमतौर पर कुछ अन्य फ्रंट-एंड CPU के माध्यम से पावर-ऑन पर लोड किया गया था।[8] कई और मशीनों ने एक विकल्प के रूप में उपयोगकर्ता-प्रोग्रामेबल राइटेबल कंट्रोल स्टोर की पेशकश की (HP 2100, DEC PDP-11|PDP-11/60 और Varian Data Machines V-70 सीरीज मिनी कंप्यूटर सहित)। Mentec PDP-11#M11 और Mentec PDP-11#M1 ने अपने माइक्रोकोड को SRAM चिप्स में संग्रहीत किया, दूसरे CPU के माध्यम से पावर-ऑन पर लोड किया। डेटा जनरल एक्लिप्स MV/8000 (ईगल) में एक SRAM राइटेबल कंट्रोल स्टोर था, जिसे दूसरे सीपीयू के माध्यम से पावर-ऑन पर लोड किया गया था।[9] WCS ने माइक्रोप्रोग्टक्कर मारना को पैच करने में आसानी सहित कई फायदे पेश किए और कुछ हार्डवेयर पीढ़ियों के लिए, ROM की तुलना में तेज़ पहुँच प्रदान कर सकता है। उपयोगकर्ता-प्रोग्रामेबल WCS ने उपयोगकर्ता को विशिष्ट उद्देश्यों के लिए मशीन को अनुकूलित करने की अनुमति दी।
कुछ सीपीयू डिजाइन निर्देश सेट को सीपीयू के अंदर एक लिखने योग्य रैम या फ्लैश मेमोरी में संकलित करते हैं (जैसे कि रिकर्सिवली प्रोसेसर और इम्सिस टुकड़ा),[10] या एक एफपीजीए (पुन: विन्यास योग्य कंप्यूटिंग)।
x86 आर्किटेक्चर परिवार में कई इंटेल सीपीयू में लिखने योग्य माइक्रोकोड है,[11] 1995 में पेंटियम प्रो के साथ शुरू।[12][13] इसने Intel Core 2 माइक्रोकोड और Intel Xeon माइक्रोकोड में बग्स को सॉफ़्टवेयर में ठीक करने की अनुमति दी है, बजाय इसके कि पूरे चिप को बदलने की आवश्यकता हो। ऐसे सुधार Linux द्वारा स्थापित किए जा सकते हैं, रेफरी>"लिनक्स के लिए इंटेल माइक्रोकोड अपडेट यूटिलिटी". Archived from the original on 2012-02-26.</रेफरी> फ्रीबीएसडी, रेफरी>Stefan Blachmann (2018-03-02). "FreeBSD के लिए नया माइक्रोकोड अपडेटिंग टूल". freebsd-hackers (Mailing list). Retrieved 2019-07-09.</रेफरी> माइक्रोसॉफ्ट विंडोज, रेफरी>"एक माइक्रोकोड विश्वसनीयता अद्यतन उपलब्ध है जो इंटेल प्रोसेसर का उपयोग करने वाले सिस्टम की विश्वसनीयता में सुधार करता है". Microsoft Support. June 22, 2007. Archived from the original on 2007-06-28.</ref> या मदरबोर्ड BIOS। रेफरी>"POST के दौरान मिसिंग माइक्रोकोड संदेश दिखाई देने पर BIOS अपडेट आवश्यक है". Intel. Retrieved 2022-01-13.</रेफरी>
समय, लैचिंग और दौड़ की स्थिति से बचना
नियंत्रण स्टोर में आमतौर पर इसके आउटपुट पर एक रजिस्टर होता है। अगले पते को निर्धारित करने के लिए सीक्वेंसर में वापस जाने वाले आउटपुट को दौड़ की स्थिति के निर्माण को रोकने के लिए किसी प्रकार के रजिस्टर से गुजरना पड़ता है।[14] अधिकांश डिज़ाइनों में अन्य सभी बिट भी एक रजिस्टर के माध्यम से जाते हैं। ऐसा इसलिए है क्योंकि यदि अगले सूक्ष्म निर्देश के निष्पादन में एक चक्र की देरी होती है तो मशीन तेजी से काम करेगी। इस रजिस्टर को पाइपलाइन रजिस्टर के रूप में जाना जाता है। बहुत बार अगले सूक्ष्म निर्देश का निष्पादन वर्तमान सूक्ष्म निर्देश के परिणाम पर निर्भर होता है, जो वर्तमान माइक्रोसायकल के अंत तक स्थिर नहीं होगा। यह देखा जा सकता है कि किसी भी तरह से, कंट्रोल स्टोर के सभी आउटपुट एक बड़े रजिस्टर में जाते हैं। ऐतिहासिक रूप से एक ही चिप पर इन रजिस्टर बिट्स के साथ EPROM खरीदना संभव हुआ करता था।
घड़ी की दर निर्धारित करने वाला घड़ी का संकेत, जो सिस्टम का चक्र समय है, मुख्य रूप से इस रजिस्टर को देखता है।
संदर्भ
- ↑ Koopman Jr., Philip (1987). "Writable instruction set, stack oriented computers: The WISC Concept" (PDF). The Journal of Forth Application and Research. 5 (1): 49–71.
- ↑ Koopman Jr., Philip (1989). "Architecture of the WISC CPU/16". Stack Computers: the new wave.
- ↑ Koopman Jr., Philip (1989). "Architecture of the RTX 32P". Stack Computers: the new wave.
- ↑ IBM (September 1974), IBM System/370 Principles of Operation (PDF), Fourth Edition, pp. 98, 245, GA22-7000-4
- ↑ IBM (June 1968), IBM System/360 Model 85 Functional Characteristics (PDF), SECOND EDITION, A22-6916-1
- ↑ IBM (March 1969), IBM System/360 Special Feature Description 709/7090/7094 Compatibility Feature for IBM System/360 Model 85, First Edition, GA27-2733-0
- ↑ IBM (January 1971), IBM System/370 Model 155 Functional Characteristics (PDF), SECOND EDITION, GA22-6942-1
- ↑ Smith, Eric (September 3, 2002). "Re: What was the size of Microcode in various machines". Newsgroup: comp.arch.
- ↑ Mark Smotherman. "CPSC 330 / The Soul of a New Machine".
4096 x 75-bit SRAM writeable control store: 74-bit microinstruction with 1 parity bit (18 fields)
- ↑ "Great Microprocessors of the Past and Present (V 13.4.0)". Cpushack.com. Retrieved 2010-04-26.
- ↑ Intel 64 and IA-32 Architectures Software Developer's Manual, Volume 3A: System Programming Guide, Part 1 (PDF). December 2009. chapter 9.11: "Microcode update facilities".
- ↑ Stiller, Andreas; Paul, Matthias R. (1996-05-12). "Prozessorgeflüster". c't – magazin für computertechnik. Trends & News / aktuell - Prozessoren (in Deutsch). Vol. 1996, no. 6. Verlag Heinz Heise GmbH & Co KG. p. 20. ISSN 0724-8679. Archived from the original on 2017-08-28. Retrieved 2017-08-28.
- ↑ Gwennap, Linley (1997-09-15). "P6 माइक्रोकोड को पैच किया जा सकता है - Intel CPU बग्स को ठीक करने के लिए डाउनलोड तंत्र का विवरण प्रकट करता है" (PDF). Microprocessor Report. MicroDesign Resources. Archived (PDF) from the original on 2022-05-19. Retrieved 2017-06-26. (2 पृष्ठ)
- ↑ Don Lancaster. "TV Typewriter Cookbook". p. 62. (TV Typewriter)
अग्रिम पठन
- Everett, Robert Rivers; Swain, F. E. (1947-09-04). Whirlwind I Computer Block Diagrams (PDF). Project Whirlwind (Device 24-X-3). Vol. 1. Cambridge, Massachusetts, USA: Servomechanisms Laboratory Massachusetts Institute of Technology. Project DIC 6345, Report R-127. Archived (PDF) from the original on 2021-08-15. Retrieved 2021-11-12. (132 pages)
- Everett, Robert Rivers; Swain, F. E. (1947-09-04). Whirlwind I Computer Block Diagrams (PDF). Project Whirlwind (Device 24-X-3). Vol. 2. Cambridge, Massachusetts, USA: Servomechanisms Laboratory Massachusetts Institute of Technology. Project DIC 6345, Report R-127. Archived (PDF) from the original on 2021-08-15. Retrieved 2021-11-12. (79 pages)
- Smith, Richard E. (October–December 1988). "A Historical Overview of Computer Architecture". Annals of the History of Computing. IEEE. 10 (4): 277–303. doi:10.1109/MAHC.1988.10039. S2CID 16405547. Retrieved 2006-06-21.
