प्रोसेसर रजिस्टर: Difference between revisions

From Vigyanwiki
(Created page with "{{short description|Quickly accessible working storage available as part of a digital processor}} {{Multiple issues| {{more citations needed|date=March 2008}} {{cleanup|date=J...")
 
No edit summary
Line 1: Line 1:
{{short description|Quickly accessible working storage available as part of a digital processor}}
{{short description|Quickly accessible working storage available as part of a digital processor}}
{{Multiple issues|
प्रोसेसर रजिस्टर [[कंप्यूटर]] के प्रोसेसर के लिए एक त्वरित अभिगम्य स्तिथि (क्विक एक्सेसिबल लोकेशन) है।<ref>{{Cite web |title=What is a processor register? |url=https://www.educative.io/answers/what-is-a-processor-register |access-date=2022-08-12 |website=Educative: Interactive Courses for Software Developers |language=en}}</ref> रजिस्टरों में आमतौर पर थोड़ी मात्रा में तेज [[भंडारण]] होता है, हालांकि कुछ रजिस्टरों में विशिष्ट हार्डवेयर कार्य होते हैं, और केवल पढ़ने या लिखने के लिए ही हो सकते हैं। [[कंप्यूटर आर्किटेक्चर]] में, रजिस्टरों को आमतौर पर मुख्य मेमोरी के अलावा अन्य तंत्रों द्वारा संबोधित किया जाता है, लेकिन कुछ मामलों में एक [[मेमोरी एड्रेस]] निर्दिष्ट किया जा सकता है। डीईसी पीडीपी-10, आईसीटी 1900 श्रंखलाएं हैं।<ref>{{Cite web |title=A Survey of Techniques for Designing and Managing CPU Register File |url=https://www.researchgate.net/publication/303802254}}</ref>
{{more citations needed|date=March 2008}}
{{cleanup|date=January 2012}}
{{Update|date=March 2016}}
}}
एक प्रोसेसर रजिस्टर कंप्यूटर के [[ प्रोसेसर (कंप्यूटिंग) ]] के लिए उपलब्ध एक त्वरित पहुंच योग्य स्थान है।<ref>{{Cite web |title=What is a processor register? |url=https://www.educative.io/answers/what-is-a-processor-register |access-date=2022-08-12 |website=Educative: Interactive Courses for Software Developers |language=en}}</ref> रजिस्टरों में आमतौर पर कम मात्रा में तेज [[ कंप्यूटर भंडारण ]] होता है, हालांकि कुछ रजिस्टरों में विशिष्ट हार्डवेयर कार्य होते हैं, और केवल-पढ़ने या केवल-लिखने के लिए हो सकते हैं। [[ कंप्यूटर आर्किटेक्चर ]] में, रजिस्टरों को आम तौर पर मुख्य मेमोरी के अलावा अन्य तंत्रों द्वारा संबोधित किया जाता है, लेकिन कुछ मामलों में एक [[ स्मृति पता ]] सौंपा जा सकता है उदा। डीईसी [[ पीडीपी-10 ]] -10, [[ आईसीटी 1900 श्रृंखला ]]।<ref>{{Cite web |title=A Survey of Techniques for Designing and Managing CPU Register File |url=https://www.researchgate.net/publication/303802254}}</ref>
लगभग सभी कंप्यूटर, चाहे लोड/स्टोर आर्किटेक्चर हो या नहीं, बड़ी मेमोरी से डेटा को रजिस्टरों में लोड करते हैं जहां इसका उपयोग अंकगणितीय संचालन के लिए किया जाता है और [[ मशीन निर्देश ]]ों द्वारा हेरफेर या परीक्षण किया जाता है। तब हेरफेर किए गए डेटा को अक्सर मुख्य मेमोरी में वापस संग्रहीत किया जाता है, या तो उसी निर्देश द्वारा या बाद में एक द्वारा। आधुनिक प्रोसेसर या तो [[ स्टेटिक [[ यादृच्छिक अभिगम स्मृति ]] ]] या [[ डायनेमिक रैंडम-एक्सेस मेमोरी ]] रैंडम-एक्सेस मेमोरी को मुख्य मेमोरी के रूप में उपयोग करते हैं, बाद वाले को आमतौर पर एक या अधिक सीपीयू कैश # मल्टी-लेवल कैश के माध्यम से एक्सेस किया जाता है।


प्रोसेसर रजिस्टर आमतौर पर मेमोरी पदानुक्रम के शीर्ष पर होते हैं, और डेटा तक पहुंचने का सबसे तेज़ तरीका प्रदान करते हैं। शब्द सामान्य रूप से केवल [[ आवंटन रजिस्टर करें ]] समूह को संदर्भित करता है जो सीधे निर्देश के हिस्से के रूप में एन्कोड किए जाते हैं, जैसा कि निर्देश सेट द्वारा परिभाषित किया गया है। हालांकि, आधुनिक उच्च-प्रदर्शन सीपीयू में अक्सर इन आर्किटेक्चरल रजिस्टरों के डुप्लिकेट होते हैं ताकि रजिस्टर का नाम बदलकर प्रदर्शन में सुधार किया जा सके, समानांतर और [[ सट्टा निष्पादन ]] की अनुमति दी जा सके। आधुनिक x[[ 86 ]] डिज़ाइन ने इन तकनीकों को 1995 के आसपास [[ Pentium Pro ]], [[ Cyrix 6x86 ]], [[ Nx586 ]], और [[ AMD K5 ]] के रिलीज़ के साथ हासिल किया।
लगभग सभी कंप्यूटर, चाहे [[लोड/स्टोर आर्किटेक्चर]] हो या नहीं, एक बड़ी मेमोरी से डेटा को रजिस्टरों में लोड करते हैं जहां इसका उपयोग [[अंकगणित|अंकगणितीय संचालन]] के लिए किया जाता है और [[मशीन निर्देशों]] द्वारा बदलाव या परीक्षण किया जाता है। बदलाव किए गए डेटा को अक्सर मुख्य मेमोरी में या तो उसी निर्देश द्वारा या बाद के एक द्वारा संग्रहीत किया जाता है। आधुनिक प्रोसेसर मुख्य मेमोरी के रूप में या तो [[स्थिर भंडारण|स्थिर]] या [[गतिशील]] [[रैम]] का उपयोग करते हैं, बाद वाले को आमतौर पर एक या अधिक [[:hi:सीपीयू कैश|कैश स्तरों]] के माध्यम से एक्सेस किया जाता है।


जब कोई [[ कंप्यूटर प्रोग्राम ]] एक ही डेटा को बार-बार एक्सेस करता है, तो इसे [[ संदर्भ का स्थान ]] कहा जाता है। रजिस्टरों में अक्सर उपयोग किए जाने वाले मूल्यों को रखना कार्यक्रम के प्रदर्शन के लिए महत्वपूर्ण हो सकता है। रजिस्टर आवंटन कोड जनरेशन ([[ संकलक ]]) चरण में एक कंपाइलर द्वारा या मैन्युअल रूप से एक असेंबली भाषा प्रोग्रामर द्वारा किया जाता है।
प्रोसेसर रजिस्टर आमतौर पर [[:hi:मेमोरी पदानुक्रम|मेमोरी पदानुक्रम]] (हायरार्की) के शीर्ष पर होते हैं, और डेटा तक पहुंचने का सबसे तेज़ तरीका प्रदान करते हैं। शब्द सामान्य रूप से केवल रजिस्टरों के समूह को संदर्भित करता है जो [[निर्देश सेट]] द्वारा परिभाषित निर्देश के हिस्से के रूप में सीधे एन्कोड किए जाते हैं। हालांकि, आधुनिक उच्च-प्रदर्शन सीपीयू में अक्सर इन "आर्किटेक्चरल रजिस्टरों" के डुप्लिकेट होते हैं ताकि रजिस्टर नाम बदलने के माध्यम से प्रदर्शन में सुधार किया जा सके, [[समानांतर]] और सट्टा निष्पादन की अनुमति दी जा सके। आधुनिक x86 डिज़ाइन ने 1995 के आसपास [[पेंटियम प्रो]], साइरिक्स 6x86, Nx586, और AMD K5 की रिलीज़ के साथ इन तकनीकों का अधिग्रहण किया।
 
जब एक [[कंप्यूटर प्रोग्राम]] एक ही डेटा को बार-बार एक्सेस करता है, तो इसे संदर्भ का स्थान कहा जाता है। रजिस्टरों में अक्सर उपयोग किए जाने वाले मूल्यों को रखना प्रोग्राम के प्रदर्शन के लिए महत्वपूर्ण हो सकता है। [[रजिस्टर आवंटन]] या तो [[कोड जनरेशन]] चरण में एक [[कंपाइलर]] द्वारा या असेंबली भाषा प्रोग्रामर द्वारा स्वतः (मैन्युअल) रूप से किया जाता है।


== {{Anchor|RS}}आकार ==
== {{Anchor|RS}}आकार ==
रजिस्टरों को आम तौर पर उनके द्वारा धारित [[ काटा ]]्स की संख्या से मापा जाता है, उदाहरण के लिए, [[ 8 बिट ]] रजिस्टर, [[ 32-बिट ]] रजिस्टर या [[ 64-बिट कंप्यूटिंग ]]|64-बिट रजिस्टर या इससे भी अधिक। कुछ [[ निर्देश सेट वास्तुकला ]] में, रजिस्टर्स अपनी स्टोरेज मेमोरी को छोटे-छोटे (उदाहरण के लिए 32-बिट में चार 8-बिट वाले) में तोड़कर विभिन्न मोड में काम कर सकते हैं, जिसमें कई डेटा (वेक्टर, या एरे डेटा स्ट्रक्चर) लोड किए जा सकते हैं और उसी समय संचालित। आमतौर पर इसे अतिरिक्त रजिस्टरों को जोड़कर कार्यान्वित किया जाता है जो उनकी मेमोरी को एक बड़े रजिस्टर में मैप करते हैं। वे प्रोसेसर जिनमें एकाधिक डेटा पर एकल निर्देशों को निष्पादित करने की क्षमता होती है, [[ वेक्टर प्रोसेसर ]] कहलाते हैं।
रजिस्टर आमतौर पर [[:hi:द्वयंक|बिट्स]] की संख्या से मापा जाता है, उदाहरण के लिए, " [[8-बिट कंप्यूटिंग|8-बिट]] रजिस्टर", " [[32-बिट कंप्यूटिंग|32-बिट]] रजिस्टर", " [[64-बिट]] रजिस्टर", या इससे भी अधिक है। कुछ [[निर्देश सेटों]] में, रजिस्टर विभिन्न मोड में काम कर सकते हैं, उनकी स्टोरेज मेमोरी को छोटे भागों में तोड़ सकते हैं (उदाहरण के लिए 32-बिट चार 8-बिट वाले), जिसमें कई डेटा (वेक्टर, या डेटा की [[:hi:एक आयामी सरणी|एक-आयामी सरणी]] ) एक ही समय में लोड और संचालित किया जा सकता है। आमतौर पर इसे अतिरिक्त रजिस्टरों को जोड़कर कार्यान्वित किया जाता है जो उनकी मेमोरी को एक बड़े रजिस्टर में मैप करते हैं। वे प्रोसेसर जिनमें एकाधिक डेटा पर एकल निर्देशों को निष्पादित करने की क्षमता होती है, [[वेक्टर प्रोसेसर]] कहलाते हैं।


=={{Anchor|GPR}}प्रकार ==
=={{Anchor|GPR}}प्रकार ==
<!-- written insufficiently about accessibility from the machine code, but it is the most important classification -->
<!-- written insufficiently about accessibility from the machine code, but it is the most important classification -->
<!-- TODO - glossary format?  term / defn templates? -->
<!-- TODO - glossary format?  term / defn templates? -->
एक प्रोसेसर में अक्सर कई प्रकार के रजिस्टर होते हैं, जिन्हें उनकी सामग्री या उन पर काम करने वाले निर्देशों के अनुसार वर्गीकृत किया जा सकता है:
प्रोसेसर में अक्सर कई प्रकार के रजिस्टर होते हैं, जिन्हें उन मूल्यों के प्रकार के अनुसार वर्गीकृत किया जा सकता है जिन्हें वे स्टोर कर सकते हैं या उन पर काम करने वाले निर्देश:


* ''उपयोगकर्ता-सुलभ रजिस्टर'' मशीन निर्देशों द्वारा पढ़ा या लिखा जा सकता है। उपयोगकर्ता-सुलभ रजिस्टरों का सबसे आम विभाजन डेटा रजिस्टरों और पता रजिस्टरों में है।
* ''उपयोगकर्ता-सुलभ रजिस्टर'' मशीन निर्देशों द्वारा पढ़ा या लिखा जा सकता है। उपयोगकर्ता-सुलभ रजिस्टरों का सबसे आम विभाजन डेटा रजिस्टरों और पता रजिस्टरों में है।
** ''{{vanchor|Data register}}s'' [[ डेटा (कंप्यूटिंग) ]] जैसे [[ पूर्णांक (कंप्यूटर विज्ञान) ]] और, कुछ आर्किटेक्चर में, फ्लोटिंग-पॉइंट मान, साथ ही वर्ण (कंप्यूटिंग), छोटे बिट सरणियाँ और अन्य डेटा धारण कर सकता है। कुछ पुराने आर्किटेक्चर में, जैसे [[ आईबीएम 704 ]], [[ आईबीएम 709 ]] और उत्तराधिकारी, [[ पीडीपी-1 ]], [[ पीडीपी-4 ]]/[[ पीडीपी-7 ]]/[[ पीडीपी-9 ]]/[[ पीडीपी-15 ]], [[ पीडीपी-5 ]]/[[ पीडीपी-8 ]], और [[ एचपी 2100 ]], एक विशेष डेटा रजिस्टर जिसे [[ संचायक (कंप्यूटिंग) ]] के रूप में जाना जाता है, का उपयोग कई कार्यों के लिए परोक्ष रूप से किया जाता है।
** ''{{vanchor|डेटा रजिस्टर}}'' [[ डेटा (कंप्यूटिंग) ]]जैसे [[ पूर्णांक (कंप्यूटर विज्ञान) |पूर्णांक (कंप्यूटर विज्ञान)]] और, कुछ आर्किटेक्चर में, फ्लोटिंग-पॉइंट मान, साथ ही वर्ण (कंप्यूटिंग), छोटे बिट सरणियाँ और अन्य डेटा धारण कर सकता है। कुछ पुराने आर्किटेक्चर में, जैसे [[ आईबीएम 704 |आईबीएम 704]], [[ आईबीएम 709 |आईबीएम 709]] और उत्तराधिकारी, [[ पीडीपी-1 |पीडीपी-1]], [[ पीडीपी-4 |पीडीपी-4]] /[[ पीडीपी-7 ]]/[[ पीडीपी-9 ]]/[[ पीडीपी-15 ]], [[ पीडीपी-5 ]]/[[ पीडीपी-8 ]], और [[ एचपी 2100 ]], एक विशेष डेटा रजिस्टर जिसे [[ संचायक (कंप्यूटिंग) ]] के रूप में जाना जाता है, का उपयोग कई कार्यों के लिए परोक्ष रूप से किया जाता है।
** ''{{vanchor|Address register}}s '' मेमोरी एड्रेस को होल्ड करता है और उन निर्देशों द्वारा उपयोग किया जाता है जो अप्रत्यक्ष रूप से [[ प्राथमिक मेमरी ]] तक पहुंचते हैं।
** ''{{vanchor|एड्रेस रजिस्टर}} '' मेमोरी एड्रेस को रोकता (होल्ड) है और उन निर्देशों द्वारा उपयोग किया जाता है जो अप्रत्यक्ष रूप से [[ प्राथमिक मेमरी |प्राथमिक मेमरी]] तक पहुंचते हैं।
*** कुछ प्रोसेसर में रजिस्टर होते हैं जिनका उपयोग केवल एक पता रखने के लिए या केवल संख्यात्मक मान रखने के लिए किया जा सकता है (कुछ मामलों में एक [[ सूचकांक रजिस्टर ]] के रूप में उपयोग किया जाता है जिसका मूल्य किसी पते से ऑफसेट के रूप में जोड़ा जाता है); अन्य रजिस्टरों को किसी भी प्रकार की मात्रा रखने की अनुमति देते हैं। एक ऑपरेंड के प्रभावी पते को निर्दिष्ट करने के लिए उपयोग किए जाने वाले संभावित [[ एड्रेसिंग मोड ]] की एक विस्तृत विविधता मौजूद है।
*** कुछ प्रोसेसर में रजिस्टर होते हैं जिनका उपयोग केवल एक पता रखने के लिए या केवल संख्यात्मक मान रखने के लिए किया जा सकता है (कुछ मामलों में एक [[ सूचकांक रजिस्टर ]] के रूप में उपयोग किया जाता है जिसका मूल्य किसी पते से ऑफसेट के रूप में जोड़ा जाता है); अन्य रजिस्टरों को किसी भी प्रकार की मात्रा रखने की अनुमति देते हैं। एक ऑपरेंड के प्रभावी पते को निर्दिष्ट करने के लिए उपयोग किए जाने वाले संभावित [[ एड्रेसिंग मोड ]] की एक विस्तृत विविधता मौजूद है।
*** [[ स्टेक सूचक ]] का उपयोग [[ रन-टाइम स्टैक ]] को प्रबंधित करने के लिए किया जाता है। शायद ही, अन्य [[ स्टैक (डेटा संरचना) ]] को समर्पित पता रजिस्टरों द्वारा संबोधित किया जाता है ([[ ढेर मशीन ]] देखें)।
*** [[ स्टेक सूचक ]]का उपयोग [[ रन-टाइम स्टैक |रन-टाइम स्टैक]] को प्रबंधित करने के लिए किया जाता है। शायद ही, अन्य [[ स्टैक (डेटा संरचना) |स्टैक (डेटा संरचना)]] को समर्पित पता रजिस्टरों द्वारा संबोधित किया जाता है ([[ ढेर मशीन |ढेर मशीन]] देखें)।
**''सामान्य प्रयोजन के रजिस्टर'' (''जीपीआर') डेटा और पते दोनों को स्टोर कर सकते हैं, यानी, वे संयुक्त डेटा/पता रजिस्टर हैं; कुछ आर्किटेक्चर में, [[ रजिस्टर फाइल ]] ''एकीकृत'' होती है ताकि जीपीआर [[ चल बिन्दु संख्या ]]ों को भी स्टोर कर सके।
**''सामान्य प्रयोजन के रजिस्टर'' (''जीपीआर') डेटा और पते दोनों को स्टोर कर सकते हैं, यानी, वे संयुक्त डेटा/पता रजिस्टर हैं; कुछ आर्किटेक्चर में, [[ रजिस्टर फाइल ]] ''एकीकृत'' होती है ताकि जीपीआर [[ चल बिन्दु संख्या |चल बिन्दु संख्या]] ों को भी स्टोर कर सके।''
** ''[[ स्थिति रजिस्टर ]]'' सत्य मान रखता है जो अक्सर यह निर्धारित करने के लिए उपयोग किया जाता है कि कुछ निर्देश निष्पादित किया जाना चाहिए या नहीं।
** ''[[ स्थिति रजिस्टर ]]'' सत्य मान रखता है जो अक्सर यह निर्धारित करने के लिए उपयोग किया जाता है कि कुछ निर्देश निष्पादित किया जाना चाहिए या नहीं।
** ''{{vanchor|Floating-point register|FLOATING_POINT_REGISTER|floating point register}}s'' (''FOR''s) कई आर्किटेक्चर में [[ चल बिन्दु संख्या ]] स्टोर करते हैं।
** ''{{vanchor|फ़्लोटिंग-पॉइंट रजिस्टर|फ़्लोटिंग_पॉइंट_रजिस्टर|फ़्लोटिंग-पॉइंट रजिस्टर}}'' (''FOR''s) कई आर्किटेक्चर में [[ चल बिन्दु संख्या |चल बिन्दु संख्या]] स्टोर करते हैं।
** ''निरंतर (कंप्यूटर प्रोग्रामिंग) रजिस्टर'' केवल-पढ़ने के लिए मान रखता है जैसे शून्य, एक, या [[ अनुकरणीय ]]आई।
** ''निरंतर (कंप्यूटर प्रोग्रामिंग) रजिस्टर'' केवल-पढ़ने के लिए मान रखता है जैसे शून्य, एक, या [[ अनुकरणीय |अनुकरणीय]] आई।
** ''{{visible anchor|Vector registers}}'' सिंगल इंस्ट्रक्शन, मल्टीपल डेटा इंस्ट्रक्शन (सिंगल इंस्ट्रक्शन, मल्टीपल डेटा) द्वारा किए गए वेक्टर प्रोसेसर के लिए डेटा होल्ड करें।
** ''{{visible anchor|वेक्टर रजिस्टर}}'' सिंगल इंस्ट्रक्शन, मल्टीपल डेटा इंस्ट्रक्शन (सिंगल इंस्ट्रक्शन, मल्टीपल डेटा) द्वारा किए गए वेक्टर प्रोसेसर के लिए डेटा होल्ड करें।
** ''विशेष प्रयोजन के रजिस्टर'' (''एसपीआर'') कार्यक्रम की स्थिति को पकड़ें; उनमें आमतौर पर [[ कार्यक्रम गणक ]], जिसे इंस्ट्रक्शन पॉइंटर भी कहा जाता है, और स्टेटस रजिस्टर शामिल होते हैं; प्रोग्राम काउंटर और स्टेटस रजिस्टर को [[ कार्यक्रम की स्थिति शब्द ]] (PSW) रजिस्टर में जोड़ा जा सकता है। उपरोक्त स्टैक पॉइंटर को कभी-कभी इस समूह में भी शामिल किया जाता है। एंबेडेड माइक्रोप्रोसेसरों में विशेष हार्डवेयर तत्वों के अनुरूप रजिस्टर भी हो सकते हैं।
** ''विशेष प्रयोजन के रजिस्टर'' (''एसपीआर'') कार्यक्रम की स्थिति को पकड़ें; उनमें आमतौर पर [[ कार्यक्रम गणक |कार्यक्रम गणक]], जिसे इंस्ट्रक्शन पॉइंटर भी कहा जाता है, और स्टेटस रजिस्टर शामिल होते हैं; प्रोग्राम काउंटर और स्टेटस रजिस्टर को [[ कार्यक्रम की स्थिति शब्द | कार्यक्रम की स्थिति शब्द]] (PSW) रजिस्टर में जोड़ा जा सकता है। उपरोक्त स्टैक पॉइंटर को कभी-कभी इस समूह में भी शामिल किया जाता है। एंबेडेड माइक्रोप्रोसेसरों में विशेष हार्डवेयर तत्वों के अनुरूप रजिस्टर भी हो सकते हैं।
** कुछ आर्किटेक्चर में, ''मॉडल-विशिष्ट रजिस्टर'' (जिसे ''मशीन-विशिष्ट रजिस्टर'' भी कहा जाता है) प्रोसेसर से संबंधित डेटा और सेटिंग्स को ही स्टोर करता है। चूंकि उनके अर्थ एक विशिष्ट प्रोसेसर के डिजाइन से जुड़े होते हैं, इसलिए उनसे प्रोसेसर पीढ़ियों के बीच मानक बने रहने की उम्मीद नहीं की जा सकती है।
** कुछ आर्किटेक्चर में, ''मॉडल-विशिष्ट रजिस्टर'' (जिसे ''मशीन-विशिष्ट रजिस्टर'' भी कहा जाता है) प्रोसेसर से संबंधित डेटा और सेटिंग्स को ही स्टोर करता है। चूंकि उनके अर्थ एक विशिष्ट प्रोसेसर के डिजाइन से जुड़े होते हैं, इसलिए उनसे प्रोसेसर पीढ़ियों के बीच मानक बने रहने की उम्मीद नहीं की जा सकती है।
** ''[[ मेमोरी टाइप रेंज रजिस्टर ]]'' (''एमटीआरआर')
** ''[[ मेमोरी टाइप रेंज रजिस्टर | मेमोरी टाइप रेंज रजिस्टर]]'' (''एमटीआरआर')
* ''आंतरिक रजिस्टर'' - निर्देश द्वारा पहुंच योग्य नहीं है, प्रोसेसर संचालन के लिए आंतरिक रूप से उपयोग किया जाता है।
* ''आंतरिक रजिस्टर'' - निर्देश द्वारा पहुंच योग्य नहीं है, प्रोसेसर संचालन के लिए आंतरिक रूप से उपयोग किया जाता है।
**''[[ निर्देश रजिस्टर ]]'', वर्तमान में निष्पादित किए जा रहे निर्देश को धारण करता है।
**''[[ निर्देश रजिस्टर ]]'', वर्तमान में निष्पादित किए जा रहे निर्देश को धारण करता है।
** [[ यादृच्छिक अभिगम स्मृति ]] से जानकारी प्राप्त करने से संबंधित रजिस्टर, सीपीयू से अलग चिप्स पर स्थित स्टोरेज रजिस्टरों का एक संग्रह:
** [[ यादृच्छिक अभिगम स्मृति ]] से जानकारी प्राप्त करने से संबंधित रजिस्टर, सीपीयू से अलग चिप्स पर स्थित स्टोरेज रजिस्टरों का एक संग्रह:
*** ''[[ मेमोरी बफर रजिस्टर ]]'' (''एमबीआर''), जिसे ''मेमोरी डेटा रजिस्टर'' (''एमडीआर'') के रूप में भी जाना जाता है।
*** ''[[ मेमोरी बफर रजिस्टर | मेमोरी बफर रजिस्टर]]'' (''एमबीआर''), जिसे ''मेमोरी डेटा रजिस्टर'' (''एमडीआर'') के रूप में भी जाना जाता है।
*** ''[[ मेमोरी एड्रेस रजिस्टर ]]'' (''MAR'')
*** ''[[ मेमोरी एड्रेस रजिस्टर ]]'' (''MAR'')
* ''वास्तुकला रजिस्टर''{{anchor|ARCHITECTURAL}} - [[ एमआईपीएस वास्तुकला ]] द्वारा परिभाषित सॉफ्टवेयर को दिखाई देने वाले रजिस्टर भौतिक हार्डवेयर के अनुरूप नहीं हो सकते हैं, यदि अंतर्निहित हार्डवेयर द्वारा रजिस्टर का नामकरण किया जा रहा है।
* ''वास्तुकला रजिस्टर''{{anchor|ARCHITECTURAL}} - [[ एमआईपीएस वास्तुकला ]] द्वारा परिभाषित सॉफ्टवेयर को दिखाई देने वाले रजिस्टर भौतिक हार्डवेयर के अनुरूप नहीं हो सकते हैं, यदि अंतर्निहित हार्डवेयर द्वारा रजिस्टर का नामकरण किया जा रहा है।
Line 42: Line 38:
[[ हार्डवेयर रजिस्टर ]] समान होते हैं, लेकिन सीपीयू के बाहर होते हैं।
[[ हार्डवेयर रजिस्टर ]] समान होते हैं, लेकिन सीपीयू के बाहर होते हैं।


कुछ आर्किटेक्चर (जैसे [[ SPARC ]] और MIPS आर्किटेक्चर) में, पूर्णांक रजिस्टर फ़ाइल में पहला या अंतिम रजिस्टर एक छद्म-रजिस्टर होता है, जिसमें पढ़ने पर इसे हमेशा शून्य लौटाने के लिए हार्डवायर किया जाता है (ज्यादातर अनुक्रमण मोड को सरल बनाने के लिए), और यह नहीं हो सकता है अधिलेखित। [[ डीईसी अल्फा ]] में यह फ्लोटिंग-पॉइंट रजिस्टर फाइल के लिए भी किया जाता है। इसके परिणामस्वरूप, रजिस्टर फाइलों को आमतौर पर एक रजिस्टर के रूप में उद्धृत किया जाता है कि उनमें से कितने वास्तव में प्रयोग करने योग्य हैं; उदाहरण के लिए, 32 रजिस्टरों को उद्धृत किया जाता है, जब उनमें से केवल 31 एक रजिस्टर की उपरोक्त परिभाषा के भीतर फिट होते हैं।
कुछ आर्किटेक्चर (जैसे SPARC और MIPS ) में, पूर्णांक [[रजिस्टर फ़ाइल]] में पहला या अंतिम रजिस्टर एक ''छद्म-रजिस्टर'' होता है जिसमें पढ़ने पर हमेशा शून्य वापस करने के लिए हार्डवार्ड किया जाता है (ज्यादातर इंडेक्सिंग मोड को सरल बनाने के लिए), और इसे अधिलेखित नहीं किया जा सकता है। [[अल्फा]] में, यह फ़्लोटिंग-पॉइंट रजिस्टर फ़ाइल के लिए भी किया जाता है। इसके परिणामस्वरूप, रजिस्टर फाइलों को आमतौर पर एक रजिस्टर के रूप में उद्धृत किया जाता है, जिनमें से कितने वास्तव में प्रयोग करने योग्य होते हैं; उदाहरण के लिए, 32 रजिस्टरों को उद्धृत किया जाता है, जब उनमें से केवल 31 रजिस्टर की उपरोक्त परिभाषा में फिट होते हैं।


== उदाहरण ==
== उदाहरण ==
{{copyedit|section|date=June 2022|for=the following reason: Many sentences in the table (col 4) are unclear}}
निम्न तालिका कई मुख्यधारा के सीपीयू आर्किटेक्चर में रजिस्टरों की संख्या दिखाती है। ध्यान दें कि x86-संगत प्रोसेसर में स्टैक पॉइंटर (<tt>ESP</tt>) को एक पूर्णांक रजिस्टर के रूप में गिना जाता है, भले ही सीमित संख्या में निर्देश हों जिनका उपयोग इसकी सामग्री पर संचालित करने के लिए किया जा सकता है। अधिकांश आर्किटेक्चर पर समान चेतावनी लागू होती है।
निम्न तालिका कई मुख्यधारा के सीपीयू आर्किटेक्चर में रजिस्टरों की संख्या दिखाती है। ध्यान दें कि x86-संगत प्रोसेसर में स्टैक पॉइंटर (<tt>ESP</tt>) को एक पूर्णांक रजिस्टर के रूप में गिना जाता है, भले ही सीमित संख्या में निर्देश हों जिनका उपयोग इसकी सामग्री पर संचालित करने के लिए किया जा सकता है। अधिकांश आर्किटेक्चर पर समान चेतावनी लागू होती है।


हालांकि उपरोक्त सभी आर्किटेक्चर अलग-अलग हैं, लगभग सभी एक बुनियादी व्यवस्था में हैं जिसे [[ वॉन न्यूमैन वास्तुकला ]] के रूप में जाना जाता है, जिसे पहले हंगरी-अमेरिकी [[ गणितज्ञ ]] [[ जॉन वॉन न्यूमैन ]] द्वारा प्रस्तावित किया गया था। यह भी उल्लेखनीय है कि ग्राफिक्स प्रोसेसिंग इकाइयों पर सामान्य प्रयोजन कंप्यूटिंग पर रजिस्टरों की संख्या सीपीयू की तुलना में बहुत अधिक है।
हालांकि उपरोक्त सभी आर्किटेक्चर अलग-अलग हैं, लगभग सभी एक बुनियादी व्यवस्था में हैं जिसे [[ वॉन न्यूमैन वास्तुकला |वॉन न्यूमैन वास्तुकला]] के रूप में जाना जाता है, जिसे पहले हंगरी-अमेरिकी [[ गणितज्ञ |गणितज्ञ]] [[ जॉन वॉन न्यूमैन |जॉन वॉन न्यूमैन]] द्वारा प्रस्तावित किया गया था। यह भी उल्लेखनीय है कि ग्राफिक्स प्रोसेसिंग इकाइयों पर सामान्य प्रयोजन कंप्यूटिंग पर रजिस्टरों की संख्या सीपीयू की तुलना में बहुत अधिक है।


{| class="wikitable sortable" align="left"<!--these are counts of registers, *not* counts of register sets, so do not add entries with counts of register sets or change counts of registers to counts of register sets-->
{| class="wikitable sortable" align="left"<!--these are counts of registers, *not* counts of register sets, so do not add entries with counts of register sets or change counts of registers to counts of register sets-->
! Architecture
! आर्किटेक्चर
! {{nowrap|GPRs/data+address registers}}
! जीपीआर/डेटा + पता रजिस्टर
! {{nowrap|FP registers}}
! एफपी रजिस्टर
! Notes
! टिप्पणियाँ
|-
|-
| [[AT&T Hobbit]] || style="text-align:center;" | {{0|00}}0 || style="text-align:center;" | stack of 7 || All data manipulation instructions work solely within registers, and data must be moved into a register before processing.
| एटी एंड टी हॉबिट || style="text-align:center;" | 0 || style="text-align:center;" | 7 का ढेर || सभी डेटा हेरफेर निर्देश पूरी तरह से रजिस्टरों के भीतर काम करते हैं, और डेटा को प्रोसेसिंग से पहले एक रजिस्टर में ले जाना चाहिए।
|-
|-
| [[Cray-1]]<ref>{{cite web|url=http://www.bitsavers.org/pdf/cray/CRAY-1/2240004C_CRAY-1_Hardware_Reference_Nov77.pdf|title=Cray-1 Computer System Hardware Reference Manual|publisher=[[Cray Research]]|date=November 1977}}</ref> || style="text-align:center;" | 8 scalar data, 8 address || style="text-align:center;" | 8 scalar, 8 vector
| क्रे-1 || style="text-align:center;" | 8 स्केलर डेटा, 8 पता || style="text-align:center;" | 8 अदिश, 8 सदिश
(64 elements)
(64 तत्व)
| Scalar data registers can be integer or floating-point; also 64 scalar scratch-pad T registers and 64 address scratch-pad B registers
| स्केलर डेटा रजिस्टर पूर्णांक या फ़्लोटिंग-पॉइंट हो सकते हैं; 64 स्केलर स्क्रैच-पैड टी रजिस्टर और 64 एड्रेस स्क्रैच-पैड बी रजिस्टर
|-
|-
| [[4004]]<ref>{{cite web|url=http://bitsavers.org/pdf/intel/MCS4/MCS-4_UsersManual_Feb73.pdf|title=MCS-4 Micro Computer Set Users Manual|publisher=Intel|date=February 1973}}</ref> || style="text-align:center;" | 1 accumulator, 16 others || style="text-align:center;" | {{0|00}}0 || Register A is general-purpose, while the r0&ndash;r15 registers are for the address and segment.
| 4004 || style="text-align:center;" | 1 संचायक, 16 अन्य || style="text-align:center;" | 0 || रजिस्टर ए सामान्य-उद्देश्य है, जबकि r0-r15 रजिस्टर पते और खंड के लिए हैं।
|-
|-
| [[8008]]<ref>{{cite web|url=http://bitsavers.org/pdf/intel/MCS8/8008usersManualRev4_Nov73.pdf|title=8008 8 Bit Parallel Central Processor Unit Users Manual|publisher=Intel|date=November 1973|access-date=January 23, 2014}}</ref> || style="text-align:center;" | 1 accumulator, 6 others || style="text-align:center;" | {{0|00}}0 || The A register is an accumulator to which all arithmetic is done; the H and L registers can be used in combination as an address register; all registers can be used as operands in load/store/move/increment/decrement instructions and as the other operand in arithmetic instructions.  There is no FP unit available.
| 8008 || style="text-align:center;" | 1 संचायक, 6 अन्य || style="text-align:center;" | 0 || ए रजिस्टर एक संचायक है जिससे सभी अंकगणित किए जाते हैं; एच और एल रजिस्टरों को एक पता रजिस्टर के संयोजन में इस्तेमाल किया जा सकता है; सभी रजिस्टरों को लोड/स्टोर/मूव/इंक्रीमेंट/डिक्रीमेंट निर्देशों में ऑपरेंड के रूप में और अंकगणितीय निर्देशों में अन्य ऑपरेंड के रूप में उपयोग किया जा सकता है। कोई फ़्लोटिंग-पॉइंट यूनिट (FPU) उपलब्ध नहीं है।
|-
|-
| [[8080]]<ref>{{cite web|url=http://bitsavers.org/pdf/intel/MCS80/98-153B_Intel_8080_Microcomputer_Systems_Users_Manual_197509.pdf|title=Intel 8080 Microcomputer Systems User's Manual|publisher=Intel|date=September 1975|access-date=January 23, 2014}}</ref> || style="text-align:center;" | 1 accumulator, 6 others || style="text-align:center;" | {{0|00}}0 || Plus a stack pointer.  The A register is an accumulator to which all arithmetic is done; the register pairs B+C, D+E, and H+L can be used as address registers in some instructions; all registers can be used as operands in load/store/move/increment/decrement instructions and as the other operand in arithmetic instructions.  Some instructions only use H+L; another instruction swaps H+L and D+E. Floating point processors intended for the 8080 were [[Intel 8231]], [[AMD Am9511]] and [[Intel 8232]]. They were also readily usable with the [[Z80]] and similar processors.
| 8080 || style="text-align:center;" | 1 संचायक, 6 अन्य || style="text-align:center;" | 0 || साथ ही एक स्टैक पॉइंटर। ए रजिस्टर एक संचायक है जिससे सभी अंकगणित किए जाते हैं; रजिस्टर जोड़े बी + सी, डी + ई, और एच + एल को कुछ निर्देशों में पता रजिस्टरों के रूप में इस्तेमाल किया जा सकता है; सभी रजिस्टरों को लोड/स्टोर/मूव/इंक्रीमेंट/डिक्रीमेंट निर्देशों में ऑपरेंड के रूप में और अंकगणितीय निर्देशों में अन्य ऑपरेंड के रूप में उपयोग किया जा सकता है। कुछ निर्देश केवल H+L का उपयोग करते हैं; एक और निर्देश एच + एल और डी + ई स्वैप करता है। 8080 के लिए बनाए गए फ्लोटिंग-पॉइंट प्रोसेसर इंटेल 8231 , एएमडी एम9511 और इंटेल 8232 थे । वे Z80 और इसी तरह के प्रोसेसर के साथ भी आसानी से प्रयोग करने योग्य थे।
|-
|-
| [[iAPX432]] || style="text-align:center;" | {{0|00}}0 || style="text-align:center;" | stack of 6 || Stack machine
| आईएपीएक्स432 || style="text-align:center;" | 0 || style="text-align:center;" | 6 का ढेर || स्टैक मशीन
|-
|-
| [[X86#16-bit|16-bit x86]]<ref>{{cite web|url=http://www.bitsavers.org/pdf/intel/80286/210498-005_80286_and_80287_Programmers_Reference_Manual_1987.pdf|title=80286 and 80287 Programmer's Reference Manual|publisher=Intel|year=1987}}</ref> || style="text-align:center;" | {{0|00}}6 || style="text-align:center;" | stack of 8
| 16-बिट x86 || style="text-align:center;" | 6 || style="text-align:center;" | 8 का ढेर
(if FP present)
(यदि एफपी मौजूद है)
| [[Intel 8086|8086]]/[[Intel 8088|8088]], [[Intel 80186|80186]]/[[Intel 80188|80188]], [[Intel 80286|80286]], with [[Intel 8087|8087]], [[Intel 80187|80187]] or [[Intel 80287|80287]] for floating-point, with an 80-bit wide, 8 deep register stack with some instructions able to use registers relative to the top of the stack as operands; without 8087/80187/80287, no floating-point registers
| 8086/8088 , 80186/80188 , 80286 , 8087 के साथ , 80187 या 80287 फ्लोटिंग- पॉइंट के लिए, 80-बिट चौड़े, 8 गहरे रजिस्टर स्टैक के साथ कुछ निर्देशों के साथ ऑपरेंड के रूप में स्टैक के शीर्ष के सापेक्ष रजिस्टरों का उपयोग करने में सक्षम; 8087/80187/80287 के बिना, कोई फ़्लोटिंग-पॉइंट रजिस्टर नहीं
|-
|-
| [[IA-32]]<ref name="intel-x86-manuals">{{cite web|url=http://www.intel.com/content/www/us/en/processors/architectures-software-developer-manuals.html|title=Intel 64 and IA-32 Architectures Software Developer Manuals|date=4 December 2019|publisher=Intel}}</ref> || style="text-align:center;" | {{0|00}}8 || style="text-align:center;" | stack of 8 (if FP present),
| आईए-32 || style="text-align:center;" | 8 || style="text-align:center;" | 8 का ढेर (यदि एफपी मौजूद है),
8 (if SSE/MMX present)
8 (यदि एसएसई/एमएमएक्स मौजूद है)
| [[Intel 80386|80386]] required [[Intel 80387|80387]] for floating-point, later processors had built-in floating point, with both having an 80-bit wide, 8 deep register stack with some instructions able to use registers relative to the top of the stack as operands.  The [[Pentium III]] and later had the [[Streaming SIMD Extensions|SSE]] with additional 128-bit XMM registers.
| फ़्लोटिंग-पॉइंट के लिए 80386 की आवश्यकता 80387 थी, बाद के प्रोसेसर में बिल्ट-इन फ़्लोटिंग-पॉइंट था, दोनों में 80-बिट चौड़ा, 8 डीप रजिस्टर स्टैक था, जिसमें कुछ निर्देश ऑपरेंड के रूप में स्टैक के शीर्ष के सापेक्ष रजिस्टरों का उपयोग करने में सक्षम थे। पेंटियम III और बाद में अतिरिक्त 128-बिट XMM रजिस्टरों के साथ SSE था ।
|-
|-
| [[x86-64]]<ref name="intel-x86-manuals"/><ref>{{cite web|url=http://support.amd.com/TechDocs/24592.pdf|title=AMD64 Architecture Programmer's Manual Volume 1: Application Programming|publisher=[[AMD]]|date=October 2013}}</ref> || style="text-align:center;" | {{0|0}}16 || style="text-align:center;" | 16 or 32
| x86-64 || style="text-align:center;" | 16 || style="text-align:center;" | 16 या 32
(if AVX-512 available)
(यदि AVX-512 उपलब्ध हो)
| FP registers are 128-bit XMM registers, later extended to 256-bit YMM registers with [[Advanced Vector Extensions|AVX/AVX2]] and 512-bit ZMM0–ZMM31 registers with [[Advanced Vector Extensions#Advanced Vector Extensions 512|AVX-512]].<ref>{{cite web|url=https://software.intel.com/sites/default/files/managed/c5/15/architecture-instruction-set-extensions-programming-reference.pdf|title=Intel Architecture Instruction Set Extensions and Future Features Programming Reference|publisher=[[Intel]]|date=January 2018}}</ref>
| एफपी रजिस्टर 128-बिट एक्सएमएम रजिस्टर हैं, जिन्हें बाद में एवीएक्स/एवीएक्स2 के साथ 256-बिट वाईएमएम रजिस्टर और एवीएक्स-512 के साथ 512-बिट जेडएमएम0-जेडएमएम31 रजिस्टर तक बढ़ाया गया ।
|-
|-
| [[Xeon Phi]]<ref>{{cite web|url=http://software.intel.com/sites/default/files/forum/278102/327364001en.pdf|title=Intel Xeon Phi Coprocessor Instruction Set Architecture Reference Manual|publisher=Intel|date=September 7, 2012}}</ref> || style="text-align:center;" | {{0|0}}16 || style="text-align:center;" | {{0|0}}32 || Including 32 256/512-bit ZMM registers with AVX-512.
| फेयरचाइल्ड F8 || style="text-align:center;" | एक संचायक, 64 स्क्रैचपैड रजिस्टर, एक अप्रत्यक्ष स्क्रैचपैड रजिस्टर (ISAR) || style="text-align:center;" | — || निर्देश सीधे पहले 16 स्क्रैचपैड रजिस्टरों को संदर्भित कर सकते हैं और ISAR
|-
|-
| [[Fairchild F8]] || style="text-align:center;" | one accumulator, 64 scratchpad registers, one indirect scratchpad register (ISAR) || {{n/a}} || Instructions can directly reference the first 16 scratchpad registers and can access all scratchpad registers indirectly through the ISAR<ref>{{cite book|url=http://www.bitsavers.org/components/fairchild/f8/F8_Guide_To_Programming_1977.pdf|title=F8 Guide to Programming|publisher=Fairchild MOS Microcomputer Division|year=1977}}</ref>
| जियोड जीएक्स || style="text-align:center;" | 1 डेटा, 1 पता
|8|| जिओड जीएक्स/ मीडिया जीएक्स / 4x86 / 5x86 सिरिक्स / नेशनल सेमीकंडक्टर द्वारा बनाए गए 486/पेंटियम संगत प्रोसेसर का अनुकरण है । Transmeta की तरह , प्रोसेसर में एक ट्रांसलेशन लेयर थी जिसने x86 कोड को नेटिव कोड में ट्रांसलेट किया और इसे निष्पादित किया। <sup>[ ''उद्धरण वांछित'' ]</sup> यह 128-बिट एसएसई रजिस्टरों का समर्थन नहीं करता है, आठ 80-बिट फ्लोटिंग-पॉइंट रजिस्टरों का सिर्फ 80387 स्टैक, और आंशिक रूप से 3डीनाउ का समर्थन करता है !एएमडी से। मूल प्रोसेसर में सभी उद्देश्यों के लिए केवल 1 डेटा और 1 एड्रेस रजिस्टर होता है और इसे 32-बिट नामकरण रजिस्टरों r1 (बेस), r2 (डेटा), r3 (बैक पॉइंटर), और r4 (स्टैक पॉइंटर) के 4 रास्तों में अनुवादित किया जाता है। स्क्रैचपैड SRAM पूर्णांक ऑपरेशन के लिए और यह x86 कोड एमुलेशन के लिए L1 कैश का उपयोग करता है (यह वास्तविक मोड में कुछ 286/386/486 निर्देशों के साथ संगत नहीं है)। <sup>[ ''उद्धरण वांछित'' ]</sup> बाद में एएमडी द्वारा नेशनल सेमीकंडक्टर से आईपी हासिल करने और एम्बेडेड बाजार में एथलॉन कोर के साथ ब्रांडेड करने के बाद डिजाइन को छोड़ दिया गया था।
|-
|-
| [[Geode GX]] || style="text-align:center;" | 1 data, 1 address || style="text-align:center;" | {{0|00}}8 || Geode GX/[[Media GX]]/[[4x86]]/[[cx5x86|5x86]] is the emulation of 486/Pentium compatible processor made by [[Cyrix]]/[[National Semiconductor]]. Like [[Transmeta]], the processor had a translation layer that translated x86 code to native code and executed it.{{citation needed|date=February 2016}} It does not support 128-bit SSE registers, just the 80387 stack of eight 80-bit floating point registers, and partially supports [[3DNow!]] from AMD. The native processor only contains 1 data and 1 address register for all purposes and it is translated into 4 paths of 32-bit naming registers r1 (base), r2 (data), r3 (back pointer), and r4 (stack pointer) within scratchpad SRAM for integer operation and it uses the L1 cache for x86 code emulation (it's not compatible with some 286/386/486 instructions in real mode).{{citation needed|date=February 2016}} Later the design was abandoned after AMD acquired the IP from National Semiconductor and branded it with Athlon core in embedded market.  
| सनप्लस एसपीजी || style="text-align:center;" | 0 || style="text-align:center;" | 6 स्टैक + 4 SIMD || ताइवानी कंपनी सनप्लस टेक्नोलॉजी का एक 16-बिट चौड़ा, 32-बिट एड्रेस स्पेस स्टैक मशीन प्रोसेसर, यह शैक्षिक उद्देश्यों और वीडियो गेम कंसोल जैसे वायरलेस 60, मैटल हाइपरस्कैन और XaviXPORT के लिए वीटेक की वी.स्माइल लाइन पर पाया जा सकता है। इसमें नामकरण / नाम बदलने के लिए किसी भी सामान्य-उद्देश्य रजिस्टर या आंतरिक रजिस्टर का अभाव है, लेकिन इसकी फ़्लोटिंग-पॉइंट यूनिट में 80-बिट 6-स्टेज स्टैक और चार 128-बिट VLIW SIMD रजिस्टर एक वर्टेक्स शेडर सह-प्रोसेसर पर हैं।  
|-
|-
| [[V.Smile|SunPlus SPG]] || style="text-align:center;" | {{0|00}}0 || style="text-align:center;" | {{Nowrap|6 stack + 4 SIMD}}|| A 16-bit wide, 32-bit address space stack machine processor from the Taiwanese company Sunplus Technology, it can be found on Vtech's V.Smile line for educational purposes and video game consoles such as the Wireless 60, Mattel HyperScan, and XaviXPORT. It lacks any general-purpose register or internal register for naming/renaming but its Floating Point Unit has an 80-bit 6 stage stack and four 128-bit VLIW SIMD registers on a vertex shader co-processor.    
| वीएम लैब्स नून || style="text-align:center;" | 0 || style="text-align:center;" | 1|| वीएम लैब्स द्वारा विकसित और मल्टीमीडिया के लिए विशिष्ट 32-बिट स्टैक मशीन प्रोसेसर । यह कंपनी के अपने Nuon DVD प्लेयर कंसोल लाइन और ZaPit गेम के गेम वेव फैमिली एंटरटेनमेंट सिस्टम पर पाया जा सकता है। डिजाइन इंटेल की एमएमएक्स तकनीक से काफी प्रभावित था; इसमें वेक्टर और स्केलर दोनों निर्देशों के लिए 128-बाइट एकीकृत स्टैक कैश शामिल था। एकीकृत कैश को बैंक नाम बदलने के माध्यम से आठ 128-बिट वेक्टर रजिस्टरों या बत्तीस 32-बिट SIMD स्केलर रजिस्टरों के रूप में विभाजित किया जा सकता है; इस आर्किटेक्चर में कोई पूर्णांक रजिस्टर नहीं है।    
|-
|-
| [[Nuon (DVD technology)|VM Labs Nuon]] || style="text-align:center;" | {{0|00}}0 || style="text-align:center;" | {{0|00}}1 || A 32-bit stack machine processor developed by VM Labs and specialized for multimedia. It can be found on the company's own Nuon DVD player console line and the Game Wave Family Entertainment System from ZaPit games. The design was heavily influenced by Intel's MMX technology; it contained a 128-byte unified stack cache for both vector and scalar instructions. The unified cache can be divided as 8 128-bit vector registers or 32 32-bit SIMD scalar registers through bank renaming; there is no integer register in this architecture.
| निओस II || style="text-align:center;" | 31 || style="text-align:center;" | 8 || Nios II MIPS IV निर्देश सेट पर आधारित है <sup>[ ''उद्धरण वांछित'' ]</sup> और इसमें 31 32-बिट जीपीआर हैं, जिसमें रजिस्टर 0 को शून्य से हार्डवायर किया गया है, और आठ 64-बिट फ्लोटिंग-पॉइंट रजिस्टर <sup>[ ''उद्धरण वांछित'' ]</sup>
|-
|-
| [[Nios II]]<ref>{{cite web|url=https://www.altera.com/en_US/pdfs/literature/hb/nios2/n2cpu_nii5v1.pdf|title=Nios II Classic Processor Reference Guide|publisher=[[Altera]]|date=April 2, 2015}}</ref><ref>{{cite web|url=https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/hb/nios2/n2cpu-nii5v1gen2.pdf|title=Nios II Gen2 Processor Reference Guide|publisher=Altera|date=April 2, 2015}}</ref> || style="text-align:center;" | {{0|0}}31 || style="text-align:center;" | {{0|00}}8 || Nios II is based on the MIPS IV instruction set{{citation needed|date=February 2016}} and has 31 32-bit GPRs, with register 0 being hardwired to zero, and 8 64-bit floating point registers{{citation needed|date=February 2016}}
| मोटोरोला 6800 || style="text-align:center;" | 2 डेटा, 1 इंडेक्स || style="text-align:center;" | 0 || साथ ही एक स्टैक पॉइंटर
|-
|-
| [[Motorola 6800]]<ref>{{cite web |url=http://bitsavers.org/pdf/motorola/6800/Motorola_M6800_Programming_Reference_Manual_M68PRM(D)_Nov76.pdf |title=M6800 Programming Reference Manual |publisher=[[Motorola]] |date=November 1976|access-date=May 18, 2015}}</ref> || style="text-align:center;" | 2 data, 1 index || style="text-align:center;" | {{0|00}}0 || Plus a stack pointer
| मोटोरोला 68k || style="text-align:center;" | 8 डेटा (d0–d7), 8 पता (a0–a7) || style="text-align:center;" | 8
(यदि एफपी मौजूद है)
| एड्रेस रजिस्टर 8 (a7) स्टैक पॉइंटर है। 68000, 68010, 68012, 68020 और 68030 को फ्लोटिंग-पॉइंट के लिए FPU की आवश्यकता होती है; 68040 में एफपीयू बनाया गया था। एफपी रजिस्टर 80-बिट हैं।
|-
|-
| [[Motorola 68k]]<ref>{{cite web|url=http://www.freescale.com/files/archives/doc/ref_manual/M68000PRM.pdf|title=Motorola M68000 Family Programmer's Reference Manual|publisher=Motorola|year=1992|access-date=June 13, 2015}}</ref> || style="text-align:center;" | 8 data (d0–d7), 8 address (a0–a7) || style="text-align:center;" | {{0|00}}8
| एसएच 16-बिट || style="text-align:center;" | 1 || style="text-align:center;" | 6
(if FP present)
|
| Address register 8 (a7) is the stack pointer. 68000, 68010, 68012, 68020, and 68030 require an FPU for floating point; 68040 had FPU built in.  FP registers are 80-bit.
|-
|-
| [[SuperH|SH 16-bit]] || style="text-align:center;" | {{0|00}}1 || style="text-align:center;" | {{0|00}}6 ||
| भावना इंजन || style="text-align:center;" | 3(VU0)+ 32(VU1) || style="text-align:center;" | 32 SIMD (UV1 में एकीकृत)
+ 2 × 32 वेक्टर (इसके जीपीयू के पास स्थित समर्पित वेक्टर सह-प्रोसेसर)
| इमोशन इंजन का मुख्य कोर (VU0) एक अत्यधिक संशोधित डीएसपी सामान्य कोर है जो सामान्य पृष्ठभूमि कार्यों के लिए अभिप्रेत है और इसमें एक 64-बिट संचायक, दो सामान्य डेटा रजिस्टर और एक 32-बिट प्रोग्राम काउंटर शामिल है। एक संशोधित MIPS III निष्पादन योग्य कोर (VU1) गेम डेटा और प्रोटोकॉल नियंत्रण के लिए है, और इसमें पूर्णांक गणना के लिए बत्तीस 32-बिट सामान्य-उद्देश्य रजिस्टर और SIMD निर्देशों को संग्रहीत करने के लिए बत्तीस 128-बिट SIMD रजिस्टर शामिल हैं, डेटा मूल्य स्ट्रीमिंग और कुछ पूर्णांक गणना मूल्य, और सह-प्रोसेसर पर वेक्टर रजिस्टर फ़ाइल में सामान्य फ़्लोटिंग-पॉइंट गणना को जोड़ने के लिए एक संचायक रजिस्टर। कोप्रोसेसर को 32-प्रविष्टि 128-बिट वेक्टर रजिस्टर फ़ाइल के माध्यम से बनाया गया है (केवल सीपीयू में संचायक से पास होने वाले वेक्टर मानों को संग्रहीत कर सकता है) और कोई पूर्णांक रजिस्टर नहीं बनाया गया है। वेक्टर सह-प्रोसेसर (वीपीयू 0/1) और इमोशन इंजन का संपूर्ण मुख्य प्रोसेसर मॉड्यूल (वीयू0 + वीयू1 + वीपीयू0 + वीपीयू1) दोनों एक संशोधित एमआईपीएस निर्देश सेट के आधार पर बनाए गए हैं। इस मामले में संचायक सामान्य-उद्देश्य नहीं है बल्कि नियंत्रण स्थिति है।
|-
|-
| [[Emotion Engine]]  || style="text-align:center;" | 3(VU0)+ 32(VU1) || style="text-align:center;" | 32 SIMD (integrated in UV1)
| सीयूडीए || colspan="2" style="text-align:center;" | कॉन्फ़िगर करने योग्य, प्रति थ्रेड 255 तक
+ 2 × 32 Vector
| पहले की पीढ़ियों को 127/63 रजिस्टर प्रति थ्रेड ( टेस्ला / फर्मी ) की अनुमति थी। जितने अधिक रजिस्टर प्रति थ्रेड में कॉन्फ़िगर किए जाते हैं, उतने ही कम थ्रेड एक ही समय में चल सकते हैं। रजिस्टर 32 बिट चौड़े हैं; डबल-परिशुद्धता फ़्लोटिंग-पॉइंट नंबर और 64-बिट पॉइंटर्स को दो रजिस्टरों की आवश्यकता होती है। इसमें अतिरिक्त रूप से प्रति थ्रेड 8 विधेय रजिस्टर हैं।
(dedicated vector co-processor that located near by its GPU)
| The Emotion Engine's main core (VU0) is a heavily modified DSP general core intended for general background tasks and it contains one 64-bit accumulator, two general data registers, and one 32-bit program counter. A modified MIPS&nbsp;III executable core(VU1) is for game data and protocol control and it contains 32 32-bit general-purpose registers for integer computation and 32 128-bit SIMD registers for storing SIMD instructions, streaming data value and some integer calculation value, and one accumulator register for connecting general floating-point computation to the vector register file on the co-processor. The coprocessor is built via a 32-entry 128-bit vector register file (can only store vector values that pass from the accumulator in the CPU) and no integer registers are built in.  Both the vector co-processor(VPU 0/1) and the Emotion Engine's entire main processor module(VU0 + VU1 + VPU0 + VPU1) are built based on a modified MIPS instructions set. The accumulator in this case is not general purpose but control status.
|-
|-
| {{Anchor|CUDA}}[[CUDA]]<ref>{{cite web|url=https://docs.nvidia.com/cuda/cuda-c-programming-guide/index.html#compute-capabilities|title=CUDA C Programming Guide|publisher=Nvidia|year=2019|access-date=Jan 9, 2020}}</ref> || style="text-align: center" colspan="2" | configurable, up to 255 per thread || Earlier generations allowed up to 127/63 registers per thread ([[Tesla_(microarchitecture)|Tesla]]/[[Fermi_(microarchitecture)|Fermi]]). The more registers are configured per thread, the fewer threads can run at the same time. Registers are 32 bits wide, double precision floating point numbers and 64 bit pointers therefore require two registers. It additionally has up to 8 predicate registers per thread.<ref>{{cite arXiv|title=Dissecting the NVIDIA Volta GPU Architecture via Microbenchmarking |year=2018|eprint=1804.06826|last1=Jia|first1=Zhe|last2=Maggioni|first2=Marco|last3=Staiger|first3=Benjamin|last4=Scarpazza|first4=Daniele P.|class=cs.DC}}</ref>
| सीडीसी 6000 श्रृंखला || style="text-align: center" | 16
|8|| 8 'ए' रजिस्टर, ए0-ए7, 18-बिट पते रखें; 8 'बी' रजिस्टर, बी0-बी7, 18-बिट पूर्णांक मान रखते हैं (बी0 के साथ स्थायी रूप से शून्य पर सेट); 8 'X' रजिस्टर, X0-X7, पूर्णांक या फ़्लोटिंग-पॉइंट डेटा के 60 बिट रखते हैं। आठ 18-बिट ए रजिस्टरों में से सात को उनके संबंधित एक्स रजिस्टरों से जोड़ा गया था: ए1-ए5 रजिस्टरों में से किसी एक को मान पर सेट करने से संबंधित एक्स रजिस्टर में उस पते की सामग्री का मेमोरी लोड होता है। इसी तरह, ए 6 या ए 7 रजिस्टरों में एक पता सेट करने से एक्स 6 या एक्स 7 से स्मृति में उस स्थान पर मेमोरी स्टोर हो गया। (रजिस्टरों A0 और X0 को इस तरह युग्मित नहीं किया गया था)।
|-
|-
| [[CDC 6000 series]] || style="text-align:center;" | {{0|0}}16 || style="text-align:center;" | {{0|00}}8 || 8 'A' registers, A0–A7, hold 18-bit addresses; 8 'B' registers, B0–B7, hold 18-bit integer values (with B0 permanently set to zero); 8 'X' registers, X0–X7, hold 60 bits of integer or floating-point data. Seven of the eight 18-bit A registers were coupled to their corresponding X registers: setting any of the A1–A5 registers to a value caused a memory load of the contents of that address into the corresponding X register. Likewise, setting an address into registers A6 or A7 caused a memory store into that location in memory from X6 or X7. (Registers A0 and X0 were not coupled like this).
| सिस्टम/360 , सिस्टम/370 , सिस्टम/390 , जेड/आर्किटेक्चर || style="text-align:center;" | 16 || style="text-align:center;" | 4 (यदि एफपी मौजूद है);
G5 में 16 और बाद में S/390 मॉडल और z/आर्किटेक्चर
| एफपी सिस्टम/360 में वैकल्पिक था, और हमेशा एस/370 और बाद में मौजूद था। वेक्टर सुविधा वाले प्रोसेसर में, 16 वेक्टर रजिस्टर होते हैं जिनमें 32-बिट तत्वों की मशीन-निर्भर संख्या होती है।  कुछ रजिस्टरों को सम्मेलन बुलाकर एक निश्चित उद्देश्य सौंपा जाता है ; उदाहरण के लिए, रजिस्टर 14 का उपयोग सबरूटीन रिटर्न एड्रेस के लिए किया जाता है और ईएलएफ एबीआई के लिए, रजिस्टर 15 का उपयोग स्टैक पॉइंटर के रूप में किया जाता है। S/390 G5 प्रोसेसर ने फ्लोटिंग-पॉइंट रजिस्टरों की संख्या बढ़ाकर 16 कर दी।
|-
|-
| [[System/360]], [[System/370]], [[System/390]], [[z/Architecture]] || style="text-align:center;" | {{0|0}}16 || style="text-align:center;" | 4 (if FP present);
| एमएमआईक्स || style="text-align:center;" | 256 || style="text-align:center;" | 256
16 in G5 and later S/390 models and z/Architecture
| 1990 के दशक के अंत में शैक्षणिक उद्देश्यों के लिए डोनाल्ड नुथ द्वारा डिजाइन किया गया एक निर्देश सेट ।
| FP was optional in System/360, and always present in S/370 and later.  In processors with the Vector Facility, there are 16 vector registers containing a machine-dependent number of 32-bit elements.<ref>{{cite web|url=http://bitsavers.org/pdf/ibm/370/vectorFacility/SA22-7125-3_Vector_Operations_Aug88.pdf|title=IBM Enterprise Systems Architecture/370 and System/370 - Vector Operations|publisher=IBM|id=SA22-7125-3|access-date=May 11, 2020}}</ref> Some registers are assigned a fixed purpose by [[calling convention]]s; for example, register 14 is used for subroutine return addresses and, for [[Executable and Linkable Format|ELF]] ABIs, register 15 is used as a stack pointer.  The S/390 G5 processor increased the number of floating-point registers to 16.<ref>{{cite web|url=https://old.hotchips.org/wp-content/uploads/hc_archives/hc10/2_Mon/HC10.S5/HC10.5.1.pdf|title=IBM S/390 G5 Microprocessor}}</ref>
|-
|-
| [[MMIX]]<ref>{{cite web|url=http://mmix.cs.hm.edu|title=MMIX Home Page}}</ref> || style="text-align:center;" | 256 || style="text-align:center;" | 256 || An instruction set designed by [[Donald Knuth]] in the late 1990s for pedagogical purposes.
| एनएस320xx || style="text-align:center;" | 8 || style="text-align:center;" | 8
(यदि एफपी मौजूद है)
|
|-
|-
| [[NS320xx]]<ref>{{cite web|url=http://bitsavers.org/components/national/_dataBooks/1986_National_NS32000_dataBook.pdf|title=Series 32000 Databook|publisher=[[National Semiconductor]]}}</ref> || style="text-align:center;" | {{0|00}}8 || style="text-align:center;" | {{0|00}}8
| ज़ेलरेटेड X10 || style="text-align:center;" | 1 || style="text-align:center;" | 32
(if FP present)
|एक 32/40-बिट स्टैक मशीन-आधारित नेटवर्क प्रोसेसर संशोधित MIPS निर्देश सेट और 128-बिट फ़्लोटिंग-पॉइंट इकाई के साथ। <sup>[ ''उद्धरण वांछित'' ]</sup>
|
|-
|-
| [[Xelerated X10]] || style="text-align:center;" | {{0|00}}1 || style="text-align:center;" | {{0|0}}32 || A 32/40-bit stack machine based network processor with a modified MIPS instruction set and a 128 bit floating point unit.{{cn|date=March 2019}}
| लंबन प्रोपेलर || style="text-align:center;" | 0 || style="text-align:center;" | 2 || एक साधारण लॉजिक सर्किट के साथ एक आठ-कोर 8/16-बिट कटा हुआ स्टैक मशीन नियंत्रक, इसमें 8 कॉग काउंटर (कोर) हैं, जिनमें से प्रत्येक में 32 बिट x 512 स्टैक रैम के साथ तीन 8/16 बिट विशेष नियंत्रण रजिस्टर हैं। हालाँकि, इसमें पूर्णांक उद्देश्यों के लिए कोई सामान्य रजिस्टर नहीं है। आधुनिक प्रोसेसर और मल्टी-कोर सिस्टम में अधिकांश शैडो रजिस्टर फाइलों के विपरीत , कॉग में सभी स्टैक रैम को इंस्ट्रक्शन लेवल में एक्सेस किया जा सकता है, जो इन सभी कॉग को एक सामान्य-उद्देश्य कोर के रूप में कार्य करने की अनुमति देता है यदि आवश्यक हो। फ़्लोटिंग-पॉइंट इकाई बाहरी है और इसमें दो 80-बिट वेक्टर रजिस्टर हैं।
|-
|-
| [[Parallax Propeller]] || style="text-align:center;" | {{0|00}}0 || style="text-align:center;" | {{0|00}}2 || An 8 core 8/16 bit sliced stack machine controller with a simple logic circuit inside, it has 8 cog counters (cores), each containing three 8/16 bit special control registers with 32 bit x 512 stack RAM. However, it does not contain any general register for integer purposes. Unlike most shadow register files in modern processors and multi core systems, all of the stack RAM in cog can be accessed in instruction level which allows all of these cogs to act as a single general purpose core if necessary. Floating point unit is external and it contains two 80 bit vector registers.
| इटेनियम || style="text-align:center;" | 128 || style="text-align:center;" | 128 || और 64 1-बिट विधेय रजिस्टर और 8 शाखा रजिस्टर। एफपी रजिस्टर 82-बिट हैं।
|-
|-
| [[Itanium]] || style="text-align:center;" | 128 || style="text-align:center;" | 128 || And 64 1-bit predicate registers and 8 branch registers. The FP registers are 82-bit.
| स्पार्क || style="text-align:center;" | 31 || style="text-align:center;" | 32 || ग्लोबल रजिस्टर 0 को 0 से हार्डवायर किया गया है। रजिस्टर विंडो का उपयोग करता है ।
|-
|-
| [[SPARC]] || style="text-align:center;" | {{0|0}}31 || style="text-align:center;" | {{0|0}}32 || Global register 0 is hardwired to 0. Uses [[register window]]s.
| आईबीएम पावर || style="text-align:center;" | 32 || style="text-align:center;" | 32 || और 1 लिंक और 1 काउंट रजिस्टर।
|-
|-
| [[IBM POWER Instruction Set Architecture|IBM POWER]] || style="text-align:center;" | {{0|0}}32 || style="text-align:center;" | {{0|0}}32 || And 1 link and 1 count register.
| पावर आईएसए || style="text-align:center;" | 32 || style="text-align:center;" | 32 || और 1 लिंक और 1 काउंट रजिस्टर। वेक्टर सुविधा का समर्थन करने वाले प्रोसेसर में 32 128-बिट वेक्टर रजिस्टर भी होते हैं।
|-
|-
| [[Power ISA]] || style="text-align:center;" | {{0|0}}32 || style="text-align:center;" | {{0|0}}32 || And 1 link and 1 count register.  Processors supporting the [[AltiVec|Vector facility]] also have 32 128-bit vector registers.
| Blackfin || style="text-align:center;" | 8 डेटा, 2 संचायक, 6 पता || style="text-align:center;" | 0 || और स्टैक पॉइंटर और फ्रेम पॉइंटर। अतिरिक्त रजिस्टरों का उपयोग शून्य-ओवरहेड लूप और सर्कुलर बफर डीएजी (डेटा एड्रेस जनरेटर) को लागू करने के लिए किया जाता है।
|-
|-
| [[Blackfin]] || style="text-align:center;" | 8 data, 2 accumulator, 6 address || style="text-align:center;" | {{0|00}}0 || And stack pointer and frame pointer. Additional registers are used to implement zero-overhead loops and circular buffer DAGs (data address generators).
| आईबीएम सेल एसपीई || colspan="2" style="text-align:center;" | 128 || 128 जीपीआर, जो पूर्णांक, पता, या फ्लोटिंग-पॉइंट मान रख सकते हैं
|-
|-
| [[IBM Cell#Synergistic Processing Elements (SPE)|IBM Cell SPE]] || style="text-align: center" colspan="2"| 128 || 128 GPRs, which can hold integer, address, or floating-point values<ref>{{cite web|url=https://www-01.ibm.com/chips/techlib/techlib.nsf/techdocs/76CA6C7304210F3987257060006F2C44/$file/SPU_ISA_v1.2_27Jan2007_pub.pdf|title=Synergistic Processor Unit Instruction Set Architecture Version 1.2|publisher=IBM|date=January 27, 2007}}</ref>
| पीडीपी-10 || colspan="2" style="text-align: center" | 16 || सभी रजिस्टरों का सामान्य रूप से उपयोग किया जा सकता है (पूर्णांक, फ्लोट, स्टैक पॉइंटर, जंप, इंडेक्सिंग, आदि)। प्रत्येक 36-बिट मेमोरी (या रजिस्टर) शब्द को आधे शब्द के रूप में भी जोड़-तोड़ किया जा सकता है, जिसे (18-बिट) पता माना जा सकता है। अन्य शब्द व्याख्याओं का उपयोग कुछ निर्देशों द्वारा किया जाता है। मूल PDP-10 प्रोसेसरों में, ये 16 GPRs भी मुख्य (अर्थात् कोर ) स्मृति स्थानों 0–15 के संगत थे; "फास्ट मेमोरी" नामक एक हार्डवेयर विकल्प ने रजिस्टरों को अलग आईसी के रूप में लागू किया, और स्मृति स्थानों के संदर्भ में 0-15 आईसी रजिस्टरों को संदर्भित किया। बाद के मॉडलों ने रजिस्टरों को "तेज मेमोरी" के रूप में लागू किया और स्मृति स्थानों को 0-15 संदर्भित करना जारी रखा। आंदोलन निर्देश लेते हैं ''(रजिस्टर, मेमोरी)'' ऑपरेंड: <code>MOVE 1,2</code>रजिस्टर-रजिस्टर <code>MOVE 1,1000</code>है, और मेमोरी-टू-रजिस्टर है।
|-
|-
| [[DEC PDP-10|PDP-10]] || style="text-align: center" colspan="2"| {{0|0}}16 || All of the registers may be used generally (integer, float, stack pointer, jump, indexing, etc.). Every 36-bit memory (or register) word can also be manipulated as a half-word, which can be considered an (18-bit) address. Other word interpretations are used by certain instructions. In the original PDP-10 processors, these 16 GPRs also corresponded to main (i.e. [[Magnetic-core memory|core]]) memory locations 0–15; a hardware option called "fast memory" implemented the registers as separate ICs, and references to memory locations 0–15 referred to the IC registers.  Later models implemented the registers as "fast memory" and continued to make memory locations 0–15 refer to them. Movement instructions take ''(register, memory)'' operands: {{code|MOVE 1,2}} is register-register, and {{code|MOVE 1,1000}} is memory-to-register.
| पीडीपी-11 || style="text-align: center" | 7
|6
(यदि एफपीपी मौजूद है)
| R7 प्रोग्राम काउंटर है। कोई भी रजिस्टर स्टैक पॉइंटर हो सकता है लेकिन R6 का उपयोग हार्डवेयर इंटरप्ट और ट्रैप के लिए किया जाता है।
|-
|-
| [[DEC PDP-11|PDP-11]] || style="text-align:center;" | {{0|00}}7 || style="text-align:center;" | {{0|00}}6
| वैक्स || colspan="2" style="text-align:center;" | 16
(if FPP present)
| जीपीआर का उपयोग फ्लोटिंग-पॉइंट वैल्यू के लिए भी किया जाता है। तीन रजिस्टरों के विशेष उपयोग हैं: R12 (तर्क सूचक), R13 (फ़्रेम पॉइंटर), और R14 (स्टैक पॉइंटर), जबकि R15 प्रोग्राम काउंटर को संदर्भित करता है।
| R7 is the program counter. Any register can be a stack pointer but R6 is used for hardware interrupts and traps.
|-
|-
| [[DEC VAX|VAX]] || style="text-align: center" colspan="2"| {{0|0}}16 || The GPRs are used for floating-point values as well.  Three of the registers have special uses: R12 (Argument Pointer), R13 (Frame Pointer), and R14 (Stack Pointer), while R15 refers to the Program Counter.
| अल्फा || style="text-align: center" | 31
|31|| रजिस्टरों R31 (पूर्णांक) और F31 (फ्लोटिंग-पॉइंट) को शून्य से जोड़ा जाता है।
|-
|-
| [[DEC Alpha|Alpha]] || style="text-align:center;" | {{0|0}}31 || style="text-align:center;" | {{0|0}}31 || Registers R31 (integer) and F31 (floating-point) are hardwired to zero.
| 6502 || style="text-align:center;" | 1 डेटा, 2 इंडेक्स || style="text-align:center;" | 0 || मुख्य उद्देश्य डेटा स्टोर और मेमोरी एड्रेस (8-बिट डेटा/16-बिट एड्रेस) के लिए 6502 की सामग्री ए (संचयक) रजिस्टर, एक्स और वाई अप्रत्यक्ष और प्रत्यक्ष इंडेक्स रजिस्टर (क्रमशः) हैं और एसपी रजिस्टर केवल विशिष्ट इंडेक्स हैं।
|-
|-
| [[MOS Technology 6502|6502]] || style="text-align:center;" | 1 data, 2 index|| style="text-align:center;" | {{0|00}}0 ||6502's content A (Accumulator) register for main purpose data store and memory address (8-bit data/16-bit address), X,Y are indirect and direct index registers (respectively) and the SP registers are specific index only.
| W65C816S || style="text-align:center;" | 1|| style="text-align:center;" | 0 ||65c816 6502 का 16-बिट उत्तराधिकारी है। X, Y, और D (डायरेक्ट पेज रजिस्टर) कंडीशन रजिस्टर हैं और SP रजिस्टर केवल विशिष्ट इंडेक्स हैं। मुख्य संचायक को 16-बिट (C) तक बढ़ाया गया  जबकि अनुकूलता के लिए 8-बिट (A) रखते हुए और मुख्य रजिस्टर अब 24-बिट (16-बिट वाइड डेटा इंस्ट्रक्शन/24-बिट मेमोरी एड्रेस) तक एड्रेस कर सकते हैं।
|-
|-
| [[65C816|W65C816S]] || style="text-align:center;" | {{0|00}}1 || style="text-align:center;" | {{0|00}}0 || 65c816 is the 16-bit successor of the 6502.  X,Y, D (Direct Page register) are condition registers and SP register are specific index only. Main accumulator extended to 16-bit (C)<ref>{{Cite web|url=https://wiki.superfamicom.org/learning-65816-assembly#toc-2|title=Learning 65816 Assembly|website=Super Famicom Development Wiki|access-date=14 November 2019}}</ref> while keeping 8-bit (A) for compatibility and main registers can now address up to 24-bit (16-bit wide data instruction/24-bit memory address).
| एमईपी || style="text-align:center;" | 4 || style="text-align:center;" | 8 || मीडिया-एम्बेडेड प्रोसेसर तोशिबा द्वारा विकसित एक 32-बिट प्रोसेसर था जिसमें एक संशोधित 8080 निर्देश सेट था। सभी मोड (8/16/32-बिट) के माध्यम से केवल ए, बी, सी और डी रजिस्टर उपलब्ध हैं। यह x86 के साथ असंगत है; हालाँकि, इसमें 80-बिट फ़्लोटिंग-पॉइंट इकाई है जो x87-संगत है।
|-
|-
| [http://www.6502.org/users/andre/65k/ 65k] || style="text-align:center;" | {{0|00}}1 || style="text-align:center;" | {{0|00}}0 || Direct successor of 6502, 65002 only content A (Accumulator) register for main purpose data store and extend data wide to 32-bit and 64-bit instruction wide, support 48-bit virtual address in software mode, X,Y are still condition register and remain 8-bit and SP register are specific index but increase to 16-bit wide.
| तस्वीर माइक्रोकंट्रोलर || style="text-align:center;" | 1 || style="text-align:center;" | 0 ||
|-
|-
| [[Media-embedded processor|MeP]] || style="text-align:center;" | {{0|00}}4 || style="text-align:center;" | {{0|00}}8 || Media-embedded processor was a 32 bit processor developed by [[Toshiba]] with a modded 8080 instruction set with only the A, B, C, and D registers available through all modes (8/16/32 bit). It is incompatible with x86; however, it contains a 80 bit floating point unit that is x87 compatible.
| एवीआर माइक्रोकंट्रोलर || style="text-align:center;" | 32 || style="text-align:center;" | 0 ||
|-
|-
| [[PIC microcontroller]] || style="text-align:center;" | {{0|00}}1 || style="text-align:center;" | {{0|00}}0 ||
| एआरएम 32-बिट (एआरएम/ए32, थंब-2/टी32) || style="text-align:center;" | 14 || style="text-align:center;" | भिन्न
(32 तक)
|r15 प्रोग्राम काउंटर है, और GPR के रूप में प्रयोग करने योग्य नहीं है; r13 स्टैक पॉइंटर है; प्रोसेसर मोड स्विच पर r8–r13 को अन्य (बैंक्ड) के लिए स्विच आउट किया जा सकता है। पुराने संस्करणों में 26-बिट एड्रेसिंग थी,  और स्टेटस फ्लैग के लिए प्रोग्राम काउंटर (आर15) के ऊपरी बिट्स का इस्तेमाल किया, जिससे वह रजिस्टर 32-बिट हो गया।
|-
|-
| [[Atmel AVR|AVR microcontroller]] || style="text-align:center;" | {{0|0}}32 || style="text-align:center;" | {{0|00}}0 ||
| एआरएम 32-बिट (अंगूठा) || style="text-align:center;" | 8 || style="text-align:center;" | 16 ||अंगूठे का संस्करण 1, जो केवल r0 से r7 तक पंजीयकों तक पहुंच का समर्थन करता है
|-
|-
| [[ARM architecture|ARM]] 32-bit (ARM/A32, Thumb-2/T32) || style="text-align:center;" | {{0|0}}14 || style="text-align:center;" | Varies
| एआरएम 64-बिट (ए64) || style="text-align:center;" | 31 || style="text-align:center;" | 32
(up to 32)
| रजिस्टर r31 स्टैक पॉइंटर है या संदर्भ के आधार पर 0 से हार्डवेयर्ड है।
| r15 is the program counter, and not usable as a GPR; r13 is the stack pointer; r8–r13 can be switched out for others (banked) on a processor mode switch. Older versions had 26-bit addressing,<ref>{{cite web|url=http://infocenter.arm.com/help/topic/com.arm.doc.ihi0042d/IHI0042D_aapcs.pdf|title=Procedure Call Standard for the ARM Architecture|publisher=[[ARM Holdings]]|date=30 November 2013|access-date=27 May 2013}}</ref> and used upper bits of the program counter (r15) for status flags, making that register 32-bit.
|-
|-
| [[ARM architecture|ARM]] 32-bit (Thumb) || style="text-align:center;" | {{0|00}}8 || style="text-align:center;" | {{0|0}}16 || Version 1 of Thumb, which only supported access to registers r0 through r7<ref>{{cite web|url=https://developer.arm.com/docs/ddi0210/latest/programmers-model/registers/the-thumb-state-register-set|title=2.6.2. The Thumb-state register set|work=ARM7TDMI Technical Reference Manual|publisher=[[ARM Holdings]]}}</ref>
| एमआईपीएस || style="text-align:center;" | 31 || style="text-align:center;" | 32 || पूर्णांक रजिस्टर 0 को 0 से हार्डवार्ड किया गया है।
|-
|-
| [[ARM architecture|ARM]] 64-bit (A64)<ref>{{cite web|url=http://infocenter.arm.com/help/topic/com.arm.doc.ihi0055a/IHI0055A_aapcs64.pdf|title=Procedure Call Standard for the ARM 64-bit Architecture|publisher=ARM Holdings|date=22 May 2013|access-date=27 May 2013}}</ref> || style="text-align:center;" | {{0|0}}31 || style="text-align:center;" | {{0|0}}32 || Register r31 is the stack pointer or hardwired to 0, depending on the context.
| RISC-वी || style="text-align:center;" | 31 || style="text-align:center;" | 32 || इंटीजर रजिस्टर 0 हार्डवायर्ड टू 0। वेरिएंट RV32E, बहुत सीमित संसाधनों वाले सिस्टम के लिए अभिप्रेत है, इसमें 15 पूर्णांक रजिस्टर हैं।
|-
|-
| [[MIPS architecture|MIPS]] || style="text-align:center;" | {{0|0}}31 || style="text-align:center;" | {{0|0}}32 || Integer register 0 is hardwired to 0.
| अहसास || colspan="2" style="text-align:center;" | 64 (प्रति कोर) || प्रत्येक निर्देश नियंत्रित करता है कि क्या रजिस्टरों को पूर्णांक या एकल सटीक फ़्लोटिंग पॉइंट के रूप में व्याख्या किया जाता है। आर्किटेक्चर वर्तमान में उपलब्ध 16 और 64 कोर कार्यान्वयन के साथ 4096 कोर तक स्केलेबल है।
|-
|-
| [[RISC-V]] || style="text-align:center;" | {{0|0}}31 || style="text-align:center;" | {{0|0}}32 || Integer register 0 hardwired to 0. The variant RV32E intended for systems with very limited resources has 15 integer registers.
| RISC-वी || style="text-align:center;" | 31 || style="text-align:center;" | 32 || इंटीजर रजिस्टर 0 हार्डवायर्ड टू 0। वेरिएंट RV32E, बहुत सीमित संसाधनों वाले सिस्टम के लिए अभिप्रेत है, इसमें 15 पूर्णांक रजिस्टर हैं।
|-
|-
| [[Adapteva|Epiphany]] || style="text-align: center" colspan="2" | 64 (per core)<ref>{{cite web|url=http://adapteva.com/docs/epiphany_arch_ref.pdf|title=Epiphany Architecture Reference}}</ref> || Each instruction controls whether registers are interpreted as integers or single precision floating point. Architecture is scalable to 4096 cores with 16 and 64 core implementations currently available.
| अहसास || colspan="2" style="text-align: center" | 64 (प्रति कोर) || प्रत्येक निर्देश नियंत्रित करता है कि क्या रजिस्टरों को पूर्णांक या एकल सटीक फ़्लोटिंग पॉइंट के रूप में व्याख्या किया जाता है। आर्किटेक्चर वर्तमान में उपलब्ध 16 और 64 कोर कार्यान्वयन के साथ 4096 कोर तक स्केलेबल है।
|}
|}


{{Clear}}
{{Clear}}


== उपयोग ==
== उपयोग ==
एक प्रोसेसर पर उपलब्ध रजिस्टरों की संख्या और उन रजिस्टरों का उपयोग करके किए जा सकने वाले संचालन का कंपाइलरों को अनुकूलित करके उत्पन्न कोड की [[ एल्गोरिथम दक्षता ]] पर महत्वपूर्ण प्रभाव पड़ता है। एक्सप्रेशन ट्री का [[ रेडिएटर संख्या ]] उस एक्सप्रेशन ट्री का मूल्यांकन करने के लिए आवश्यक न्यूनतम रजिस्टर देता है।
प्रोसेसर पर उपलब्ध रजिस्टरों की संख्या और उन रजिस्टरों का उपयोग करके किए जा सकने वाले संचालन का [[संकलक के अनुकूलन]] द्वारा उत्पन्न कोड की दक्षता पर महत्वपूर्ण प्रभाव पड़ता है। एक्सप्रेशन ट्री का स्ट्रालर नंबर उस एक्सप्रेशन ट्री का मूल्यांकन करने के लिए आवश्यक न्यूनतम संख्या में रजिस्टर देता है।


==यह भी देखें==
==यह भी देखें==


* [[ सीपीयू कैश ]]
* [[ सीपीयू कैश |सीपीयू कैश]]
*पंजीकरण आवंटन
*पंजीकरण आवंटन
* रजिस्टर फाइल
* रजिस्टर फाइल
* [[ शिफ्ट का रजिस्टर ]]
* [[ शिफ्ट का रजिस्टर |शिफ्ट का रजिस्टर]]


==संदर्भ==
==संदर्भ==
Line 197: Line 200:
[[Category:डिजिटल रजिस्टर]]
[[Category:डिजिटल रजिस्टर]]
[[Category: केंद्रीय प्रसंस्करण इकाई]]
[[Category: केंद्रीय प्रसंस्करण इकाई]]
==


[[Category: Machine Translated Page]]
[[Category: Machine Translated Page]]
[[Category:Created On 06/09/2022]]
[[Category:Created On 06/09/2022]]

Revision as of 17:06, 17 December 2022

प्रोसेसर रजिस्टर कंप्यूटर के प्रोसेसर के लिए एक त्वरित अभिगम्य स्तिथि (क्विक एक्सेसिबल लोकेशन) है।[1] रजिस्टरों में आमतौर पर थोड़ी मात्रा में तेज भंडारण होता है, हालांकि कुछ रजिस्टरों में विशिष्ट हार्डवेयर कार्य होते हैं, और केवल पढ़ने या लिखने के लिए ही हो सकते हैं। कंप्यूटर आर्किटेक्चर में, रजिस्टरों को आमतौर पर मुख्य मेमोरी के अलावा अन्य तंत्रों द्वारा संबोधित किया जाता है, लेकिन कुछ मामलों में एक मेमोरी एड्रेस निर्दिष्ट किया जा सकता है। डीईसी पीडीपी-10, आईसीटी 1900 श्रंखलाएं हैं।[2]

लगभग सभी कंप्यूटर, चाहे लोड/स्टोर आर्किटेक्चर हो या नहीं, एक बड़ी मेमोरी से डेटा को रजिस्टरों में लोड करते हैं जहां इसका उपयोग अंकगणितीय संचालन के लिए किया जाता है और मशीन निर्देशों द्वारा बदलाव या परीक्षण किया जाता है। बदलाव किए गए डेटा को अक्सर मुख्य मेमोरी में या तो उसी निर्देश द्वारा या बाद के एक द्वारा संग्रहीत किया जाता है। आधुनिक प्रोसेसर मुख्य मेमोरी के रूप में या तो स्थिर या गतिशील रैम का उपयोग करते हैं, बाद वाले को आमतौर पर एक या अधिक कैश स्तरों के माध्यम से एक्सेस किया जाता है।

प्रोसेसर रजिस्टर आमतौर पर मेमोरी पदानुक्रम (हायरार्की) के शीर्ष पर होते हैं, और डेटा तक पहुंचने का सबसे तेज़ तरीका प्रदान करते हैं। शब्द सामान्य रूप से केवल रजिस्टरों के समूह को संदर्भित करता है जो निर्देश सेट द्वारा परिभाषित निर्देश के हिस्से के रूप में सीधे एन्कोड किए जाते हैं। हालांकि, आधुनिक उच्च-प्रदर्शन सीपीयू में अक्सर इन "आर्किटेक्चरल रजिस्टरों" के डुप्लिकेट होते हैं ताकि रजिस्टर नाम बदलने के माध्यम से प्रदर्शन में सुधार किया जा सके, समानांतर और सट्टा निष्पादन की अनुमति दी जा सके। आधुनिक x86 डिज़ाइन ने 1995 के आसपास पेंटियम प्रो, साइरिक्स 6x86, Nx586, और AMD K5 की रिलीज़ के साथ इन तकनीकों का अधिग्रहण किया।

जब एक कंप्यूटर प्रोग्राम एक ही डेटा को बार-बार एक्सेस करता है, तो इसे संदर्भ का स्थान कहा जाता है। रजिस्टरों में अक्सर उपयोग किए जाने वाले मूल्यों को रखना प्रोग्राम के प्रदर्शन के लिए महत्वपूर्ण हो सकता है। रजिस्टर आवंटन या तो कोड जनरेशन चरण में एक कंपाइलर द्वारा या असेंबली भाषा प्रोग्रामर द्वारा स्वतः (मैन्युअल) रूप से किया जाता है।

आकार

रजिस्टर आमतौर पर बिट्स की संख्या से मापा जाता है, उदाहरण के लिए, " 8-बिट रजिस्टर", " 32-बिट रजिस्टर", " 64-बिट रजिस्टर", या इससे भी अधिक है। कुछ निर्देश सेटों में, रजिस्टर विभिन्न मोड में काम कर सकते हैं, उनकी स्टोरेज मेमोरी को छोटे भागों में तोड़ सकते हैं (उदाहरण के लिए 32-बिट चार 8-बिट वाले), जिसमें कई डेटा (वेक्टर, या डेटा की एक-आयामी सरणी ) एक ही समय में लोड और संचालित किया जा सकता है। आमतौर पर इसे अतिरिक्त रजिस्टरों को जोड़कर कार्यान्वित किया जाता है जो उनकी मेमोरी को एक बड़े रजिस्टर में मैप करते हैं। वे प्रोसेसर जिनमें एकाधिक डेटा पर एकल निर्देशों को निष्पादित करने की क्षमता होती है, वेक्टर प्रोसेसर कहलाते हैं।

प्रकार

प्रोसेसर में अक्सर कई प्रकार के रजिस्टर होते हैं, जिन्हें उन मूल्यों के प्रकार के अनुसार वर्गीकृत किया जा सकता है जिन्हें वे स्टोर कर सकते हैं या उन पर काम करने वाले निर्देश:

  • उपयोगकर्ता-सुलभ रजिस्टर मशीन निर्देशों द्वारा पढ़ा या लिखा जा सकता है। उपयोगकर्ता-सुलभ रजिस्टरों का सबसे आम विभाजन डेटा रजिस्टरों और पता रजिस्टरों में है।
    • डेटा रजिस्टर डेटा (कंप्यूटिंग) जैसे पूर्णांक (कंप्यूटर विज्ञान) और, कुछ आर्किटेक्चर में, फ्लोटिंग-पॉइंट मान, साथ ही वर्ण (कंप्यूटिंग), छोटे बिट सरणियाँ और अन्य डेटा धारण कर सकता है। कुछ पुराने आर्किटेक्चर में, जैसे आईबीएम 704, आईबीएम 709 और उत्तराधिकारी, पीडीपी-1, पीडीपी-4 /पीडीपी-7 /पीडीपी-9 /पीडीपी-15 , पीडीपी-5 /पीडीपी-8 , और एचपी 2100 , एक विशेष डेटा रजिस्टर जिसे संचायक (कंप्यूटिंग) के रूप में जाना जाता है, का उपयोग कई कार्यों के लिए परोक्ष रूप से किया जाता है।
    • एड्रेस रजिस्टर मेमोरी एड्रेस को रोकता (होल्ड) है और उन निर्देशों द्वारा उपयोग किया जाता है जो अप्रत्यक्ष रूप से प्राथमिक मेमरी तक पहुंचते हैं।
      • कुछ प्रोसेसर में रजिस्टर होते हैं जिनका उपयोग केवल एक पता रखने के लिए या केवल संख्यात्मक मान रखने के लिए किया जा सकता है (कुछ मामलों में एक सूचकांक रजिस्टर के रूप में उपयोग किया जाता है जिसका मूल्य किसी पते से ऑफसेट के रूप में जोड़ा जाता है); अन्य रजिस्टरों को किसी भी प्रकार की मात्रा रखने की अनुमति देते हैं। एक ऑपरेंड के प्रभावी पते को निर्दिष्ट करने के लिए उपयोग किए जाने वाले संभावित एड्रेसिंग मोड की एक विस्तृत विविधता मौजूद है।
      • स्टेक सूचक का उपयोग रन-टाइम स्टैक को प्रबंधित करने के लिए किया जाता है। शायद ही, अन्य स्टैक (डेटा संरचना) को समर्पित पता रजिस्टरों द्वारा संबोधित किया जाता है (ढेर मशीन देखें)।
    • सामान्य प्रयोजन के रजिस्टर (जीपीआर') डेटा और पते दोनों को स्टोर कर सकते हैं, यानी, वे संयुक्त डेटा/पता रजिस्टर हैं; कुछ आर्किटेक्चर में, रजिस्टर फाइल एकीकृत होती है ताकि जीपीआर चल बिन्दु संख्या ों को भी स्टोर कर सके।
    • स्थिति रजिस्टर सत्य मान रखता है जो अक्सर यह निर्धारित करने के लिए उपयोग किया जाता है कि कुछ निर्देश निष्पादित किया जाना चाहिए या नहीं।
    • फ़्लोटिंग-पॉइंट रजिस्टर (FORs) कई आर्किटेक्चर में चल बिन्दु संख्या स्टोर करते हैं।
    • निरंतर (कंप्यूटर प्रोग्रामिंग) रजिस्टर केवल-पढ़ने के लिए मान रखता है जैसे शून्य, एक, या अनुकरणीय आई।
    • वेक्टर रजिस्टर सिंगल इंस्ट्रक्शन, मल्टीपल डेटा इंस्ट्रक्शन (सिंगल इंस्ट्रक्शन, मल्टीपल डेटा) द्वारा किए गए वेक्टर प्रोसेसर के लिए डेटा होल्ड करें।
    • विशेष प्रयोजन के रजिस्टर (एसपीआर) कार्यक्रम की स्थिति को पकड़ें; उनमें आमतौर पर कार्यक्रम गणक, जिसे इंस्ट्रक्शन पॉइंटर भी कहा जाता है, और स्टेटस रजिस्टर शामिल होते हैं; प्रोग्राम काउंटर और स्टेटस रजिस्टर को कार्यक्रम की स्थिति शब्द (PSW) रजिस्टर में जोड़ा जा सकता है। उपरोक्त स्टैक पॉइंटर को कभी-कभी इस समूह में भी शामिल किया जाता है। एंबेडेड माइक्रोप्रोसेसरों में विशेष हार्डवेयर तत्वों के अनुरूप रजिस्टर भी हो सकते हैं।
    • कुछ आर्किटेक्चर में, मॉडल-विशिष्ट रजिस्टर (जिसे मशीन-विशिष्ट रजिस्टर भी कहा जाता है) प्रोसेसर से संबंधित डेटा और सेटिंग्स को ही स्टोर करता है। चूंकि उनके अर्थ एक विशिष्ट प्रोसेसर के डिजाइन से जुड़े होते हैं, इसलिए उनसे प्रोसेसर पीढ़ियों के बीच मानक बने रहने की उम्मीद नहीं की जा सकती है।
    • मेमोरी टाइप रेंज रजिस्टर (एमटीआरआर')
  • आंतरिक रजिस्टर - निर्देश द्वारा पहुंच योग्य नहीं है, प्रोसेसर संचालन के लिए आंतरिक रूप से उपयोग किया जाता है।
  • वास्तुकला रजिस्टर - एमआईपीएस वास्तुकला द्वारा परिभाषित सॉफ्टवेयर को दिखाई देने वाले रजिस्टर भौतिक हार्डवेयर के अनुरूप नहीं हो सकते हैं, यदि अंतर्निहित हार्डवेयर द्वारा रजिस्टर का नामकरण किया जा रहा है।

हार्डवेयर रजिस्टर समान होते हैं, लेकिन सीपीयू के बाहर होते हैं।

कुछ आर्किटेक्चर (जैसे SPARC और MIPS ) में, पूर्णांक रजिस्टर फ़ाइल में पहला या अंतिम रजिस्टर एक छद्म-रजिस्टर होता है जिसमें पढ़ने पर हमेशा शून्य वापस करने के लिए हार्डवार्ड किया जाता है (ज्यादातर इंडेक्सिंग मोड को सरल बनाने के लिए), और इसे अधिलेखित नहीं किया जा सकता है। अल्फा में, यह फ़्लोटिंग-पॉइंट रजिस्टर फ़ाइल के लिए भी किया जाता है। इसके परिणामस्वरूप, रजिस्टर फाइलों को आमतौर पर एक रजिस्टर के रूप में उद्धृत किया जाता है, जिनमें से कितने वास्तव में प्रयोग करने योग्य होते हैं; उदाहरण के लिए, 32 रजिस्टरों को उद्धृत किया जाता है, जब उनमें से केवल 31 रजिस्टर की उपरोक्त परिभाषा में फिट होते हैं।

उदाहरण

निम्न तालिका कई मुख्यधारा के सीपीयू आर्किटेक्चर में रजिस्टरों की संख्या दिखाती है। ध्यान दें कि x86-संगत प्रोसेसर में स्टैक पॉइंटर (ESP) को एक पूर्णांक रजिस्टर के रूप में गिना जाता है, भले ही सीमित संख्या में निर्देश हों जिनका उपयोग इसकी सामग्री पर संचालित करने के लिए किया जा सकता है। अधिकांश आर्किटेक्चर पर समान चेतावनी लागू होती है।

हालांकि उपरोक्त सभी आर्किटेक्चर अलग-अलग हैं, लगभग सभी एक बुनियादी व्यवस्था में हैं जिसे वॉन न्यूमैन वास्तुकला के रूप में जाना जाता है, जिसे पहले हंगरी-अमेरिकी गणितज्ञ जॉन वॉन न्यूमैन द्वारा प्रस्तावित किया गया था। यह भी उल्लेखनीय है कि ग्राफिक्स प्रोसेसिंग इकाइयों पर सामान्य प्रयोजन कंप्यूटिंग पर रजिस्टरों की संख्या सीपीयू की तुलना में बहुत अधिक है।

आर्किटेक्चर जीपीआर/डेटा + पता रजिस्टर एफपी रजिस्टर टिप्पणियाँ
एटी एंड टी हॉबिट 0 7 का ढेर सभी डेटा हेरफेर निर्देश पूरी तरह से रजिस्टरों के भीतर काम करते हैं, और डेटा को प्रोसेसिंग से पहले एक रजिस्टर में ले जाना चाहिए।
क्रे-1 8 स्केलर डेटा, 8 पता 8 अदिश, 8 सदिश

(64 तत्व)

स्केलर डेटा रजिस्टर पूर्णांक या फ़्लोटिंग-पॉइंट हो सकते हैं; 64 स्केलर स्क्रैच-पैड टी रजिस्टर और 64 एड्रेस स्क्रैच-पैड बी रजिस्टर
4004 1 संचायक, 16 अन्य 0 रजिस्टर ए सामान्य-उद्देश्य है, जबकि r0-r15 रजिस्टर पते और खंड के लिए हैं।
8008 1 संचायक, 6 अन्य 0 ए रजिस्टर एक संचायक है जिससे सभी अंकगणित किए जाते हैं; एच और एल रजिस्टरों को एक पता रजिस्टर के संयोजन में इस्तेमाल किया जा सकता है; सभी रजिस्टरों को लोड/स्टोर/मूव/इंक्रीमेंट/डिक्रीमेंट निर्देशों में ऑपरेंड के रूप में और अंकगणितीय निर्देशों में अन्य ऑपरेंड के रूप में उपयोग किया जा सकता है। कोई फ़्लोटिंग-पॉइंट यूनिट (FPU) उपलब्ध नहीं है।
8080 1 संचायक, 6 अन्य 0 साथ ही एक स्टैक पॉइंटर। ए रजिस्टर एक संचायक है जिससे सभी अंकगणित किए जाते हैं; रजिस्टर जोड़े बी + सी, डी + ई, और एच + एल को कुछ निर्देशों में पता रजिस्टरों के रूप में इस्तेमाल किया जा सकता है; सभी रजिस्टरों को लोड/स्टोर/मूव/इंक्रीमेंट/डिक्रीमेंट निर्देशों में ऑपरेंड के रूप में और अंकगणितीय निर्देशों में अन्य ऑपरेंड के रूप में उपयोग किया जा सकता है। कुछ निर्देश केवल H+L का उपयोग करते हैं; एक और निर्देश एच + एल और डी + ई स्वैप करता है। 8080 के लिए बनाए गए फ्लोटिंग-पॉइंट प्रोसेसर इंटेल 8231 , एएमडी एम9511 और इंटेल 8232 थे । वे Z80 और इसी तरह के प्रोसेसर के साथ भी आसानी से प्रयोग करने योग्य थे।
आईएपीएक्स432 0 6 का ढेर स्टैक मशीन
16-बिट x86 6 8 का ढेर

(यदि एफपी मौजूद है)

8086/8088 , 80186/80188 , 80286 , 8087 के साथ , 80187 या 80287 फ्लोटिंग- पॉइंट के लिए, 80-बिट चौड़े, 8 गहरे रजिस्टर स्टैक के साथ कुछ निर्देशों के साथ ऑपरेंड के रूप में स्टैक के शीर्ष के सापेक्ष रजिस्टरों का उपयोग करने में सक्षम; 8087/80187/80287 के बिना, कोई फ़्लोटिंग-पॉइंट रजिस्टर नहीं
आईए-32 8 8 का ढेर (यदि एफपी मौजूद है),

8 (यदि एसएसई/एमएमएक्स मौजूद है)

फ़्लोटिंग-पॉइंट के लिए 80386 की आवश्यकता 80387 थी, बाद के प्रोसेसर में बिल्ट-इन फ़्लोटिंग-पॉइंट था, दोनों में 80-बिट चौड़ा, 8 डीप रजिस्टर स्टैक था, जिसमें कुछ निर्देश ऑपरेंड के रूप में स्टैक के शीर्ष के सापेक्ष रजिस्टरों का उपयोग करने में सक्षम थे। पेंटियम III और बाद में अतिरिक्त 128-बिट XMM रजिस्टरों के साथ SSE था ।
x86-64 16 16 या 32

(यदि AVX-512 उपलब्ध हो)

एफपी रजिस्टर 128-बिट एक्सएमएम रजिस्टर हैं, जिन्हें बाद में एवीएक्स/एवीएक्स2 के साथ 256-बिट वाईएमएम रजिस्टर और एवीएक्स-512 के साथ 512-बिट जेडएमएम0-जेडएमएम31 रजिस्टर तक बढ़ाया गया ।
फेयरचाइल्ड F8 एक संचायक, 64 स्क्रैचपैड रजिस्टर, एक अप्रत्यक्ष स्क्रैचपैड रजिस्टर (ISAR) — निर्देश सीधे पहले 16 स्क्रैचपैड रजिस्टरों को संदर्भित कर सकते हैं और ISAR
जियोड जीएक्स 1 डेटा, 1 पता 8 जिओड जीएक्स/ मीडिया जीएक्स / 4x86 / 5x86 सिरिक्स / नेशनल सेमीकंडक्टर द्वारा बनाए गए 486/पेंटियम संगत प्रोसेसर का अनुकरण है । Transmeta की तरह , प्रोसेसर में एक ट्रांसलेशन लेयर थी जिसने x86 कोड को नेटिव कोड में ट्रांसलेट किया और इसे निष्पादित किया। [ उद्धरण वांछित ] यह 128-बिट एसएसई रजिस्टरों का समर्थन नहीं करता है, आठ 80-बिट फ्लोटिंग-पॉइंट रजिस्टरों का सिर्फ 80387 स्टैक, और आंशिक रूप से 3डीनाउ का समर्थन करता है !एएमडी से। मूल प्रोसेसर में सभी उद्देश्यों के लिए केवल 1 डेटा और 1 एड्रेस रजिस्टर होता है और इसे 32-बिट नामकरण रजिस्टरों r1 (बेस), r2 (डेटा), r3 (बैक पॉइंटर), और r4 (स्टैक पॉइंटर) के 4 रास्तों में अनुवादित किया जाता है। स्क्रैचपैड SRAM पूर्णांक ऑपरेशन के लिए और यह x86 कोड एमुलेशन के लिए L1 कैश का उपयोग करता है (यह वास्तविक मोड में कुछ 286/386/486 निर्देशों के साथ संगत नहीं है)। [ उद्धरण वांछित ] बाद में एएमडी द्वारा नेशनल सेमीकंडक्टर से आईपी हासिल करने और एम्बेडेड बाजार में एथलॉन कोर के साथ ब्रांडेड करने के बाद डिजाइन को छोड़ दिया गया था।
सनप्लस एसपीजी 0 6 स्टैक + 4 SIMD ताइवानी कंपनी सनप्लस टेक्नोलॉजी का एक 16-बिट चौड़ा, 32-बिट एड्रेस स्पेस स्टैक मशीन प्रोसेसर, यह शैक्षिक उद्देश्यों और वीडियो गेम कंसोल जैसे वायरलेस 60, मैटल हाइपरस्कैन और XaviXPORT के लिए वीटेक की वी.स्माइल लाइन पर पाया जा सकता है। इसमें नामकरण / नाम बदलने के लिए किसी भी सामान्य-उद्देश्य रजिस्टर या आंतरिक रजिस्टर का अभाव है, लेकिन इसकी फ़्लोटिंग-पॉइंट यूनिट में 80-बिट 6-स्टेज स्टैक और चार 128-बिट VLIW SIMD रजिस्टर एक वर्टेक्स शेडर सह-प्रोसेसर पर हैं।
वीएम लैब्स नून 0 1 वीएम लैब्स द्वारा विकसित और मल्टीमीडिया के लिए विशिष्ट 32-बिट स्टैक मशीन प्रोसेसर । यह कंपनी के अपने Nuon DVD प्लेयर कंसोल लाइन और ZaPit गेम के गेम वेव फैमिली एंटरटेनमेंट सिस्टम पर पाया जा सकता है। डिजाइन इंटेल की एमएमएक्स तकनीक से काफी प्रभावित था; इसमें वेक्टर और स्केलर दोनों निर्देशों के लिए 128-बाइट एकीकृत स्टैक कैश शामिल था। एकीकृत कैश को बैंक नाम बदलने के माध्यम से आठ 128-बिट वेक्टर रजिस्टरों या बत्तीस 32-बिट SIMD स्केलर रजिस्टरों के रूप में विभाजित किया जा सकता है; इस आर्किटेक्चर में कोई पूर्णांक रजिस्टर नहीं है।
निओस II 31 8 Nios II MIPS IV निर्देश सेट पर आधारित है [ उद्धरण वांछित ] और इसमें 31 32-बिट जीपीआर हैं, जिसमें रजिस्टर 0 को शून्य से हार्डवायर किया गया है, और आठ 64-बिट फ्लोटिंग-पॉइंट रजिस्टर [ उद्धरण वांछित ]
मोटोरोला 6800 2 डेटा, 1 इंडेक्स 0 साथ ही एक स्टैक पॉइंटर
मोटोरोला 68k 8 डेटा (d0–d7), 8 पता (a0–a7) 8

(यदि एफपी मौजूद है)

एड्रेस रजिस्टर 8 (a7) स्टैक पॉइंटर है। 68000, 68010, 68012, 68020 और 68030 को फ्लोटिंग-पॉइंट के लिए FPU की आवश्यकता होती है; 68040 में एफपीयू बनाया गया था। एफपी रजिस्टर 80-बिट हैं।
एसएच 16-बिट 1 6
भावना इंजन 3(VU0)+ 32(VU1) 32 SIMD (UV1 में एकीकृत)

+ 2 × 32 वेक्टर (इसके जीपीयू के पास स्थित समर्पित वेक्टर सह-प्रोसेसर)

इमोशन इंजन का मुख्य कोर (VU0) एक अत्यधिक संशोधित डीएसपी सामान्य कोर है जो सामान्य पृष्ठभूमि कार्यों के लिए अभिप्रेत है और इसमें एक 64-बिट संचायक, दो सामान्य डेटा रजिस्टर और एक 32-बिट प्रोग्राम काउंटर शामिल है। एक संशोधित MIPS III निष्पादन योग्य कोर (VU1) गेम डेटा और प्रोटोकॉल नियंत्रण के लिए है, और इसमें पूर्णांक गणना के लिए बत्तीस 32-बिट सामान्य-उद्देश्य रजिस्टर और SIMD निर्देशों को संग्रहीत करने के लिए बत्तीस 128-बिट SIMD रजिस्टर शामिल हैं, डेटा मूल्य स्ट्रीमिंग और कुछ पूर्णांक गणना मूल्य, और सह-प्रोसेसर पर वेक्टर रजिस्टर फ़ाइल में सामान्य फ़्लोटिंग-पॉइंट गणना को जोड़ने के लिए एक संचायक रजिस्टर। कोप्रोसेसर को 32-प्रविष्टि 128-बिट वेक्टर रजिस्टर फ़ाइल के माध्यम से बनाया गया है (केवल सीपीयू में संचायक से पास होने वाले वेक्टर मानों को संग्रहीत कर सकता है) और कोई पूर्णांक रजिस्टर नहीं बनाया गया है। वेक्टर सह-प्रोसेसर (वीपीयू 0/1) और इमोशन इंजन का संपूर्ण मुख्य प्रोसेसर मॉड्यूल (वीयू0 + वीयू1 + वीपीयू0 + वीपीयू1) दोनों एक संशोधित एमआईपीएस निर्देश सेट के आधार पर बनाए गए हैं। इस मामले में संचायक सामान्य-उद्देश्य नहीं है बल्कि नियंत्रण स्थिति है।
सीयूडीए कॉन्फ़िगर करने योग्य, प्रति थ्रेड 255 तक पहले की पीढ़ियों को 127/63 रजिस्टर प्रति थ्रेड ( टेस्ला / फर्मी ) की अनुमति थी। जितने अधिक रजिस्टर प्रति थ्रेड में कॉन्फ़िगर किए जाते हैं, उतने ही कम थ्रेड एक ही समय में चल सकते हैं। रजिस्टर 32 बिट चौड़े हैं; डबल-परिशुद्धता फ़्लोटिंग-पॉइंट नंबर और 64-बिट पॉइंटर्स को दो रजिस्टरों की आवश्यकता होती है। इसमें अतिरिक्त रूप से प्रति थ्रेड 8 विधेय रजिस्टर हैं।
सीडीसी 6000 श्रृंखला 16 8 8 'ए' रजिस्टर, ए0-ए7, 18-बिट पते रखें; 8 'बी' रजिस्टर, बी0-बी7, 18-बिट पूर्णांक मान रखते हैं (बी0 के साथ स्थायी रूप से शून्य पर सेट); 8 'X' रजिस्टर, X0-X7, पूर्णांक या फ़्लोटिंग-पॉइंट डेटा के 60 बिट रखते हैं। आठ 18-बिट ए रजिस्टरों में से सात को उनके संबंधित एक्स रजिस्टरों से जोड़ा गया था: ए1-ए5 रजिस्टरों में से किसी एक को मान पर सेट करने से संबंधित एक्स रजिस्टर में उस पते की सामग्री का मेमोरी लोड होता है। इसी तरह, ए 6 या ए 7 रजिस्टरों में एक पता सेट करने से एक्स 6 या एक्स 7 से स्मृति में उस स्थान पर मेमोरी स्टोर हो गया। (रजिस्टरों A0 और X0 को इस तरह युग्मित नहीं किया गया था)।
सिस्टम/360 , सिस्टम/370 , सिस्टम/390 , जेड/आर्किटेक्चर 16 4 (यदि एफपी मौजूद है);

G5 में 16 और बाद में S/390 मॉडल और z/आर्किटेक्चर

एफपी सिस्टम/360 में वैकल्पिक था, और हमेशा एस/370 और बाद में मौजूद था। वेक्टर सुविधा वाले प्रोसेसर में, 16 वेक्टर रजिस्टर होते हैं जिनमें 32-बिट तत्वों की मशीन-निर्भर संख्या होती है।  कुछ रजिस्टरों को सम्मेलन बुलाकर एक निश्चित उद्देश्य सौंपा जाता है ; उदाहरण के लिए, रजिस्टर 14 का उपयोग सबरूटीन रिटर्न एड्रेस के लिए किया जाता है और ईएलएफ एबीआई के लिए, रजिस्टर 15 का उपयोग स्टैक पॉइंटर के रूप में किया जाता है। S/390 G5 प्रोसेसर ने फ्लोटिंग-पॉइंट रजिस्टरों की संख्या बढ़ाकर 16 कर दी।
एमएमआईक्स 256 256 1990 के दशक के अंत में शैक्षणिक उद्देश्यों के लिए डोनाल्ड नुथ द्वारा डिजाइन किया गया एक निर्देश सेट ।
एनएस320xx 8 8

(यदि एफपी मौजूद है)

ज़ेलरेटेड X10 1 32 एक 32/40-बिट स्टैक मशीन-आधारित नेटवर्क प्रोसेसर संशोधित MIPS निर्देश सेट और 128-बिट फ़्लोटिंग-पॉइंट इकाई के साथ। [ उद्धरण वांछित ]
लंबन प्रोपेलर 0 2 एक साधारण लॉजिक सर्किट के साथ एक आठ-कोर 8/16-बिट कटा हुआ स्टैक मशीन नियंत्रक, इसमें 8 कॉग काउंटर (कोर) हैं, जिनमें से प्रत्येक में 32 बिट x 512 स्टैक रैम के साथ तीन 8/16 बिट विशेष नियंत्रण रजिस्टर हैं। हालाँकि, इसमें पूर्णांक उद्देश्यों के लिए कोई सामान्य रजिस्टर नहीं है। आधुनिक प्रोसेसर और मल्टी-कोर सिस्टम में अधिकांश शैडो रजिस्टर फाइलों के विपरीत , कॉग में सभी स्टैक रैम को इंस्ट्रक्शन लेवल में एक्सेस किया जा सकता है, जो इन सभी कॉग को एक सामान्य-उद्देश्य कोर के रूप में कार्य करने की अनुमति देता है यदि आवश्यक हो। फ़्लोटिंग-पॉइंट इकाई बाहरी है और इसमें दो 80-बिट वेक्टर रजिस्टर हैं।
इटेनियम 128 128 और 64 1-बिट विधेय रजिस्टर और 8 शाखा रजिस्टर। एफपी रजिस्टर 82-बिट हैं।
स्पार्क 31 32 ग्लोबल रजिस्टर 0 को 0 से हार्डवायर किया गया है। रजिस्टर विंडो का उपयोग करता है ।
आईबीएम पावर 32 32 और 1 लिंक और 1 काउंट रजिस्टर।
पावर आईएसए 32 32 और 1 लिंक और 1 काउंट रजिस्टर। वेक्टर सुविधा का समर्थन करने वाले प्रोसेसर में 32 128-बिट वेक्टर रजिस्टर भी होते हैं।
Blackfin 8 डेटा, 2 संचायक, 6 पता 0 और स्टैक पॉइंटर और फ्रेम पॉइंटर। अतिरिक्त रजिस्टरों का उपयोग शून्य-ओवरहेड लूप और सर्कुलर बफर डीएजी (डेटा एड्रेस जनरेटर) को लागू करने के लिए किया जाता है।
आईबीएम सेल एसपीई 128 128 जीपीआर, जो पूर्णांक, पता, या फ्लोटिंग-पॉइंट मान रख सकते हैं
पीडीपी-10 16 सभी रजिस्टरों का सामान्य रूप से उपयोग किया जा सकता है (पूर्णांक, फ्लोट, स्टैक पॉइंटर, जंप, इंडेक्सिंग, आदि)। प्रत्येक 36-बिट मेमोरी (या रजिस्टर) शब्द को आधे शब्द के रूप में भी जोड़-तोड़ किया जा सकता है, जिसे (18-बिट) पता माना जा सकता है। अन्य शब्द व्याख्याओं का उपयोग कुछ निर्देशों द्वारा किया जाता है। मूल PDP-10 प्रोसेसरों में, ये 16 GPRs भी मुख्य (अर्थात् कोर ) स्मृति स्थानों 0–15 के संगत थे; "फास्ट मेमोरी" नामक एक हार्डवेयर विकल्प ने रजिस्टरों को अलग आईसी के रूप में लागू किया, और स्मृति स्थानों के संदर्भ में 0-15 आईसी रजिस्टरों को संदर्भित किया। बाद के मॉडलों ने रजिस्टरों को "तेज मेमोरी" के रूप में लागू किया और स्मृति स्थानों को 0-15 संदर्भित करना जारी रखा। आंदोलन निर्देश लेते हैं (रजिस्टर, मेमोरी) ऑपरेंड: MOVE 1,2रजिस्टर-रजिस्टर MOVE 1,1000है, और मेमोरी-टू-रजिस्टर है।
पीडीपी-11 7 6

(यदि एफपीपी मौजूद है)

R7 प्रोग्राम काउंटर है। कोई भी रजिस्टर स्टैक पॉइंटर हो सकता है लेकिन R6 का उपयोग हार्डवेयर इंटरप्ट और ट्रैप के लिए किया जाता है।
वैक्स 16 जीपीआर का उपयोग फ्लोटिंग-पॉइंट वैल्यू के लिए भी किया जाता है। तीन रजिस्टरों के विशेष उपयोग हैं: R12 (तर्क सूचक), R13 (फ़्रेम पॉइंटर), और R14 (स्टैक पॉइंटर), जबकि R15 प्रोग्राम काउंटर को संदर्भित करता है।
अल्फा 31 31 रजिस्टरों R31 (पूर्णांक) और F31 (फ्लोटिंग-पॉइंट) को शून्य से जोड़ा जाता है।
6502 1 डेटा, 2 इंडेक्स 0 मुख्य उद्देश्य डेटा स्टोर और मेमोरी एड्रेस (8-बिट डेटा/16-बिट एड्रेस) के लिए 6502 की सामग्री ए (संचयक) रजिस्टर, एक्स और वाई अप्रत्यक्ष और प्रत्यक्ष इंडेक्स रजिस्टर (क्रमशः) हैं और एसपी रजिस्टर केवल विशिष्ट इंडेक्स हैं।
W65C816S 1 0 65c816 6502 का 16-बिट उत्तराधिकारी है। X, Y, और D (डायरेक्ट पेज रजिस्टर) कंडीशन रजिस्टर हैं और SP रजिस्टर केवल विशिष्ट इंडेक्स हैं। मुख्य संचायक को 16-बिट (C) तक बढ़ाया गया  जबकि अनुकूलता के लिए 8-बिट (A) रखते हुए और मुख्य रजिस्टर अब 24-बिट (16-बिट वाइड डेटा इंस्ट्रक्शन/24-बिट मेमोरी एड्रेस) तक एड्रेस कर सकते हैं।
एमईपी 4 8 मीडिया-एम्बेडेड प्रोसेसर तोशिबा द्वारा विकसित एक 32-बिट प्रोसेसर था जिसमें एक संशोधित 8080 निर्देश सेट था। सभी मोड (8/16/32-बिट) के माध्यम से केवल ए, बी, सी और डी रजिस्टर उपलब्ध हैं। यह x86 के साथ असंगत है; हालाँकि, इसमें 80-बिट फ़्लोटिंग-पॉइंट इकाई है जो x87-संगत है।
तस्वीर माइक्रोकंट्रोलर 1 0
एवीआर माइक्रोकंट्रोलर 32 0
एआरएम 32-बिट (एआरएम/ए32, थंब-2/टी32) 14 भिन्न

(32 तक)

r15 प्रोग्राम काउंटर है, और GPR के रूप में प्रयोग करने योग्य नहीं है; r13 स्टैक पॉइंटर है; प्रोसेसर मोड स्विच पर r8–r13 को अन्य (बैंक्ड) के लिए स्विच आउट किया जा सकता है। पुराने संस्करणों में 26-बिट एड्रेसिंग थी,  और स्टेटस फ्लैग के लिए प्रोग्राम काउंटर (आर15) के ऊपरी बिट्स का इस्तेमाल किया, जिससे वह रजिस्टर 32-बिट हो गया।
एआरएम 32-बिट (अंगूठा) 8 16 अंगूठे का संस्करण 1, जो केवल r0 से r7 तक पंजीयकों तक पहुंच का समर्थन करता है
एआरएम 64-बिट (ए64) 31 32 रजिस्टर r31 स्टैक पॉइंटर है या संदर्भ के आधार पर 0 से हार्डवेयर्ड है।
एमआईपीएस 31 32 पूर्णांक रजिस्टर 0 को 0 से हार्डवार्ड किया गया है।
RISC-वी 31 32 इंटीजर रजिस्टर 0 हार्डवायर्ड टू 0। वेरिएंट RV32E, बहुत सीमित संसाधनों वाले सिस्टम के लिए अभिप्रेत है, इसमें 15 पूर्णांक रजिस्टर हैं।
अहसास 64 (प्रति कोर) प्रत्येक निर्देश नियंत्रित करता है कि क्या रजिस्टरों को पूर्णांक या एकल सटीक फ़्लोटिंग पॉइंट के रूप में व्याख्या किया जाता है। आर्किटेक्चर वर्तमान में उपलब्ध 16 और 64 कोर कार्यान्वयन के साथ 4096 कोर तक स्केलेबल है।
RISC-वी 31 32 इंटीजर रजिस्टर 0 हार्डवायर्ड टू 0। वेरिएंट RV32E, बहुत सीमित संसाधनों वाले सिस्टम के लिए अभिप्रेत है, इसमें 15 पूर्णांक रजिस्टर हैं।
अहसास 64 (प्रति कोर) प्रत्येक निर्देश नियंत्रित करता है कि क्या रजिस्टरों को पूर्णांक या एकल सटीक फ़्लोटिंग पॉइंट के रूप में व्याख्या किया जाता है। आर्किटेक्चर वर्तमान में उपलब्ध 16 और 64 कोर कार्यान्वयन के साथ 4096 कोर तक स्केलेबल है।

उपयोग

प्रोसेसर पर उपलब्ध रजिस्टरों की संख्या और उन रजिस्टरों का उपयोग करके किए जा सकने वाले संचालन का संकलक के अनुकूलन द्वारा उत्पन्न कोड की दक्षता पर महत्वपूर्ण प्रभाव पड़ता है। एक्सप्रेशन ट्री का स्ट्रालर नंबर उस एक्सप्रेशन ट्री का मूल्यांकन करने के लिए आवश्यक न्यूनतम संख्या में रजिस्टर देता है।

यह भी देखें

संदर्भ

  1. ↑ "What is a processor register?". Educative: Interactive Courses for Software Developers (in English). Retrieved 2022-08-12.
  2. ↑ "A Survey of Techniques for Designing and Managing CPU Register File".
Retrieved from ‘https://www.vigyanwiki.in/index.php?title=प्रोसेसर_रजिस्टर&oldid=54633’