क्लॉक गेटिंग
कंप्यूटर आर्किटेक्चर में, क्लॉक गेटिंग लोकप्रिय ऊर्जा प्रबंधन तकनीक है जिसका उपयोग कई तुल्यकालिक सर्किट में डायनेमिक पॉवर अपव्यय को कम करने के लिए किया जाता है, घड़ी का संकेत को हटाकर जब सर्किट उपयोग में नहीं होता है या क्लॉक सिग्नल को अनदेखा करता है। क्लॉक गेटिंग सर्किट में अधिक तर्क जोड़ने की कीमत पर क्लॉक_सिग्नल डिस्ट्रीब्यूशन को छोटा करके ऊर्जा संरक्षण। घड़ी की छँटाई करने से परिपथ के कुछ हिस्से निष्क्रिय हो जाते हैं जिससे कि फ्लिप-फ्लॉप (इलेक्ट्रॉनिक्स)|फ्लिप-फ्लॉप को स्थितियाँ बदलने की ज़रूरत नहीं पड़ती। स्विचिंग स्टेट्स बिजली की खपत करते हैं। जब स्विच नहीं किया जा रहा है, स्विचिंग बिजली की खपत शून्य हो जाती है, और केवल रिसाव (अर्धचालक) होता है।[1]
हालांकि परिभाषा के अनुसार अतुल्यकालिक सर्किट में वैश्विक घड़ी नहीं होती है, सटीक क्लॉक गेटिंग शब्द का उपयोग यह बताने के लिए किया जाता है कि कैसे विभिन्न क्लॉक गेटिंग तकनीकें एसिंक्रोनस सर्किटरी द्वारा प्रदर्शित डेटा-निर्भर व्यवहार के अनुमान हैं। जैसा कि ग्रैन्युलैरिटी (समानांतर कंप्यूटिंग) जिस पर सिंक्रोनस सर्किट की घड़ी शून्य तक पहुंचती है, उस सर्किट की बिजली खपत एसिंक्रोनस सर्किट के पास पहुंचती है: सर्किट सक्रिय रूप से कंप्यूटिंग करते समय केवल लॉजिक ट्रांज़िशन उत्पन्न करता है।[2]
विवरण
क्लॉक गेटिंग का वैकल्पिक समाधान इनपुट बहुसंकेतक को नियोजित करने वाले सिंक्रोनस डेटा पथ पर क्लॉक इनेबल (सीई) लॉजिक का उपयोग करना है, उदाहरण के लिए, डी टाइप फ्लिप-फ्लॉप के लिए: सी / वेरिलॉग भाषा नोटेशन का उपयोग करना: डीएफ= सीई? डी: क्यू; जहां: डीएफएफ डी-टाइप फ्लिप-फ्लॉप का डी-इनपुट है, डी मॉड्यूल सूचना इनपुट है (सीई इनपुट के बिना), क्यू डी-टाइप फ्लिप-फ्लॉप आउटपुट है। इस प्रकार की क्लॉक गेटिंग दौड़ की स्थिति से मुक्त होती है और इसे FPGAs डिज़ाइन और छोटे सर्किट के क्लॉक गेटिंग के लिए पसंद किया जाता है। एफपीजीए के लिए प्रत्येक डी-टाइप फ्लिप-फ्लॉप में अतिरिक्त सीई इनपुट सिग्नल होता है।
क्लॉक गेटिंग रजिस्टरों से जुड़ी सक्षम शर्तों को लेकर काम करता है, और घड़ियों को गेट करने के लिए उनका उपयोग करता है। क्लॉक गेटिंग का उपयोग करने और उससे लाभ उठाने के लिए डिज़ाइन में ये सक्षम स्थितियाँ होनी चाहिए। यह क्लॉक गेटिंग प्रक्रिया महत्वपूर्ण डाई एरिया के साथ-साथ पावर भी बचा सकती है, क्योंकि यह बड़ी संख्या में मल्टीप्लेक्स को हटाती है और उन्हें क्लॉक गेटिंग लॉजिक से बदल देती है। यह क्लॉक गेटिंग लॉजिक आमतौर पर इंटीग्रेटेड क्लॉक गेटिंग (ICG) सेल के रूप में होता है। हालाँकि, क्लॉक गेटिंग लॉजिक क्लॉक ट्री संरचना को बदल देगा, क्योंकि क्लॉक गेटिंग लॉजिक क्लॉक ट्री में बैठ जाएगा।
क्लॉक गेटिंग लॉजिक को विभिन्न तरीकों से डिज़ाइन में जोड़ा जा सकता है:
- स्थानांतरण स्तर दर्ज करें (RTL) कोड में कोडित स्थिति को सक्षम करने के लिए कोडित किया जाता है जिसे सिंथेसिस टूल्स (फाइन ग्रेन क्लॉक गेटिंग) द्वारा क्लॉक गेटिंग लॉजिक में स्वचालित रूप से अनुवादित किया जा सकता है।
- विशिष्ट मॉड्यूल या रजिस्टरों की घड़ियों को गेट करने के लिए पुस्तकालय विशिष्ट एकीकृत क्लॉक गेटिंग (ICG) कोशिकाओं को तत्काल बनाकर RTL डिजाइनरों (आमतौर पर मॉड्यूल लेवल क्लॉक गेटिंग के रूप में) द्वारा डिजाइन में डाला गया।
- स्वचालित क्लॉक गेटिंग टूल द्वारा अर्ध-स्वचालित रूप से आरटीएल में डाला गया। ये उपकरण या तो RTL में ICG सेल सम्मिलित करते हैं, या RTL कोड में सक्षम स्थितियाँ जोड़ते हैं। ये आमतौर पर अनुक्रमिक क्लॉक गेटिंग ऑप्टिमाइज़ेशन भी प्रदान करते हैं।
क्लॉक गेटिंग को बेहतर बनाने के लिए किसी भी RTL संशोधन के परिणामस्वरूप डिज़ाइन में कार्यात्मक परिवर्तन होंगे (चूंकि रजिस्टरों में अब अलग-अलग मान होंगे) जिन्हें सत्यापित करने की आवश्यकता है।
अनुक्रमिक क्लॉक गेटिंग सक्षम स्थितियों को अपस्ट्रीम/डाउनस्ट्रीम अनुक्रमिक तत्वों में निकालने/प्रसारित करने की प्रक्रिया है, ताकि अतिरिक्त रजिस्टरों को क्लॉक गेट किया जा सके।
बैटरी पर या बहुत कम शक्ति के साथ चलने वाले चिप्स जैसे कि मोबाइल फोन, पहनने योग्य उपकरणों आदि में उपयोग किए जाने वाले क्लॉक गेटिंग के कई रूपों को एक साथ लागू करेंगे। एक छोर पर सॉफ्टवेयर द्वारा घड़ियों का मैनुअल गेटिंग है, जहां ड्राइवर किसी दिए गए निष्क्रिय नियंत्रक द्वारा उपयोग की जाने वाली विभिन्न घड़ियों को सक्षम या अक्षम करता है। दूसरे छोर पर स्वचालित क्लॉक गेटिंग है, जहां हार्डवेयर को यह पता लगाने के लिए कहा जा सकता है कि क्या करने के लिए कोई काम है, और यदि आवश्यक न हो तो दी गई घड़ी को बंद कर दें। ये फॉर्म एक दूसरे के साथ इंटरैक्ट करते हैं और एक ही इनेबल्ड ट्री का हिस्सा हो सकते हैं। उदाहरण के लिए, आंतरिक पुल या बस स्वचालित गेटिंग का उपयोग कर सकती है ताकि CPU या प्रत्यक्ष मेमोरी एक्सेस इंजन को इसका उपयोग करने की आवश्यकता होने तक इसे बंद कर दिया जाए, जबकि उस बस के कई बाह्य उपकरणों को स्थायी रूप से बंद किया जा सकता है यदि उनका उपयोग नहीं किया जाता है। वह बोर्ड।
यह भी देखें
संदर्भ
- ↑ Panda, Preeti Ranjan; Shrivastava, Aviral; v. n. Silpa, B.; Gummidipudi, Krishnaiah (2010-09-17). Power-efficient System Design (1 ed.). Springer. pp. 25, 73. ISBN 978-1-4419-6387-1.
- ↑ Hübner, Michael; Becker, Jürgen (2010-12-03). Multiprocessor System-on-Chip: Hardware Design and Tool Integration (1 ed.). Springer. p. 176. ISBN 978-1-4419-6459-5.
अग्रिम पठन
- Li, Hai; Bhunia, S. (2003-02-28) [2003-02-12]. "Deterministic clock gating for microprocessor power reduction". pp. 113–122. CiteSeerX 10.1.1.79.6234. doi:10.1109/HPCA.2003.1183529. ISBN 978-0-7695-1871-8. ISSN 1530-0897. S2CID 6304290.
{{cite book}}:|journal=ignored (help); Missing or empty|title=(help)
